JPS61272955A - 電子機器用Al系条材 - Google Patents
電子機器用Al系条材Info
- Publication number
- JPS61272955A JPS61272955A JP11397085A JP11397085A JPS61272955A JP S61272955 A JPS61272955 A JP S61272955A JP 11397085 A JP11397085 A JP 11397085A JP 11397085 A JP11397085 A JP 11397085A JP S61272955 A JPS61272955 A JP S61272955A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- pure
- layer
- base material
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子機器工業に於い、て各種の電子部品に使用
されるAII板条体に関し、特に半導体素子のパッケー
ジに用いられるリードフレーム用条材に関するものであ
る。
されるAII板条体に関し、特に半導体素子のパッケー
ジに用いられるリードフレーム用条材に関するものであ
る。
電子機器部品には導電性、伝熱性、機械的強度、加工性
、耐食性、電気的接続性、溶接・ろう付は性等の多様な
特性を有する金属材料が不可欠であり、Cu系、AI系
、Fa系、Ni系等の材料が広く利用されており、従来
の導線や端子とは異なって、上記の全ての特性を高度に
必要とする用途が増大している。特にIC,LSI等の
半導体製造に用いられるリードフレームはその代表であ
り、エレクトロニクスの発展と共に益々その使用量は増
大し、かつ多様な材料特性が厳格に要求され、同時にま
たコストパフォーマンスも強く求められている。以下リ
ードフレームについて詳細に説明する。
、耐食性、電気的接続性、溶接・ろう付は性等の多様な
特性を有する金属材料が不可欠であり、Cu系、AI系
、Fa系、Ni系等の材料が広く利用されており、従来
の導線や端子とは異なって、上記の全ての特性を高度に
必要とする用途が増大している。特にIC,LSI等の
半導体製造に用いられるリードフレームはその代表であ
り、エレクトロニクスの発展と共に益々その使用量は増
大し、かつ多様な材料特性が厳格に要求され、同時にま
たコストパフォーマンスも強く求められている。以下リ
ードフレームについて詳細に説明する。
トランジスター、tc’等の半導体の多くに使用される
リードフレームは、その断面の一例を第1図に、又平面
の他の例を第2図に示すように、フレームのタブ部1に
素子(例えばSiチ・ツブ) 2がエポキシ等の接着剤
や半田又はA u −S i等の金属ろう等の接着層3
を介してダイボンドさ゛れる。
リードフレームは、その断面の一例を第1図に、又平面
の他の例を第2図に示すように、フレームのタブ部1に
素子(例えばSiチ・ツブ) 2がエポキシ等の接着剤
や半田又はA u −S i等の金属ろう等の接着層3
を介してダイボンドさ゛れる。
尚素子上の電極パッド4とフレームのインナーリード端
部5とは金属細線6を介してワイヤボンドされる。更に
これらはエポキシ等の樹脂7により封止モールドされ、
フレームの1ウタ一リード部8の多くはSn又は半田づ
けされてから曲げ等の加工をうけてパッケージがつくら
れている。
部5とは金属細線6を介してワイヤボンドされる。更に
これらはエポキシ等の樹脂7により封止モールドされ、
フレームの1ウタ一リード部8の多くはSn又は半田づ
けされてから曲げ等の加工をうけてパッケージがつくら
れている。
最近、半導体リードフレームの基材としてCu合金の板
条が用いられている。それは、これらのCu合金は熱、
電気の良導体で強度もあり、しかも、従来使用されてい
たコバール合金(Fa−Ni−Co合金)よりも経済的
であるがためである。
条が用いられている。それは、これらのCu合金は熱、
電気の良導体で強度もあり、しかも、従来使用されてい
たコバール合金(Fa−Ni−Co合金)よりも経済的
であるがためである。
従来、ワイヤポンド月細線にAu線が使用されたが、コ
ストダウンの目的でAI線が使用される傾向にある。し
かし、Cu合金リードフレームに直接AI線を超音波ボ
ンドすると、AIとCuとの間で電食が起り易い。A
u i11使用の際に行われているリードフレームに対
するAuあるいはAgメッキも全く同様に電食を起こす
ため不適当である。又リードフレームをAlで被覆して
もリードフレーム自体の電食が起こったり、あるいは半
導体製造時の高温条件や半導体実用が長期に亘っなとき
A I / Cu間で拡散反応が進み、表面にCu分が
到達してしまう。これを防止するためには厚いAlの被
覆層が必要となる。Cu合金リードフレームに対してA
l@を使用する際の唯一の実用的方法は、リードフレー
ムにNiメッキを施しその上にAI線をワイヤボンドす
ることであるが、Niメッキの表面酸化によりボンドの
品質低下が起ゆ易(、Niメッキ以後の工程に特別な配
慮が必要となる。
ストダウンの目的でAI線が使用される傾向にある。し
かし、Cu合金リードフレームに直接AI線を超音波ボ
ンドすると、AIとCuとの間で電食が起り易い。A
u i11使用の際に行われているリードフレームに対
するAuあるいはAgメッキも全く同様に電食を起こす
ため不適当である。又リードフレームをAlで被覆して
もリードフレーム自体の電食が起こったり、あるいは半
導体製造時の高温条件や半導体実用が長期に亘っなとき
A I / Cu間で拡散反応が進み、表面にCu分が
到達してしまう。これを防止するためには厚いAlの被
覆層が必要となる。Cu合金リードフレームに対してA
l@を使用する際の唯一の実用的方法は、リードフレー
ムにNiメッキを施しその上にAI線をワイヤボンドす
ることであるが、Niメッキの表面酸化によりボンドの
品質低下が起ゆ易(、Niメッキ以後の工程に特別な配
慮が必要となる。
Cu合金リードフレームのもう一つの重大欠陥は、エポ
キシ等のモールドとの界面の接合力が不充分で外部から
水分や塩分等が長期に亘り侵入し、チッ、プ表面等を腐
食したり、又腐食に至らない場合でも水分によ抄チップ
表面の回路の電気特性が変動して誤動作や故障をきたす
。界面における接合性低下はモールド後の冷却や半導体
使用時のヒートサイクルあるいは熱膨張差によゆ促進さ
れる。
キシ等のモールドとの界面の接合力が不充分で外部から
水分や塩分等が長期に亘り侵入し、チッ、プ表面等を腐
食したり、又腐食に至らない場合でも水分によ抄チップ
表面の回路の電気特性が変動して誤動作や故障をきたす
。界面における接合性低下はモールド後の冷却や半導体
使用時のヒートサイクルあるいは熱膨張差によゆ促進さ
れる。
これに対し、A1合金をリードフレームに使用する試み
が、例えば特開昭55−71045号公報等に示されて
いる。AlはCuに次ぐ高い導電性を有しかつ安価な金
属であゆ、リードフレーム用としてはさらに高強度の特
性を有する合金、例えばJ I S 1000あるいは
3000系が望ましも1゜また、AIはエポキシ等との
接合性に優れ、熱膨張率もCuより更に大きいことから
熱膨張による劣化を受は難く、従って半導・体の信頼性
はより高まる。アウターリードの半田付けに関しては特
開昭59−98548号公報に示される如く、モールド
後に電気半田メッキすることが可能である。
が、例えば特開昭55−71045号公報等に示されて
いる。AlはCuに次ぐ高い導電性を有しかつ安価な金
属であゆ、リードフレーム用としてはさらに高強度の特
性を有する合金、例えばJ I S 1000あるいは
3000系が望ましも1゜また、AIはエポキシ等との
接合性に優れ、熱膨張率もCuより更に大きいことから
熱膨張による劣化を受は難く、従って半導・体の信頼性
はより高まる。アウターリードの半田付けに関しては特
開昭59−98548号公報に示される如く、モールド
後に電気半田メッキすることが可能である。
しかしながら、A1合金リードフレームを従来法に依っ
て使用したとき、生産性や製品の信頼性は必ずしも予期
した通りに実現できず、実用的には不都合な点の多いこ
とが知られている。
て使用したとき、生産性や製品の信頼性は必ずしも予期
した通りに実現できず、実用的には不都合な点の多いこ
とが知られている。
本発明者はかかる欠点を解決すべく鋭意検討を重ねた結
果、本発明に至った。
果、本発明に至った。
即ち本発明は、Al系系材材表面の少なくとも一部に直
接又は他の金属層を介して純Alを被覆しゃAl系系材
材ある。
接又は他の金属層を介して純Alを被覆しゃAl系系材
材ある。
本発明において、Al基材としては強度、導電性、伝熱
性に優れたA1合金、例えばA I −M g(A 6
000系) 、 Al−Mg−3i (A6000系)
、 A I−Cu (A 200G系) 、 Al−Z
n−Mg(A 7000系)等があり、該Al基材の全
面又は片面又はその一部に純Alが被覆される。この純
Alは通常99.9%以上の純度を有し、その被覆層の
厚さは0.5μ以上が望ましい。また、AI基材と純A
I被覆層との中間に、Ni、Co、又はこれらの合金、
例えばN i −Co 、 N i −F e 。
性に優れたA1合金、例えばA I −M g(A 6
000系) 、 Al−Mg−3i (A6000系)
、 A I−Cu (A 200G系) 、 Al−Z
n−Mg(A 7000系)等があり、該Al基材の全
面又は片面又はその一部に純Alが被覆される。この純
Alは通常99.9%以上の純度を有し、その被覆層の
厚さは0.5μ以上が望ましい。また、AI基材と純A
I被覆層との中間に、Ni、Co、又はこれらの合金、
例えばN i −Co 、 N i −F e 。
N 1−Pd、 N i −P、 N 1−Co−P、
Co −B、 N 1−Co−P d、 N i −
Z n、 G o −W。
Co −B、 N 1−Co−P d、 N i −
Z n、 G o −W。
Co −F a 、 N’ i −Co −F ’a等
の層を厚さo、。
の層を厚さo、。
2μ以上として介在させると、前記純Al層の効果をさ
らに増進できる。
らに増進できる。
上記の本発明にかかるAl系糸条材、蒸着、スパッタリ
ング、イオンブレーティング(以下PvAとm称) 、
N a F A I (C,H,) 、、 AlBr
3等を用いる有機電解質浴からの電気メツキ法、圧延圧
着(クラッド法)、粉末焼結圧延法等によって製造する
ことができる。クラッチ法では厚い中間素材で圧着して
から所定の厚さに仕上げる。PVAやメッキは所定の厚
さに仕上げられた基材の表面に被覆できるが、又中間厚
さ材に被覆してから圧延して仕上げることも表面の平滑
さや所定の強度を得る目的で望ましい場合もある。
ング、イオンブレーティング(以下PvAとm称) 、
N a F A I (C,H,) 、、 AlBr
3等を用いる有機電解質浴からの電気メツキ法、圧延圧
着(クラッド法)、粉末焼結圧延法等によって製造する
ことができる。クラッチ法では厚い中間素材で圧着して
から所定の厚さに仕上げる。PVAやメッキは所定の厚
さに仕上げられた基材の表面に被覆できるが、又中間厚
さ材に被覆してから圧延して仕上げることも表面の平滑
さや所定の強度を得る目的で望ましい場合もある。
A1合金をリードフレームに使用する場合、合金成分例
えばMg、Li、Zr、Be、Zn、N i等が経時酸
化してワイヤボンド性を著しく劣化させ易いことが知ら
れているが、これら成分特にMg、Liは高強度A1合
金には不可欠な成分となっている。従って、リードフレ
ーム用のA1合金としてはJ I S 1000や30
00系が一般的に使用されているが、これらは強度の点
で不足するところがある。本発明によれば、高強度のA
1合金を基材として自由に選定でき、その表面の少なく
とも一部、例えばワイヤボンド部に純AIを被覆できる
ので、所望の強度とボンディング性を共に得ることがで
きる。
えばMg、Li、Zr、Be、Zn、N i等が経時酸
化してワイヤボンド性を著しく劣化させ易いことが知ら
れているが、これら成分特にMg、Liは高強度A1合
金には不可欠な成分となっている。従って、リードフレ
ーム用のA1合金としてはJ I S 1000や30
00系が一般的に使用されているが、これらは強度の点
で不足するところがある。本発明によれば、高強度のA
1合金を基材として自由に選定でき、その表面の少なく
とも一部、例えばワイヤボンド部に純AIを被覆できる
ので、所望の強度とボンディング性を共に得ることがで
きる。
上記の純Alとは99.9%以上の高純度Alであり、
99.99%、 99.999%の純度を有するAlも
含°まれる。上記純度に達しない場合は、常温あるいは
高温工程でより速やかに酸化が起こり、ボンディング性
の低下をきたす。
99.99%、 99.999%の純度を有するAlも
含°まれる。上記純度に達しない場合は、常温あるいは
高温工程でより速やかに酸化が起こり、ボンディング性
の低下をきたす。
次に上記純Al層の厚さに関しては、過度に薄い場合は
加工過程で基材の合金成分が純AI層に拡散して純度の
低下をひき起こすため、0.5μ以上が好ましい。一方
、純Al層を必要以上に厚くするとコスト高をまねくの
みならず、強度低下の原因ともなる。また、純Al層は
軟質であるため過剰に厚いとき、超音波ボンディングの
効率を下げ、表面外傷も起こし易くなる。従って純AI
層の厚さは0.5〜10μが最も適当となる。ただし、
amな曲げ加工を必要とす石用途では、割れを防止する
ために5μ以下が望ましい。
加工過程で基材の合金成分が純AI層に拡散して純度の
低下をひき起こすため、0.5μ以上が好ましい。一方
、純Al層を必要以上に厚くするとコスト高をまねくの
みならず、強度低下の原因ともなる。また、純Al層は
軟質であるため過剰に厚いとき、超音波ボンディングの
効率を下げ、表面外傷も起こし易くなる。従って純AI
層の厚さは0.5〜10μが最も適当となる。ただし、
amな曲げ加工を必要とす石用途では、割れを防止する
ために5μ以下が望ましい。
前述の拡散等の障害を抑止するため、中間層にNi、G
o、又はこれらの合金を介在させることは、薄い純Al
層でも長期間あるいは高温工程において所期の特性を発
揮するのに有効である。又Ni、Co等はA1合金基材
よりも更に高強度であるため、表面硬度の向上、そりの
防止、超音波ボンディング性あるいは磨耗・外傷の抑制
に効果を有する。これらの効果を得るために、該中間層
の厚さは0.02μ以上を適当とする。
o、又はこれらの合金を介在させることは、薄い純Al
層でも長期間あるいは高温工程において所期の特性を発
揮するのに有効である。又Ni、Co等はA1合金基材
よりも更に高強度であるため、表面硬度の向上、そりの
防止、超音波ボンディング性あるいは磨耗・外傷の抑制
に効果を有する。これらの効果を得るために、該中間層
の厚さは0.02μ以上を適当とする。
以上の本発明Al系系材材、表層に純AI層を有するの
で均一な薄い酸化Al被被膜持ち、メッキやろう付け、
モールド時の樹脂との密着等に於いても優れている。こ
のことは、純Al被覆層が無い場合には、AI基材の合
金成分が酸化膜の性質を大きく変えたり、メッキ活性化
処理に有害な作用を及ぼしたりするためである。例えば
Al基材がStを成分として含有するとき、通常の処理
では良好な密着性を得ることができず、有毒なHF等の
処理を必要とし、又Mgを含有するときも同様な傾向を
有する。
で均一な薄い酸化Al被被膜持ち、メッキやろう付け、
モールド時の樹脂との密着等に於いても優れている。こ
のことは、純Al被覆層が無い場合には、AI基材の合
金成分が酸化膜の性質を大きく変えたり、メッキ活性化
処理に有害な作用を及ぼしたりするためである。例えば
Al基材がStを成分として含有するとき、通常の処理
では良好な密着性を得ることができず、有毒なHF等の
処理を必要とし、又Mgを含有するときも同様な傾向を
有する。
以下実施例により、本発明を具体的に説明する。
実施例1〜8.比較例1
5056合金(A I −4,7Mg−0,33i−0
,4Fa−0,IZn)板(厚さ0.32+w+t)の
片面に、下表−1に示す被覆層をスパッタリング法によ
り施した。
,4Fa−0,IZn)板(厚さ0.32+w+t)の
片面に、下表−1に示す被覆層をスパッタリング法によ
り施した。
被覆に際しては、連続プレーナーハイレートマグネトロ
ンスパッタリング装置(日本真空株式会社製)を用い、
10 Torrで基材温度を150℃とした。Alスパ
ッターには99.99%Al、Niスパッターには99
.9%Ni、Ni−CoスパッターにはN i −16
%Co合金を用い、スパッター速度は順に0.15 、
0.01.0.07 p/minとした。
ンスパッタリング装置(日本真空株式会社製)を用い、
10 Torrで基材温度を150℃とした。Alスパ
ッターには99.99%Al、Niスパッターには99
.9%Ni、Ni−CoスパッターにはN i −16
%Co合金を用い、スパッター速度は順に0.15 、
0.01.0.07 p/minとした。
本試材につき、リードフレーム用途として最も重視され
るワイヤボンド性を試みるため、Al −1%Si合金
細線(25μφ)を用い超音波ウェッジボンドして、引
張強度を測定した。50 KHz超音波を用い、荷重を
30gr、ボンド時間を40m5ocとした。又、リー
ドフレームのプレス工程やダイボンド工程を想定して1
80℃15分間の大気加熱を行ってから、上記同様のボ
ンドを行い引張強度を測定しな。
るワイヤボンド性を試みるため、Al −1%Si合金
細線(25μφ)を用い超音波ウェッジボンドして、引
張強度を測定した。50 KHz超音波を用い、荷重を
30gr、ボンド時間を40m5ocとした。又、リー
ドフレームのプレス工程やダイボンド工程を想定して1
80℃15分間の大気加熱を行ってから、上記同様のボ
ンドを行い引張強度を測定しな。
結果を表−1にまとめて示す。
表−1
比較例1の未処理合金板は全くボンドできないのに対し
、実施例1〜8はいずれもボンドされた。
、実施例1〜8はいずれもボンドされた。
但し、A1層が0.5μに満たない実施例1では、特に
加熱後に不充分な強度となった。しかし、同じ薄AI層
でもNi中間層を介在させた実施例7は高い強度を維持
できた。
加熱後に不充分な強度となった。しかし、同じ薄AI層
でもNi中間層を介在させた実施例7は高い強度を維持
できた。
実施例4〜6ではいずれも充分な強度を示したが、特に
加熱後に於いて、Ni層の厚い方が若干優れた値を示し
た。
加熱後に於いて、Ni層の厚い方が若干優れた値を示し
た。
実施例9.比較例2〜3 ″
A 6061合金(A I −1,2Mg−0,755
i−0,5Fe−0,lZn−0,ITi)板(0,2
5mt X25. Omw )を常法により、アルカリ
脱脂した後、下記浴中で全面に1.5μの厚さにNiメ
ッキした。
i−0,5Fe−0,lZn−0,ITi)板(0,2
5mt X25. Omw )を常法により、アルカリ
脱脂した後、下記浴中で全面に1.5μの厚さにNiメ
ッキした。
NiSO4240g/j 55℃
N icj 30g/j PH3,0H3B
0330 g/I D k = 5. OA/dm
”本試材につき、前記例と同様な方法で両面に0.75
μのA1層を被覆してから、第2図の形状にプレス成型
した。その後前述の手順に従って、Siチップをエポキ
シ接着法で搭載してから、Al−0,5%Mg合金線(
25μφ)を用いてワイヤボンドし、その後エポキシモ
ールドしてICを作成した。
0330 g/I D k = 5. OA/dm
”本試材につき、前記例と同様な方法で両面に0.75
μのA1層を被覆してから、第2図の形状にプレス成型
した。その後前述の手順に従って、Siチップをエポキ
シ接着法で搭載してから、Al−0,5%Mg合金線(
25μφ)を用いてワイヤボンドし、その後エポキシモ
ールドしてICを作成した。
得られたICを5%NaOH浴に浸して脱脂と同時にア
ウターリード上のAl被被覆溶解除去し、゛ さらに
10%HCj浴に浸して中和・活性化してから、下記浴
中で約3〜5μの厚さに共晶半田メッキを施した。
ウターリード上のAl被被覆溶解除去し、゛ さらに
10%HCj浴に浸して中和・活性化してから、下記浴
中で約3〜5μの厚さに共晶半田メッキを施した。
Pb(BF、)、 25g−Pb/1 15℃5n
(BF4)2 60g−5n/l Dk=6A/d
mHBF 75g/I H2BO325g/l ニカワ 5 g/l メッキ後、ダイパー、リテナ一部の切断を行い、第1図
の如くリードを曲げてIC(実施例9)を完成した。得
られたICを85/85T)IB試験法(85℃、85
%RH(7)加湿条件’t’12V印加)で1000時
間試験したところ、ICに故障は全く検出されず正常に
動作した。
(BF4)2 60g−5n/l Dk=6A/d
mHBF 75g/I H2BO325g/l ニカワ 5 g/l メッキ後、ダイパー、リテナ一部の切断を行い、第1図
の如くリードを曲げてIC(実施例9)を完成した。得
られたICを85/85T)IB試験法(85℃、85
%RH(7)加湿条件’t’12V印加)で1000時
間試験したところ、ICに故障は全く検出されず正常に
動作した。
得られたICと比較のため、Niメッキを厚さ。
7.5μに施したIC(比較例2)について同様に試験
したところ、アウターリードの曲げ部に割れを発生した
。この様な割れは、DIPIイプのパッケージでは重大
な欠陥となる。
したところ、アウターリードの曲げ部に割れを発生した
。この様な割れは、DIPIイプのパッケージでは重大
な欠陥となる。
又、本実施例と同じICを常法により、5μのAgXボ
ットメッキをしたC u −2,4Fe−0,1SP合
金リードフレームを用いて、Au線(25μφ)をワイ
ヤボンドして作成しな。本IC(比較例3)を前記同様
に85/85 T HB試験したところ、1000時間
後や故障率は2.5%であった。加えて、本ICの製造
コストは1個当たり約4円の上昇となった。
ットメッキをしたC u −2,4Fe−0,1SP合
金リードフレームを用いて、Au線(25μφ)をワイ
ヤボンドして作成しな。本IC(比較例3)を前記同様
に85/85 T HB試験したところ、1000時間
後や故障率は2.5%であった。加えて、本ICの製造
コストは1個当たり約4円の上昇となった。
上記説明及び実施例から明らかなように、本発明のAI
系系材材半導体リードフレームに用いてIC等を製造す
ると、経済性と高品質を兼ね備えた製品を得ることがで
きる。
系系材材半導体リードフレームに用いてIC等を製造す
ると、経済性と高品質を兼ね備えた製品を得ることがで
きる。
即ち、基材表面の少なくとも一部に純Alを被覆するこ
とにより、強度、導電性、伝熱性等に優れかつ経済的な
所望のA1合金を基材に用いることが可能となり、AI
I材料の有する特性やコストパフォーマンスを最大限に
活用することとなる。
とにより、強度、導電性、伝熱性等に優れかつ経済的な
所望のA1合金を基材に用いることが可能となり、AI
I材料の有する特性やコストパフォーマンスを最大限に
活用することとなる。
以上、半導体を例としたが、本発明は他の電気部品の用
途に共通する要求特性をも満たしており、従来材料に比
べより広範な利用が可能となり、その効果は極めて大き
い。
途に共通する要求特性をも満たしており、従来材料に比
べより広範な利用が可能となり、その効果は極めて大き
い。
第1図は、一般に使用されているリードフレームによる
一例のパッケージの断面図であり、第2図は、他の例の
パッケージの平面図である。 1・・・タブ部、2・・・素子、3・・・接着層、4・
・・電極パッド、5・・・インナーリード端部、6・・
・金属細線、7・・・樹脂、8・・・アウターリード部
。 第1図 第2図
一例のパッケージの断面図であり、第2図は、他の例の
パッケージの平面図である。 1・・・タブ部、2・・・素子、3・・・接着層、4・
・・電極パッド、5・・・インナーリード端部、6・・
・金属細線、7・・・樹脂、8・・・アウターリード部
。 第1図 第2図
Claims (4)
- (1)Al系基材の表面の少なくとも一部に直接又は他
の金属層を介して純Alを被覆したことを特徴とする電
子機器用Al系条材。 - (2)前記純Alとして99.9%以上の高純度Alを
用いたことを特徴とする特許請求の範囲第(1)項記載
の電子機器用Al系条材。 - (3)前記純Alの被覆層の厚さを0.5μ以上とした
ことを特徴とする特許請求の範囲第(1)項記載の電子
機器用Al系条材。 - (4)基材と純Al被覆層の中間に厚さ0.02μ以上
のNi又はCo又はこれらの合金の中間層を介在させた
ことを特徴とする特許請求の範囲第(1)項記載の電子
機器用Al系条材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11397085A JPS61272955A (ja) | 1985-05-29 | 1985-05-29 | 電子機器用Al系条材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11397085A JPS61272955A (ja) | 1985-05-29 | 1985-05-29 | 電子機器用Al系条材 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61272955A true JPS61272955A (ja) | 1986-12-03 |
Family
ID=14625773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11397085A Pending JPS61272955A (ja) | 1985-05-29 | 1985-05-29 | 電子機器用Al系条材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61272955A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505537A (ja) * | 2008-10-13 | 2012-03-01 | タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク | 電子部品用リードフレーム |
-
1985
- 1985-05-29 JP JP11397085A patent/JPS61272955A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505537A (ja) * | 2008-10-13 | 2012-03-01 | タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク | 電子部品用リードフレーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498121A (en) | Copper alloys for suppressing growth of Cu-Al intermetallic compounds | |
US5360991A (en) | Integrated circuit devices with solderable lead frame | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
JP2009526381A (ja) | 半導体qfn/sonデバイス用のアルミニウム・リードフレーム | |
JPH09232493A (ja) | リードフレーム | |
JP3318309B2 (ja) | リードフレームおよびリードフレーム用銅合金 | |
JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
JP2011192840A (ja) | 半導体素子用平角状アルミニウム被覆銅リボン | |
JPS61272955A (ja) | 電子機器用Al系条材 | |
JPS61201762A (ja) | リードフレーム用Cu系条材の製造方法 | |
JP2570911B2 (ja) | 半導体パッケージ及びそれに用いるリードフレーム | |
JP3186408B2 (ja) | 多層リードフレーム及びその製造方法 | |
JP3444981B2 (ja) | リードフレーム及びリードフレーム用素材 | |
JPH1126672A (ja) | 半導体パッケージ及びその製法 | |
JPS62120057A (ja) | ボンデイング用細線 | |
US20220084919A1 (en) | Semiconductor package and a method for manufacturing of a semiconductor package | |
JPH0674463B2 (ja) | リ−ドフレ−ム用銅合金 | |
JPH08204081A (ja) | 半導体装置用リードフレーム及び半導体装置とその製造法 | |
JPS60206054A (ja) | リ−ドフレ−ム | |
JPH0558259B2 (ja) | ||
JPH0888307A (ja) | リードフレーム材およびリードフレーム | |
JPS6184852A (ja) | 半導体リ−ドフレ−ム | |
JPS59140342A (ja) | リ−ドフレ−ム用銅合金 | |
KR100450090B1 (ko) | 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법 |