JPS61270295A - 化合物半導体単結晶膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は化合物半導体デバイス工業に用いられる化合物
半導体単結晶膜の形成方法に関するものである。

（従来技術とその問題点） 従来、Ｇｅ膜上に単結晶半導体膜を形成する場合、第２
図に示すような基板構造の提案は多くの同業者によりな
されているが、現実的に非晶質絶縁体基板２１上に単結
晶Ｇｅ膜２２を形成することが容易ではなく、したがっ
て該Ｇｅ膜２２上の単結晶化合物半導体膜２３は得られ
にくかった。例えば、タカイらはＳｉＯ□膜の多結晶Ｇ
ｅ膜をいわゆるゾーンメルティング法で一度溶融化し、
再固化して、基板垂直方向が＜１００＞、＜１１１＞及
び＜１１０＞方位の混在した島状Ｇｅ膜を得ている（タ
カイ他、ジャパニーズジャーナルオプアプライドフィジ
イクス（Ｊｐｎ−Ｊ・Ａｐｐｌ・Ｐｈｙｓ−）、２３巻
、１９８４年、３５７ページ）。また、オオマチらは表
面酸化した単結晶Ｓｉ基板表面の８ｉ０□膜に開口部を
設け、単結晶Ｓｉ表面を露出させ、さらに多結晶Ｇｅ膜
を該基板上に堆積させた後、ゾーンメルティング法によ
り該ＳｉＯ□膜開口部からシーディングを行い結晶方位
を制御しつつ、Ｇｅ単結晶膜を成長させる方法（オオマ
チ他、アブライドフィジイクスレターズ（Ａｐｐｌ−Ｐ
ｈｙｓ−Ｌｅｔｔ・）、４３巻、１９８３年、９７１ペ
ージ）を報告している。これらの形成法では、Ｇｅ膜を
一度溶融再固化するという高温処理が必要であったり、
種結晶を用いていたりしており、完全な非晶質基板上の
単結晶Ｇｅ膜形成は達成されておらず、多層化デバイス
を実現するためには不向きである。

処理温度の低減化を図ったものとして、ヨネハラらの融
点以下の熱処理によるＧｅのグラフオエピタキシャル成
長法が知られている（ヨネハラ他、アブライドフィジイ
クスレターズ（Ａｐｐｌ・Ｐｈｙｓ−Ｌｅｔｔ−）。

４５巻、１９８４年、６３１ページ）。この方法では、
非晶質５ｉ０２膜上に単結晶Ｇｅ膜の形成を試みており
、出発多結晶Ｇｅ膜として、基板垂直方向が４１０＞ま
たは＜１１２＞方位であるものを用い、グラフオエピタ
キシャル成長の特徴である基板表面に加工した溝の効果
により、結晶方位を制御し、単結晶化を促進している。

しかしながら、グラフオエピタキシャル成長においては
、出発多結晶材料はｔｅｘｔｗｅ構造（−軸方向だけが
特定な結晶方位となっている）を有することが好ましく
、形成しようとする単結晶膜の基板垂直方向と上記の特
定−軸方向が一致している程、単結晶化が促進される。

前記、ヨネハラらの方法においては基板垂直方向が＜１
１０＞または＜１１２＞方位になりやすい出発多結晶材
料を用いているため、膜厚１０００Å以下の極薄膜に特
有な５ｏｌｉｄ−ｓｔａｔｅ　ｓｕｒｆａｃｅ−ｅｎｅ
ｒｇｙ効果によって、基板垂直方向を＜　１００　＞方
位に変化させて、単結晶化を行っている。そのため、未
だ単結晶化が不十分であるという問題点がある。

参考のために説明すると、第２図に示した非品質絶縁体
基板２１の代わりに安価な単結晶Ｓｉ基板を用いて、全
てエピタキシャル成長でＧａＡｓ／Ｇｅ／Ｓｉ構造を形
成した例（ジェルトン他、アブライドフィジイクスレタ
ーズ（Ａｐｐｌ−Ｐｈｙｓ−Ｌｅｔｔ・）、４５巻、１
９８４年、２７４ページ）が知られているが、この方法
は用いる基板が単結晶であることに限定されてしまうた
め、前述の多層化デバイスの実現には不向きであるとい
う欠点を有する。

（発明の目的） 本発明はこのような従来例の欠点を改善し、非晶質絶縁
体基板上にグラフオエピタキシャル成長で単結晶Ｇｅ膜
を形成するために、出発材料として、従来にない新たに
＜　１００　＞　ｔｅｘｔｕｒｅ構造を有するＧｅ膜を
用いて、高精度な単結晶化を行わさせしめ、次いで、該
単結晶Ｇｅ膜上に物理的・化学的堆積法を用いて、化合
物半導体単結晶膜をヘテロエピタキシャル成長させ、低
温プロセスで化合物半導体膜を形成することを目的とし
たものである。

（発明の構成） 本発明によれば溝加工が施された非晶質絶縁体表面上に
、基板垂直方向が＜　１００　＞方位に優先配向した多
結晶Ｇｅ膜を堆積した後、該Ｇｅの融点以下の温度で熱
処理をして、グラフオエピタキシャル成長により基板垂
直方向及び線溝の長手方向が＜　１００　＞方位である
単結晶Ｇｅ膜を形成し、次いで表面を平坦化しその上に
ガリウムヒ素（ＧａＡｓ）のような化合物半導体膜に低
温でヘテロエピタキシャル成長させることを特徴とする
化合物半導体膜の形成方法が得られる。

（構成の詳細な説明） 本発明は上述の構成をとることにより、従来技術にない
化合物半導体膜の形成をＧｅ膜のグラフオエピタキシャ
ル成長技術、化合物半導体膜のＧｅ膜上へのへテロエピ
タキシャル成長技術により可能とした。以下、第１図を
参照して説明する。第１図は本発明の基本概念を説明す
るために用いた基板構造の断面図である。

先ず、基板１上に非晶質絶縁体膜２を形成し、溝の深さ
り、溝の幅ｌ、溝と溝との間隔ｍから成る溝を該絶縁体
膜２表面上に形成する。次いで、基板垂直方向（Ｚ）が
＜１００＞方位に優先配向した多結晶Ｇｅ膜３を堆積し
、しかる後、Ｇｅの融点（約９６０’Ｃ）以下の温度で
熱処理し、溝の効果により、基板垂直方向（Ｚ）及び溝
の長手方向（Ｙ）が＜　ｉｏｏ　＞方位となるようにＧ
ｅ結晶粒子の基板両面での再配列・粒子間の合体を促進
させ、単結晶Ｇｅ膜３を形成する。この時、結晶軸の自
由度・相関関係より、溝の長手方向（Ｙ）と直交する方
向（Ｘ）も＜　１００　＞方位となることは明らかであ
る。さらに、該単結晶Ｇｅ膜３の表面を平坦化し、凹凸
を除去した後、物理的・化学的堆積方法により、立方晶
で、格子定数ａ＝５．６６人であるＧｅ膜上にＧａＡｓ
（立方晶、格子定数ａ＝５．６５人）を主組成とする化
合物半導体膜４をヘテロエピタキシャル成長させる。

（実施例） 以下、本発明の実施例について第１図を参照して詳細に
説明する。基板１としてＳｉ基板、サファイア基板、ア
ルミナ基板、窒化アルミニウム基板を用いた。

非晶質絶縁体膜２として５ｉ０２膜あるいはＳｉ３Ｎ４
膜を用いた。絶縁体膜２の膜厚として、５ｉ０２膜の場
合にはｌｐｍ、Ｓｉ３Ｎ４膜の場合には０．２１１ｍと
した。

次いで、該絶縁体膜２の表面上に溝の深さが５００人、
１０００人、１５００人の３種類で、溝幅（１）及び溝
の間隔（ｍ）がそれぞれ１戸ｍである溝の断面が長方形
状の溝を紫外光リソグラフィ技術、ドライエツチング技
術を用いて加工した。

以上のように形成した基板上に高周波スパッタリング法
でＧｅ膜３を堆積させた。スパッタリング条件として、
パワー：５０Ｗ、堆積速度：４００Ａ／ｍｉｎ、基板加
熱温度：室温〜６００°Ｃ，スパッタリングガス圧カニ
Ａｒｆｊスで３ｍＴｏｒｒの範囲を選んだ。前記スパッ
タリング条件の範囲において、堆積するＧｅ膜３の膜質
は主に基板温度に依存し、３００°Ｃ以下では非晶質状
態であることが紫外光反射スペクトル、Ｘ線回折を用い
た評価により見い出された。これらの非晶質Ｇｅ膜を絶
対温度スケールで融点の０．７５倍の温度、約６５０°
Ｃで結晶化させるとランダム配向した多結晶質Ｇｅ膜と
なった。基板温度３００°Ｃ以上では多結晶質Ｇｅ膜が
得られ、基板温度４００°Ｃ付近では基板垂直方向が＜
１１０＞方位に優先配向した膜となり、基板温度５００
°Ｃ付近では基板垂直方向が＜　１００　＞方位と＜１
１０＞方位が混在した膜となり、基板温度６００°Ｃ付
近では基板垂直方向が＜１００＞方位に優先した膜が得
られた。

溝加工が施された絶縁体膜２上に堆積させた膜厚０゜２
〜０．６ｐｍの前記Ｇｅ膜３に絶対温度スケールで融点
の０．９５倍の温度、約９００°Ｃで不活性ガス中、１
〜４時間の熱処理を施して、結晶粒子の再配列化、合体
化を促進させて、いわゆるグラフオエピタキシャルＧｅ
膜を形成した。なお、表面保護膜として、０゜５ｐｍ原
の５ｉ０２膜を用いた。

以上の如く形成したＧｅ膜をＸ線回折法、電子線回折法
エツチング法で評価したところ、出発材料（堆積した後
のＧｅ膜の結晶学的構造が基板垂直方向に＜１００＞方
位が優先配向した膜を用いた時、いわゆるグラフオエピ
タキシャル成長していることを見い出し、基板垂直方向
（Ｚ）及び、溝の長手方向（Ｙ）が各れも＜　１００　
＞方位の単結晶Ｇｅ膜が得られた。

次いで、Ｇｅ膜膜上上ＧａＡｓを主組成とする化合物半
導体膜をヘテロエピタキシャル成長させるために、該Ｇ
ｅ膜３表面に存在している凹凸をケミカル・メカニカル
ポリシング技術を用いて除去し、平坦な表面形成した。

前記のＧｅ膜３のグラフオエピタキシャル成長において
：若干の質量移動は見られるが、融点以下で熱処理を行
っているため、絶縁体膜２表面上に形成した溝とほぼ同
等な表面凹凸が残留しており、また、良質なＳｉのへテ
ロエピタキシャル膜を得るためにも、該表面平坦化は必
要である。

次に該表面平坦化したＧｅ膜膜上上物理的・化学的堆積
方法を用いて単結晶化合物半導体膜４をヘテロエピタキ
シャル成長させた。先ず、詳しく述べると組成がＧａＡ
ｓである半導体膜を分子線蒸着法及び化学気相成長法で
エピタキシャル成長させた。分子線蒸着法は分子源とし
て、に−セル中で加熱したＧａ（ガリウム）、Ａｓ（ヒ
素）を用い、成長温度６８０〜７２０°Ｃ２成長室の残
留ガス圧は１Ｏ−１０Ｔｏｒｒ以下で行った。また、化
学気相成長法はＭＯＣＶＤ法（ＭｅｔａｌＯｒｇａｎｉ
ｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉ
ｏｎ）により、原料ガスとしてＧａ（ＣＨ３）５．Ａｓ
Ｈ３，キャリアが又としてＨ２を用い、成長温度６８０
〜７００°Ｃで行った。

以上の如く形成したＧａＡｓ膜４の膜厚は１〜３μｍで
ある。

さらに、組成がＡｌｚＧａｌ　−１Ａｓ（０，２＜　ｘ
　＜　０．５）である化合物半導体膜４を分子線蒸着法
でエピタキシャル成長させた。この場合、ＡｌｘＧａ１
−ｚＡｓの膜厚は２１１ｍとした。

以上のようにして形成された単結晶ＧａＡｓ膜及びＡｌ
ｚＧａｌ−ｚＡｓ膜の結晶性をエツチング法、電子チャ
キリング法、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌ
ｅｃｔｒｏｎ　Ｍｉｃｒｏ−ｓｃｏｐｙ）、及びＸ線回
折法で評価したところ、密度が１０３〜１０５／ｃｍ２
の結晶欠陥（転位積層欠陥）が含まれていることが分か
った。さらに、下地Ｇｅ膜３とへテロエピタキシャル成
長した化合物半導体単結晶膜４との結晶学的方位関係は
各れの試料でも保たれていることが分かった。

さらに化合物半導体膜４に残留している格子歪をラマン
分光法、フォトルミネッセンス（ＰＬ）法で評価したと
ころ、基板１としてＧｅ膜３．ＧａＡｓ膜４と比べ、そ
の熱膨張係数が小さいＳｉ基板を用いた場合には、ラマ
ンピーク、ＰＬピークのシフトが見られ残留歪が大きか
った。また基板１としてＳｉより熱膨張係数が大きい、
サファイア、アルミナ、窒化アルミニウム基板を用いた
場合には残留歪が非常に小さな化合物半導体膜４が形成
されていることが分かった。

本実施例で述べた、非晶質絶縁体膜２として５ｉ０２膜
。

Ｓｉ３Ｎ４膜の各れを用いても同様な結果が得られた。

ただし、実施例の他に１として石英ガラス基板を用いた
場合には下地Ｇｅ膜３との熱膨張率のミスマツチングが
非常に大きく、Ｇｅ膜３のはがれが生じ、連続単結晶膜
が得られず、化合物半導体膜の形成が不可能であった。

本実施例の他に下地Ｇｅ膜３の出発材料として、室温で
形成した真空蒸着Ｇｅ膜を用いた場合には、堆積した状
態では非晶質で、その後の熱処理により多結晶化した膜
は結晶学的にランダム配向した状態となり、グラフオエ
ピタキシャル成長に不向きであり、その後の化合物半導
体膜の成長過程では単結晶膜とはならなかった。

（発明の効果） 従来、単結晶基板上のエピタキシャル成長現象を利用し
て、単結晶ＧａＡｓ／Ｇｅ／Ｓｉ構造を有する半導体装
置用基板が作製されていたが、用いる基板がＳｉに限定
されていたことで、多層化デバイスの形成が不可能であ
った。本発明のような特徴を有する形成方法によれば、
基板垂直方向が＜　１００　＞方位に優先配向したＧｅ
膜を出発材料として用い、グラフオエピタキシャル成長
行わせしめ、容易に単結晶Ｇｅ膜を形成することができ
、続いてＧｅ膜と格子マツチングの良いＧａＡｓを主組
成とする化合物半導体膜をＧｅ膜上にヘテロエピタキシ
ャル成長させることが可能となった。

以上、詳細に述べた通り、本発明によれば、従来に無い
構造、繰り返して示すと、非晶質絶縁体膜上に単結晶−
膜、単結晶化合物半導体が得られ、多層化デバイスの作
製を可能とする半導体装置製造に当り、多大の経済効果
をもたらす。

【図面の簡単な説明】

第１図は本発明を説明するために用いた基板構造の断面
図。第２図は従来例を説明するために用いた基板構造の
断面図。 オ　　　１　　　図　　　　　　　　　　　　１□

Claims (1)

【特許請求の範囲】
1. 化合物半導体単結晶膜の形成方法において、溝加工が施
   された非晶質絶縁体基板上に基板垂直方向が＜１００＞
   方位に優先配向した多結晶Ｇｅ（ゲルマニウム）膜を堆
   積した後、該Ｇｅ膜をＧｅの融点以下の温度で熱処理し
   て、グラフォエピタキシャル成長を行わせ、基板垂直方
   向及び溝の長手方向が＜１００＞方位である単結晶Ｇｅ
   膜を形成し、次いで基板表面を平坦化しその上に化合物
   半導体膜をヘテロエピタキシャル成長させることを特徴
   とする化合物半導体単結晶膜の形成方法。