JPS61267395A - フラツトパツケ−ジ形icの半田付け方法 - Google Patents

フラツトパツケ−ジ形icの半田付け方法

Info

Publication number
JPS61267395A
JPS61267395A JP10877085A JP10877085A JPS61267395A JP S61267395 A JPS61267395 A JP S61267395A JP 10877085 A JP10877085 A JP 10877085A JP 10877085 A JP10877085 A JP 10877085A JP S61267395 A JPS61267395 A JP S61267395A
Authority
JP
Japan
Prior art keywords
soldering
flat package
solder
leads
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10877085A
Other languages
English (en)
Inventor
照男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10877085A priority Critical patent/JPS61267395A/ja
Publication of JPS61267395A publication Critical patent/JPS61267395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔1既要〕 フラットパッケージ形ICをプリント基板に半田付は実
装するにあたり、プロテクタを使用し、パッケージの側
面に半田がブリッジ状に付着してリードが、短絡するこ
とを阻止する。
〔産業上の利用分野〕
本発明は、フラットパッケージ形ICの半田付は方法の
改良に関する。
近年はプリント基板に集積回路を高密度に実装可能とす
るために、集積回路のリード間隔を小さくしてチップ状
のパッケージの外に導出し、スルーホールを使用するこ
となく、直接、プリント基板の導体パターンに半田付け
する所謂、フラットパッケージ形ICが広く使用されて
いる。
このようにリード間隔が小さいフラソトパソケ    
′−ジ形ICを半田付けするにあたり、半田かり−ド間
にブリッジ状に付着しないよう留意する必要がある。
〔従来の技術〕
従来のフラットパッケージ形ICの半田付けは、第2図
の工程図に示すように、まず第2図+alの如くに、プ
リント基板1の導体パターンIAとは反対側の表面に、
リード部品2を載せ、その端子2aをスルーボールに挿
入して、端末を折り曲げ、リード部品2がプリン1一基
板1より脱落しないようにする。
次に第2図(b+のように、λW体パターン1八例のフ
ラットパッケージ形IC4を搭載する個所に、接着剤3
を塗布する。
そして、第1図fclのようにフラットパッケージ形T
C4のリード5を対応する導体パターン1へのパッドに
位置合わせし、パッケージ4^の底面を接着剤3に密着
させ、接着剤3を加熱硬化して、フラットパッケージ形
IC4をプリント基板1に仮固着する。
このような状態で、第2図(dlのようにフラットパッ
ケージ形IC4が固着されたプリント基板10表面を、
溶融状態の半田6が収容された半田槽7にディップして
いる。
この際、パッケージ4八ば合成樹脂よりなるため、半田
6はパッケージ4A、及びプリント基板1のパターン以
外の部分には付着しなくて、金属面のみに付着する。し
たかって、リード部品2の端子2aがそれぞれのスルー
ボールに、フラットパッケージ形■C4のリード5がそ
れぞれのパッド部分に“ 半田付けされる。
〔発明が解決しようとする問題点〕
しかしながら上記従来のフラットパッケージ形ICの半
田付は方法は、第3図の正面図に示すように、リード5
のピンチが小さい(例えば、1.2゜0.8. 0.6
5mm)ために、毛細管現象により本来は半田6が付着
しないパッケージ4Aの側面のリード5間に浸透し付着
してブリッジ部6aとなり、隣接するリード5曲が、半
田によりブリッジされて、短絡するという問題点がある
〔問題点を解決するための手段〕
上記従来の問題点を解決するため本発明は、第1図に示
すように、フラーノドパッケージ形IC,1に冠着した
状態で、それぞれのリード5間に挿入され、パッケージ
4Aの側面に弾接する櫛歯12を有する合成樹脂よりな
るプロテクタ10を使用し、隣接するリード5間をそれ
ぞれの櫛歯12により遮断した状態で、半田付けするよ
うにしたものでである。
〔作用〕
上記手段によれば、リード5が並列したパッケージ4へ
の側面には、それぞれのリード5間に櫛歯12が密着し
ているので、この部分には半田が浸透し付着することが
ない。
また、櫛歯12の外側面に半田が付着して、ブリッジす
ることば考えられるが、半田イ」け後にプロテクタ10
を取外すので、ブリッジした半田は切断除去される。
したがって、フラットパッケージ形■C4をプリント基
板1に半田付は実装するにあたり、隣接したリードが短
絡することがない。
〔実施例〕
以下図示実施例により、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の半田付は方法の1実施例の工程図で、
fa)は半田付は前の斜視図、(b)は半田付は後の側
面図である。
第1図(alに示すように、プロテクタ10ば合成樹脂
よりなる成形品であって、フラットパッケージ形IC4
のパッケージ4への上面に密接する角板状のプロテクタ
本体11の周囲には、弾力ある櫛歯12が垂直に並列し
て成形きれている。
この櫛歯12は、プロテクタ10をフラットパッケージ
形IC4に冠着した状態で、それぞれのり−ド5の間に
挿入され、パッケージ4Δの側面に弾接するように形成
されている。
このようなプロテクタ10を冠着した状態で、フラット
パッケージ形IC4を、リード5を対応する導体パター
ンIAのパッドに位置合わせして接着剤3で仮固着する
その後、溶融状態の半田6が収容された半田槽7にディ
ップし、リード5を対応する導体パターンIAのパッド
部分に半田付げする。
したがって、第1図(b)の如くに、リード5か並列し
たパンケージ心の側面には、それぞれのリード5間に櫛
歯12が密着しているので、この部分には半田が浸透し
付着することがない。
また、櫛歯12の外側面に半田が付着して、ブリッジす
ることはままあるが、半田付は後にプロテクタ10を取
外すので、ブリッジした半田は切断除去される。
また、図示例と異なり、フラットパッケージ形IC4の
4周の側面に、リード5が並列している場合には、櫛歯
をプロテクタ本体の4周に設けることは勿論のことであ
る。
なお、本発明は、半田ディツプによる半田付けだけでな
く、例えば、半田ペーストを印刷塗布してリードを半田
付けする場合、或いは、予備半田を導体パターンのパッ
ド部分に施し、半田をリフローさせ半田付げする場合に
適用できるものである。
〔発明の効果〕
以上説明したように本発明は、プロテクタをフラットパ
ッケージ形ICに冠着して半田付けすることにより、隣
接したリード同志が付着半田で短絡することがないとい
う、優れた効果がある。
【図面の簡単な説明】
第1図は本発明の半田付は方法の1実施例の工程図で、 (a)は半田付は前の斜視図、 (b)は半田付は後の側面図、 第2図の(al、 (b)、 (cL (d)はそれぞ
れ従来方法の工程を示す側面図、 第3図は従来方法で半田付けしたフラットパッケージ形
ICの正面図である。 図においで、 ■はプリント基板、 ゛ IAは導体パターン、 2はリード部品、 3は接着剤、 4はフラットパッケージ形rc。 4Aはパッケージ、 5はリード、 6は半田、 6aはブリッジ部、 7は半田槽、 10はプロテクタ、 12は櫛歯を示す。 土暢プロテフク (α) /1.全組りン賢弛脅・1の突鬼工)を図那1図

Claims (1)

  1. 【特許請求の範囲】  フラットパッケージ形IC(4)のリード(5)間に
    挿入され、パッケージ(4A)の側面に弾接する櫛歯(
    12)を有する合成樹脂よりなるプロテクタ(10)を
    、 該フラットパッケージ形IC(4)に冠着し、該フラッ
    トパッケージ形IC(4)のそれぞれのリード(5)を
    、プリント基板(1)の対応する導体パターン(IA)
    に半田付けすることを特徴とするフラットパッケージ形
    ICの半田付け方法。
JP10877085A 1985-05-21 1985-05-21 フラツトパツケ−ジ形icの半田付け方法 Pending JPS61267395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10877085A JPS61267395A (ja) 1985-05-21 1985-05-21 フラツトパツケ−ジ形icの半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10877085A JPS61267395A (ja) 1985-05-21 1985-05-21 フラツトパツケ−ジ形icの半田付け方法

Publications (1)

Publication Number Publication Date
JPS61267395A true JPS61267395A (ja) 1986-11-26

Family

ID=14493045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10877085A Pending JPS61267395A (ja) 1985-05-21 1985-05-21 フラツトパツケ−ジ形icの半田付け方法

Country Status (1)

Country Link
JP (1) JPS61267395A (ja)

Similar Documents

Publication Publication Date Title
JPS61267395A (ja) フラツトパツケ−ジ形icの半田付け方法
JP2651608B2 (ja) 電子部品搭載用基板
JPS6288398A (ja) フラツトパツケ−ジ形部品の半田付け方法
JPS59145592A (ja) 印刷配線基板への電子部品の取付法
JPS60161693A (ja) プリント基板
JPH0446381Y2 (ja)
JPS59123291A (ja) 電子機器用回路基板
JPH067275U (ja) プリント基板
JP2642175B2 (ja) 基板に対する電子部品の半田付け実装方法
JPS634690A (ja) 厚膜混成集積回路基板
JPS59188996A (ja) 電子部品の実装方法
JP2706673B2 (ja) プリント配線板
JPS61287197A (ja) 電子部品の製造方法
JPS61251198A (ja) フラツトパツケ−ジの実装方法
JPH04271190A (ja) 表面実装型半導体装置の実装方法
JPS58105594A (ja) 混成集積回路装置の製造方法
JPH067274U (ja) プリント基板
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン
JPH09139561A (ja) 半導体チップ搭載用キャリアフィルム又はフレキシブル基板へのチップ型電子部品の実装構造及び実装方法
JPS61199694A (ja) 混成集積回路の製造方法
JPS59104194A (ja) 混成集積回路装置の製造方法
JPS6116594A (ja) 半導体装置
JPS6384096A (ja) 回路基板
JPS6239093A (ja) プリント基板の部品実装方法
JPH03129865A (ja) 半導体装置