JP2821121B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像表示装置を表示制御する表示制御装置に
関し、特に表示画面を複数の表示領域に分割してディス
プレイに表示する表示制御装置に関する。 ［従来の技術］ CRTディスプレイを表示機器として使用し、表示メモ
リ（例えばダイナミックメモリを用いた表示メモリ）に
格納された文章（以下テキストと呼ぶ）、図形・画像
（以下グラフィックと呼ぶ）等の情報を表示する機能
は、表示処理装置の重要な機能の１つである。 従来、この種の表示装置では、テキスト又はグラフィ
ック等の画面上に表示すべき情報を表示メモリに格納し
ておき、それをCRTの走査タイミングに同期して順次読
み出して映像信号に変換してCRTに供給する方法が採ら
れている。 最近では、パーソナルコンピュータ、ワードプロセッ
サ及びキャプテンシステムを始めとするニューメディア
関連機器が一般家庭へ普及し、更に、OA機器等ビジネス
に関連した分野も含めて、マンマシンインタフェースと
しての表示処理の重要性がますます高まってきており、
また同時に画面表示形態も多様化してきている。 特に、多様化しつつある画面表示形態のなかでも、テ
キスト画面又はグラフィック画面を複数の領域に分割し
て表示することは、文章とグラフ又は絵とを混在させて
同時に表示したり、１台のコンソールで複数のタスクを
実行させる際に各タスクの画面を同時に表示したりする
等の応用で不可欠の機能となっており、より見易くかつ
各画面の管理が容易な分割画面表示方式が望まれてい
る。 このような背景のもとで、表示画面の表示情報に対し
て、キーボード等から挿入、削除又は変更といった編集
を行なうときには、表示画面上にポインティング・デバ
イスによって移動可能なカーソルを表示して、編集場所
の指定・確認を行うのが一般的であるが、最近では、単
にカーソルパターンを表示するだけでなく、現在編集中
の分割画面（以下アクティブ画面と呼ぶ）をその他の分
割画面と区別させて編集場所をより明確にさせるため、
アクティブ画面のみその外周に縁取り表示を行う方式も
採用されている。 第10図は、上述の縁取り表示によりアクティブ画面の
区別を行う従来の表示制御装置の一例を示すブロック図
である。 マイクロプロセッサ１は、システムバス２を介してシ
ステム全体の動作を制御する。メインメモリ３は、マイ
クロプロセッサ１が実行するプログラム及び処理データ
を記憶する。表示メモリ４は、表示データを格納するフ
レームメモリを構成する。表示制御回路５は、自身で発
生する表示タイミングに同期して表示メモリ４に対する
アドレスを発生し、読み出した表示データを、ビデオ信
号発生回路６に出力する。ビデオ信号発生回路６は、表
示制御回路５から送られる表示データを並列−直列変換
して直列映像信号（ビデオ信号）を生成し、これをCRT7
に供給する。 カーソル表示回路８は、キーボード９から周辺制御回
路10に介して入力されたカーソル移動指示情報に基づい
て、CRT7の表示画面の所定のＸ座標位置、Ｙ座標位置に
カーソルパターンを表示させる。周辺制御回路10は、マ
イクロプロセッサ１の制御に従って、キーボード９及び
外部記憶としてのディスク装置11をインタフェースす
る。 この装置において、分割画面の表示は、CRT7の画面に
１対１で対応した表示メモリ領域（以下、フレームバッ
ファという）を表示メモリ４上に割り当て、これを複数
のメモリ領域に分割すると共に、このフレームバッファ
が分割された各メモリ領域へ所望の表示データを転送す
ることにより実現することができる。 このとき、表示されている各分割画面のうち、どの画
面がアクティブ画面であるのかを容易に認識させる方法
として、従来は、第11図（ａ）に示すように、フレーム
バッファのうち各分割画面の外周部にあたるメモリ領域
を確保して、このメモリ領域に縁取り表示パターンの表
示又は非表示を指定する制御ビットからなる縁取りの表
示データを格納しておき、キーボード９からのアクティ
ブ画面切換え指示入力があると、第11図（ｂ）に示すよ
うに、前記縁取りの表示データの制御ビットを書き換え
る処理を行うようにしていた。なお、第11図で、“1"は
制御ビットを“1"にしたことにより縁取り表示パターン
が表示されており、“0"は制御ビットを“0"にしたこと
により縁取り表示パターンが表示されていないことを意
味している。 ［発明が解決しようとする問題点］ 上述の縁取り表示によりアクティブ画面の区別を行う
従来の表示制御装置では、アクティブ画面の切換えの指
示がある毎に対応する縁取りの表示データの全ての制御
ビットの書き換えを行う処理を実行する必要があるた
め、画面サイズ又は分割画面数の増大に伴い、処理デー
タ量が増大し、メモリの書き換えに要する時間が増すと
いう問題点がある。 例えば、80文字×25行の画面を２画面に分割して表示
するような場合、最小命令実行時間が１μＳのマイクロ
プロセッサの命令で換算し、１縁取りデータの書き換え
に要する実行時間を4.5μＳとすると、１画面当り約1.6
mSもの処理時間がかかってしまう。このようなデータ書
き換え時間の増加は、本来のマイクロプロセッサの処理
に対して大きな負担となると同時に、画面の応答速度の
低下を招く。 また、表示画面上に縁取りデータ表示用の領域を割り
当てる必要があるため、例えば、80文字×25行の画面を
２画面に分割して表示する場合では、２画面の外周で36
2文字分の表示領域を確保する必要があり、本来のデー
タを表示するための領域がその分だけ制限されてしま
い、ディスプレイの画面領域を有効に使用できなくな
る。一方、表示メモリとしては、362文字分の本来の表
示データ以外のメモリを余分に備える必要があるという
欠点を有する。 更に、縁取りデータの形状又は本来の表示データの形
状によっては、縁取りそのものの判別効果が高くない場
合があり、アクティブ画面の識別性は必ずしも良いもの
とはいえなかった。 本発明は、このような従来の分割画面表示時のアクテ
ィブ画面表示における問題点を改善すべくなされたもの
であって、アクティブ画面切換えの際にも大量のメモリ
アクセスを伴うことがなく、マイクロプロセッサの負担
軽減及び画面応答速度の向上を図ることができ、しかも
アクティブ画面の識別性が高く、またディスプレイの画
面領域及びメモリを効率よく使用することができる経済
性がよい表示制御装置を提供することを目的とする。 ［問題点を解決するための手段］ 本発明に係る表示制御装置は、表示情報を記憶する表
示メモリと、前記表示情報のディスプレイへの表示タイ
ミング信号と同期信号とを発生する表示タイミング発生
回路と、前記表示タイミング信号及び同期信号によって
前記表示情報をビデオ信号に変換するビデオ信号発生回
路と、カーソル表示回路とを備えた表示制御装置におい
て、次のようなフラグと、表示情報の表示形態を変更す
る手段と、フラグを書き換える手段とを備えたものであ
る。 フラグは、例えば白黒反転表示、半輝度表示、通常表
示といった前記表示情報の表示形態を指定する情報を記
憶するもので、その内容は書き換え可能である。 表示情報の表示形態を変更する手段は、前記フラグの
出力に基づいて、表示情報のビデオ信号への変更時に、
例えばビデオ信号への論理処理を施す等して表示情報の
表示形態を変更する。 フラグを書き換える手段は、前記ディスプレイの表示
画面を複数の分割画面で構成したとき、前記表示タイミ
ング信号、カーソルの表示位置情報及び前記分割画面の
領域指定情報に基づき、カーソルによって指定された分
割画面（アクティブ画面）の表示期間とその他の分割画
面の表示期間とを識別し、両期間でフラグの内容を異な
らせるべくフラグを書き換えるものである。 ［作用］ 本発明によれば、分割画面の領域指定情報とカーソル
の表示位置情報とに基づいてカーソルの位置する分割画
面を指定することができ、この画面をアクティブ画面と
して検知している。そして、表示タイミング信号がアク
ティブ画面の表示タイミングを示しているときには、フ
ラグが、例えば、セットされ、表示タイミング信号が他
の分割画面の表示タイミングを示している場合には、フ
ラグが、例えば、リセットされる。このフラグの値に応
じ、表示情報のビデオ信号への変換時に、表示情報の表
示形態が変更される。 このように、この発明では、アクティブ画面の表示形
態を他の分割画面の表示形態と異ならせるのに、表示メ
モリのデータには一切手を加えず、ビデオ信号への変換
時において表示形態を変更するようにしている。従っ
て、アクティブ画面の切換時にメモリアクセスは伴わな
いので、プロセッサの負担を軽減することができ、画面
の応答速度が増す。 また、アクティブ画面の表示情報の表示形態がアクテ
ィブ画面全体にわたって変化するので、従来の縁取りに
よる方法に比してアクティブ画面の識別性が向上する。 更に、表示メモリ内には、特にアクティブ画面識別の
ためのデータは持たないため、ディスプレイの画面領域
及び表示メモリの利用効率が増す。 ［実施例］ 次に、本発明の実施例について、添付の図面を参照し
て説明する。第１図は本発明の第１の実施例として、画
面の反転表示によりアクティブ画面の識別を行うように
した表示制御装置を示すブロック構成図である。 システム全体の制御を司るマイクロプロセッサ21は、
アドレスバス22,データバス23を介してプログラムメモ
リ24と、データメモリ25とに接続されている。プログラ
ムメモリ24は、マイクロプロセッサ21が実行するプログ
ラムを記憶し、データメモリ25は、マイクロプロセッサ
21の処理データを記憶する。 表示タイミング発生回路26は自身で発生する表示タイ
ミング信号に同期して、表示アドレスREAと、ラスタア
ドレスLUAと、ドットクロックDCKと、キャラクタクロッ
クCCKと、同期信号SYSと、キャラクタカウンタ出力CCN
と、ラインカウンタ出力LCNとを発生する。表示タイミ
ング発生回路26からの表示アドレスREAとアドレスバス2
2上のアドレスADとはマルチプレクサ27によって選択さ
れ、表示メモリ28のアドレスを指定する。 マルチプレクサ27は、同期信号SYSのブランキング期
間中には表示メモリ28のアドレスをアドレスバス22上の
アドレスADに切り換え、表示メモリ28のデータを書き換
え可能にし、ブランキング期間以外の場合に、表示タイ
ミング発生回路26からの表示アドレスREAに切換える。 表示メモリ28は、データバス23を介してマイクロプロ
セッサ21よりアクセスされるキャラクタコードデータを
表示情報として格納する。表示メモリ28から読み出され
たキャラクタコードデータCDはキャラクタジェネレータ
29に供給されている。キャラクタジェネレータ29は、表
示メモリ28からのキャラクタコードデータCDと表示タイ
ミング発生回路26からの前記ラスタアドレスLUAとに基
づいてキャラクタパターンCPを出力する。このキャラク
タパターンCPはビデオ信号発生回路30に供給されてい
る。ビデオ信号発生回路30は、入力されたキャラクタパ
ターンCPと、表示タイミング発生回路26とからの前記ド
ットクロックDCK及びキャラクタロックCCKとに基づいて
ビデオ信号VSを生成し、CRT31に送出する。 ビデオ信号発生回路30は、またカーソル表示回路32か
らのカーソル表示パターンCRPと制御フラグ33からの表
示データ修飾信号RDSとを入力し、カーソル表示及びア
クティブ画面識別のために表示データを修飾する。な
お、アドレスデコーダ34は、アドレスバス22上のアドレ
スに従って、表示タイミング発生回路26、カーソル表示
回路32及び制御フラグ33に夫々ストローブ信号ST1,ST2,
ST3,ST4を出力する。 第２図は第１図に示した表示タイミング発生回路26の
詳細なブロック図である。OSC41はキャラクタパターンC
Pをビデオ信号発生回路30でシリアルデータに変換してC
RT31に送出するためのドットクロックDCKを発生する。
ドットカウンタ42は上記ドットクロックDCKに基づいて
１キャラクタの横ドット数をカウントする。キャラクタ
カウンタ43はドットカウンタ42の桁上がり信号であるキ
ャラクタクロックCCKに基づいて１水平走査線中のキャ
ラクタ数をカウントする。ラスタカウンタ44はキャラク
タカウンタ43の桁上がりに基づいて１キャラクタの縦ラ
スタ数をカウントする。ラスタカウンタ44の桁上がり出
力は割込み信号INTとしてマイクロプロセッサ21に供給
される。ラインカウンタ45はラスタカウンタ44の桁上が
りに基づいて１表示画面のキャラクタ行数をカウント
し、またストローブ信号ST1により選択されマイクロプ
ロセッサ21から周辺データバス35を経由して読み出し可
能である。アドレス生成回路46はキャラクタカウンタ43
の出力CCNとラインカウンタ45の出力LCNより表示アドレ
スREAを生成して表示メモリ28に供給する。キャラクタ
カウンタ43の出力CCNとラインカウンタ44の出力LCNはカ
ーソル表示回路32にも供給される。また、ラスタカウン
タ44の出力はラスタアドレスLUAとしてキャラクタジェ
ネレータ29に供給される。同期信号発生回路47は、ドッ
トクロックDCKに基づいて水平走査、垂直走査の同期信
号SYSを生成してCRT31に供給する。 次に、CRT31に出力される表示データの修飾に関する
制御について述べる。第３図は第１図に示した制御フラ
グ33、カーソル表示回路32及びビデオ信号発生回路30の
詳細なブロック図である。 制御フラグ33は１ビットのレジスタで、表示データの
表示形態の指定情報、つまり通常表示か反転表示かを示
す情報を記憶し、表示データ修飾信号RDSを出力する。
また、この制御フラグ33は、マイクロプロセッサ21から
書き込み可能で、ストローブ信号ST4により選択され
る。カーソルＹ位置レジスタ51は、カーソルを表示すべ
き画面のＹ座標位置を記憶し、マイクロプロセッサ21か
ら読み書き可能で、ストローブ信号ST2により選択され
る。カーソルＹ位置レジスタ51の出力は、前記ラインカ
ウンタ45の出力LCNとともにＹ比較器53に入力され、両
者が一致したタイミングにカーソルＹ位置一致信号CYA
をアクティブにする。カーソルＸ位置レジスタ52は、カ
ーソルを表示すべき画面のＸ座標位置を記憶し、マイク
ロプロセッサ21から読み書き可能で、ストローブ信号ST
3により選択される。カーソルＸ位置レジスタ52の出力
は、キャラクタカウンタ43の出力CCNと共にＸ比較器54
に入力され、両者が一致したタイミングにカーソルＸ位
置一致信号CXAをアクティブにする。カーソルパターン
発生回路55はカーソルＹ位置一致信号CYA及びカーソル
Ｘ位置一致信号CXAの両者がアクティブのタイミングに
駆動され、カーソル表示パターンCRPを発生する。ま
た、シフトレジスタ61は、キャラクタクロックCCKのタ
イミングで内部にロードされるキャラクタパターンCPを
ドットクロックDCKのタイミングで並列−直列交換して
シリアルデータSDを出力する。シリアルデータSDは前記
表示データ修飾信号RDSと共に排他的ORゲート62に入力
され、制御フラグ33が“0"のときは表示データ修飾信号
RDSが“0"になり、シリアルデータSDはそのまま出力さ
れ、制御フラグ33が“1"のときは表示データ修飾信号RD
Sが“1"になりシリアルデータSDは“0"/“1"が反転して
出力される。排他的ORゲート62の出力は、前記カーソル
表示パターンCRPと共にORゲート63に入力し、両者が合
成されてビデオ信号VSとしてCRT10に出力される。 次に、表示画面を２つの領域に分割した場合におい
て、ラスタカウンタ44からの割込み信号INTによって１
行の表示の終了毎に起動されるマイクロプロセッサ21の
割込みプログラム処理のフローチャートを第４図に示
し、アクティブ画面を反転表示するための制御フラグ33
の更新の処理について説明する。 データメモリ25にはプログラムで処理する変数とし
て、キーボード入力等によって得た、トータルライン数
TN、アクティブ画面開始ライン AS、アクティブ画面終
了ラインAE、画面Ａ開始ラインLA及び画面Ｂ開始ライン
LBが割りつけられている。 まず、ラインカウンタ45の内容であるラインカウント
値LCNを読み出し（ステップ70）、トータルライン数TN
と比較して（ステップ71）、一致していれば、カーソル
Ｙ位置レジスタ51を読み出し（ステップ72）、カーソル
Ｙ位置と画面Ａ開始ラインLA及び画面Ｂ開始ラインLBと
を夫々比較し、カーソルが位置している分割画面を判別
（ステップ73）する。ここで、カーソルＹ位置が画面Ａ
の領域であれば、アクティブ画面開始ラインASに画面Ａ
開始ラインLAの値を設定（ステップ74）し、アクティブ
画面終了ラインAEに画面Ｂ開始ラインLB−１の値を設定
（ステップ75）した後、割込みプログラム処理を終了
し、メインプログラム処理に復帰する。また、ステップ
73の比較でカーソルＹ位置が画面Ｂの領域であれば、ア
クティブ画面開始ラインASに画面Ｂ開始ラインLBの値を
設定（ステップ76）し、アクティブ画面終了ラインAEに
トータルライン数TNの値を設定（ステップ77）した後割
込みプログラム処理を終了し、メインプログラム処理に
復帰する。 一方、ステップ71の比較でラインカウント値LCNとト
ータルライン数TNとが一致していなければ、続いてライ
ンカウント値とアクティブ画面開始ラインASとを比較し
て（ステップ78）、一致していれば、制御フラグ33をセ
ット（ステップ79）する。更に、ラインカウント値とア
クティブ画面終了ラインAEとを比較して（ステップ8
0）、一致していれば、制御フラグ33をリセット（ステ
ップ81）する。その後、割込みプログラム処理を終了
し、メインプログラム処理に復帰する。 以上の一連の処理により、第５図に示す２つの分割画
面において、第５図（ａ）のようにカーソルが画面Ａの
領域に位置しているときには、カーソル以外の画面Ａの
全体が反転表示される。また、第５図（ｂ）のようにカ
ーソルが画面Ｂの領域に位置しているときには、画面Ｂ
全体が同様に反転して表示される。 このように、本実施例によれば、所定の分割画面全体
が反転表示されることにより、特別な表示データや画面
領域を使用することなく極めて識別性が高いアクティブ
画面表示を実現することができる。 この際のマイクロプロセッサ21の処理としては、大量
のメモリアクセスを必要とせず、カーソルの画面上の位
置をリアルタイムに検知し、所定の画面領域を判別して
フラグを書き換える処理を行うだけで良く、割込みによ
る単純な比較、演算及び転送のみである。例えば、80文
字×25行の画面を２画面に分割して表示するような場
合、最小命令実行時間が１μＳのマイクロプロセッサの
命令で換算すると、１画面当り約250μＳの処理時間で
よく、従来の場合の処理時間の1/6〜1/7と極めて短い。 次に、本発明の第２の実施例として、画面の半輝度表
示によりアクティブ画面の区別を行うようにした表示制
御装置について述べる。この第２の実施例の表示制御装
置の構成は、第３図のビデオ信号発生回路30の内部の排
他的ORゲート62が第６図のANDゲート64に入れ替わって
いることを除いては、第１図，第２図及び第３図に示し
た第１の実施例のブロック構成図と同じであり、その動
作についても第１の実施例と同じであるので同一物には
同一符号を付してその詳細な説明は省略する。 ここで、本実施例のCRT31に出力される表示データの
修飾に関する制御について述べる。第６図は、本実施例
の制御フラグ33、カーソル表示回路32及びビデオ信号発
生回路30の詳細なブロック図である。 第６図において、シフトレジスタ61から出力されるシ
リアルデータSDは、制御フラグ33の出力である表示デー
タ修飾信号RDSと共にANDゲート64に入力し、制御フラグ
33が“1"のときは表示データ修飾信号RDSが“1"にな
り、シリアルデータSDはそのまま出力され、制御フラグ
33が“0"のときは表示データ修飾信号RDSが“0"にな
り、シリアルデータSDはマスクされ、常に“0"が出力さ
れる。ANDゲート64の出力は、カーソルパターン発生回
路55から出力されるカーソル表示パターンCRPと共にOR
ゲート63に入力し、両者が合成されてビデオ信号VSとし
てCRT31に出力される。ANDゲート64以外の構成及び動作
は、第１の実施例と同様である。 次に、表示画面を２つの領域に分割した場合におい
て、ラスタカウンタ44からの割込み信号INTによって１
行の表示の終了毎に起動されるマイクロプロセッサ21の
割込みプログラム処理のフローチャートを第７図に示
し、アクティブ画面以外を半輝度表示するための制御フ
ラグ33の更新の処理について説明する。 データメモリ25にはプログラムで処理する変数とし
て、キーボード入力等によって得た、トータルライン数
TN、アクティブ画面開始ラインAS、アクティブ画面終了
ラインAE、画面Ａ開始ラインLA、画面Ｂ開始ラインLB及
び半輝度フラグHTが割りつけられている。 まず、ラインカウンタ45の内容であるラインカウント
値を読み出し（ステップ80）、トータルライン数TNと比
較して（ステップ81）、一致していれば、半輝度フラグ
HTの“0"/“1"を反転（ステップ82）した後、カーソル
Ｙ位置レジスタ51を読み出し（ステップ83）、カーソル
Ｙ位置と画面Ａ開始ラインLA及び画面Ｂ開始ラインLBと
を夫々比較し、カーソルが位置している分割画面を判別
（ステップ84）する。ここで、カーソルＹ位置が画面Ａ
の領域であれば、アクティブ画面開始ラインASに画面Ａ
開始ラインLAの値を設定（ステップ85）し、アクティブ
画面終了ラインAEに画面Ｂ開始ラインLB−１の値を設定
（ステップ86）した後、割込みプログラム処理を終了
し、メインプログラム処理に復帰する。また、ステップ
84の比較でカーソルＹ位置が画面Ｂの領域であれば、ア
クティブ画面開始ラインASに画面Ｂ開始ラインLBの値を
設定（ステップ87）し、アクティブ画面終了ラインAEに
トータルライン数TNの値を設定（ステップ88）した後、
割込みプログラム処理を終了し、メインプログラム処理
に復帰する。 一方、ステップ81の比較でラインカウント値とトータ
ルライン数TNとが一致していなければ、続いてラインカ
ウント値とアクティブ画面開始ラインASとを比較して
（ステップ89）、一致していれば、制御フラグ33をセッ
ト（ステップ90）する。更に、ラインカウント値とアク
ティブ画面終了ラインAEとを比較して（ステップ91）、
一致していれば、制御フラグ33に半輝度フラグHTの値を
設定（ステップ92）する。その後、割込みプログラム処
理を終了し、メインプログラム処理に復帰する。 上記プログラム処理では、第８図に示すように、１フ
ィールド毎に半輝度フラグHTの値が反転するが、通常の
100％輝度表示に対し、本フラグの値により表示データ
の出力を２分の１の間隔に間引くことによって50％輝度
の表示が可能になる。 以上の一連の処理により、第９図（ａ），（ｂ）に示
す２つの分割画面において、第９図（ａ）のようにカー
ソルが画面Ａの領域に位置しているときには、画面Ａは
通常の全輝度表示になり、画面Ｂは全体が半輝度になっ
て表示される。また、第９図（ｂ）のようにカーソルが
画面Ｂの領域に位置しているときには、画面Ｂは通常の
全輝度表示になり、画面Ａは全体が半輝度になって表示
される。 このように、本実施例によれば、所定の分割画面以外
は半輝度で表示され、特別な表示データや画面領域を使
用することなく、画面の明るさにより、極めて識別性が
高いアクティブ画面表示を実現することができる。ま
た、本実施例のような輝度制御は、高輝度指定入力端子
のないCRTディスプレイや、LCD,プラズマ等のフラット
パネルディスプレイにおける表示手法として大変有効で
ある。 この際のマイクロプロセッサ１の処理時間は、第１の
実施例と同様に、従来の場合の1/6〜1/7と極めて短くな
る。 なお、上述の実施例では、２つの領域に分割されたモ
ノクロのテキスト画面におけるアクティブ画面の反転表
示又は非アクティブ画面の半輝度表示の例について示し
たが、３つ以上の分割画面、アクティブ画面においての
みラスタアドレスを判別することによるアンダーライン
表示、表示データを間引く時間比をプログラマブルに設
定させることによる多階調表示、又はグラフィック表示
等についても、本発明を適用すれば、簡単に同様の制御
を実現することができる。 ［発明の効果］ 以上説明したように、本発明によれば、表示メモリの
書き換えを必要とせずに、所定の画面領域を判別してフ
ラグを書き換える処理を行うだけでアクティブ画面表示
を行うことができるため、マイクロプロセッサの負担を
従来に比して極めて少なくすることができ、高速の画面
表示を実現することができる。 また、表示データの形状を変更させることにより、特
別な表示データや画面領域を使用することなく極めて識
別性が高いアクティブ画面表示を行うことができる等、
従来の分割画面表示時のアクティブ画面表示の性能を改
善し、効率がよい分割画面表示機能を備えた表示制御装
置を提供することができる。また、マイクロプロセッサ
による簡単な処理により、高度な表示処理もそのための
複雑な専用ハードウエアを必要とせずに実現することが
できる等、ハードウエアを共用化し、最小限のハードウ
エアで安価な融通性が高い表示制御装置が得られるとい
う効果もある。

【図面の簡単な説明】 第１図は本発明の第１の実施例に係る表示制御装置を示
すブロック構成図、第２図は同装置における表示タイミ
ング発生回路を示す詳細なブロック構成図、第３図は同
装置における制御フラグ、カーソル表示回路及びビデオ
信号発生回路の詳細なブロック構成図、第４図は同装置
における割込みプログラム処理のフローチャート図、第
５図（ａ），（ｂ）は同装置による表示例を示す図、第
６図は第２の実施例に係る表示制御装置における制御フ
ラグ、カーソル表示回路及びビデオ信号発生回路の詳細
なブロック構成図、第７図は同装置における割込みプロ
グラム処理のフローチャート図、第８図は同装置におけ
る半輝度表示制御のタイミング図、第９図（ａ），
（ｂ）は同装置による表示例を示す図、第10図は従来の
表示装置の構成図、第11図（ａ），（ｂ）は従来の表示
装置における分割画面の縁取り表示を示す図である。 1,21;マイクロプロセッサ、2;システムバス、3;メイン
メモリ、4,28;表示メモリ、5;表示制御回路、6,30;ビデ
オ信号発生回路、7,31;CRT、8,32;カーソル表示回路、
9;キーボード、10;周辺制御回路、11;ディスク装置、2
2;アドレスバス、23;データバス、24;プログラムメモ
リ、25;データメモリ、26;表示タイミング発生回路、2
7;マルチプレクサ、29;キャラクタジェネレータ、33;制
御フラグ、34;アドレスデコーダ、35;周辺データバス

Claims (1)

1. (57)【特許請求の範囲】 １．表示すべき表示情報を表示メモリに格納するプロセ
   ッサと、表示タイミング信号とディスプレイの水平及び
   垂直同期信号とを発生する表示タイミング発生回路と、
   前記表示タイミング信号に基づき前記表示メモリに格納
   されている前記表示情報をビデオ信号に変換して前記デ
   ィスプレイに送出するビデオ信号発生手段と、カーソル
   の表示位置情報に基づいて前記ビデオ信号にカーソルの
   表示信号を付加するカーソル表示回路と、前記表示情報
   の表示形態を指定する情報を記憶する書き換え可能なフ
   ラグと、該フラグの出力に基づいて前記表示情報の前記
   ビデオ信号への変換時に前記表示情報の表示形態を変更
   する手段とを備え、前記プロセッサは、前記表示タイミ
   ング信号を割り込み要求として受け付け、これによって
   起動される割り込み処理において、前記ディスプレイの
   表示画面を複数の分割画面に分割したとき前記表示タイ
   ミング信号と前記カーソルの表示位置情報と前記分割画
   面の領域指定情報とに基づき前記カーソルによって指定
   された分割画面の表示期間と他の分割画面の表示期間と
   を識別し前記両期間における前記フラグの内容を異なら
   せるべく前記フラグを書き換えることを特徴とする表示
   制御装置。 ２．前記表示情報の表示形態を変更する手段は、前記カ
   ーソルによって指定された分割画面を反転表示し、前記
   他の分割画面を通常表示するように前記形態を変更する
   ものであることを特徴とする特許請求の範囲第１項に記
   載の表示制御装置。 ３．前記表示情報の表示形態を変更する手段は、前記カ
   ーソルによって指定された分割画面を通常表示し、前記
   他の分割画面を半輝度表示するように前記表示形態を変
   更するものであることを特徴とする特許請求の範囲第１
   項に記載の表示制御装置。