JPS61266180A - ア−ク溶接装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はアーク溶接装置、とくに浴接時に発生するス
パッタ蓋を低減できる溶接＊流波形の制御に関するもの
である。

〔従来の技術〕

第６図は従来の消耗電極式アーク溶接装置の一例を示す
ブロック構成図でアク、図において、（１）は溶接ワイ
ヤで消耗電極、（２１は溶接ワイヤ（１）を収納したリ
ール、（３）は被溶接物（以下母材と記す。）（４）は
ワイヤ（１１を送給するためのモータ、（５）Ｕアー−
ク、（６）は溶接トーチ、（７）はパワー素子で構成さ
扛た溶接電流供給部、（８）は電圧検出器、　ｆ９１Ｆ
ｉ電流検出器、　Ｑｌは目標電圧設定部、００はローパ
スフィルター、０のはパルス幅設定回路、０１はパルス
周期設定回路、α養は積分回路、崗は比較器、　０１は
信号反転素子、　ｏｎはベース電流設定回路、０梯はパ
ルス電流設定回路、　　（１９１）　、　（１９２Ｂア
ナログスイツチング累子、（至）はパワー素子駆動回路
、（２１は浴接電流）波形コントロールユニットである
。次に動作について説明する。第７図は従来のアーク溶
接装置の各部における電圧及び電流の時間変化を示す波
形図であり、第８図（Ａ）（Ｂ）（０）は各々第１図の
Ａ点。

Ｂ点及び０点における溶滴移行状態を示す説明図である
。まず、パルス周期設定部−でパルス周期（Ｔ）毎にＨ
信号からＬ信号になるパルス信号ＶＴを積分回路Ｉに出
力する。積分回路０４ではＶＴがＨ信号の時積分した信
号なＶＳとして比較器ａ９に出力し、また、　　ＶＴが
Ｌ信号の時積分している信号を零にリーヒットする信号
をｖＢとして比較器α９に出力する。一方、電圧検出器
（８）で検出した溶接ワイヤ（１）と母材（３）間の電
圧Ｖをローパスフィルター〇〇で平均化した電圧■と、
目標電圧設定部Ｏｎで設定した電圧ＶＱとをパルス幅設
定回路０′ＩＪに入力することにより、パルス幅設定回
路はパルス幅（τＰ）設定電圧■τＰを比較器０□□□
に出力する。

上記積分した電圧ＶＳと、パルス幅設定電圧ＶτＰを比
較器α［有］で比較することでパルス期間・ベース期間
判定信号ｖ□を出力する。このパルス期間・ベース期間
判定信号ｖ□はアナログスイッチング系子（１９２）の
ゲートと信号反転素子αｅに入力さ扛る。

信号反転素子０［９の出力■Ｊはアナログスイッチング
素子（１９１）のゲートに入力さ扛る。″）ま９゜ＶＤ
がＨ信号ならばアナログスイッチング素子（１９２）が
ＯＮとなＬ　　（１９１）がＯＦＦとなり、パルス電流
設定回路Ｑ８１からパルス電流Ｉｐを出力する。

また、ＶＤがＬ信号ならばアナログスイッチング素子（
１９１）がＯＮとなり、　　（１９２）がＯＦ’Ｆとな
９ベ一ス′醒流設定回路αηからベース′亀流よりを出
力する。このパルス電流ＩＰ、及びベース電流ＩＢが合
成さ扛、目標溶接電流波形ＩＱとしてパワー素子駆動回
路翰に入力さｎる。このパワー素子駆動回路（至）で目
標溶接電流波形ＩＯと電流検出器（９）から検出さｎた
電流１との比較が行なわれる。この比較によって６パワ
一素子駆動回路（イ）から溶接電流供給部（７）に０Ｎ
−ＯＦＦ信号を与える。溶接電流供給部（７）でパワー
素子を０Ｎ−ＯＦＦ信号に従った駆動することで目標電
流波形ＩＯに沿った電流１（破線）をワイヤ（１）に供
給することによってアーク（５）が維持し、母材（３）
が溶接される。

〔発明が解決しようとする問題点〕

従来のアーク溶接装置は以上のように構成さｎているの
で、ワイヤ（１）と母材（３）との距離、即ちアーク長
が短かい時、第８図（Ａ）（Ｂ）に示すようにワイヤ（
１１が母材（３）と短絡し、短絡時間が長く続いた時次
のパルス電流Ｉｐで溶滴（１０１）を強制的に焼き切っ
てアーク再生をするため第８図（Ｃ）に示すように、ア
ーク再生部で多くの金属蒸気（１０３）が発生し、その
金属蒸気の蒸気圧によって溶融源及びワイヤ部に残った
溶滴がみださｎ、多くのスパッタ（１０２）が発生する
等の問題点があった。

この発明は上記のような問題点を解消するためになさ扛
たもので１例えばアーク長を短かく保持して短絡が生じ
てもアーク再生時に生じるスパッタを低減できる装置を
得ることを目的とする。

〔問題点を解決するための手段〕 この発明に係るアーク溶接装置は溶接ワイヤが被溶接物
と短絡していることを検出し、この短絡期間に溶接電流
をなすパルス電流より小さくかつ溶接電流をなす第１ベ
ース電流より大きい第２ベース電流を流し、短絡解除時
に、この第２ベース電流を切９．もとのパルス電流又は
第１ベース電流に戻すようにしたものである。

〔作用〕

この発明におけるアーク溶接装置は、短絡時に第２ベー
ス電流を流すことにより短絡時間を短かくシ、アーク再
生時刻を早めら扛、またアーク再生時の電流値がパルス
電流値ＩＰより低く、かつアーク再生とともに第２ベー
ス電流からもとのベース電流もしくはパルス電流に戻す
ことにより。

アーク再生時のスパッタを低減させる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例によるアーク溶接装置を示
すブロック構成図、第２図はその動作を示す波形図でる
る。また、第３図はこの発明の一実施例に保る周ル」積
分指令回路を示すブロック図である。

図において、　　（１４１）は積分回路、　　（１５１
）（１５２）は比較器、　　（１６１）は信号反転素子
、　　（１９３）はアナログスイッチング素子、Ｑ４は
アーク維持電圧設定部、Ｅは遅延時間設定部、ＱａはＡ
ＮＤ回路素子。

（ハ）は第２ベース′屯流設定回路、（至）は周期積分
指令回路、（２）、ｔ１！８１はスイッチである。また
、　　（２６１）。

（２６７）　、　　（２６８）は信号反転素子、　　（
２６２）はアナログスイッチング素子、　　（２６３）
　［Ｔフリップ・フロップ、　　（２６４）　（２７０
）はＡＮＤ回路素子、　　（２６５）は微分回路、　　
（２６６）はバアファー、　　（２６９）はＲＳフリッ
プΦフロップである。

溶接中に第２図のＶ波形で示すように短絡が生じると、
溶接電圧検出器（８）で検出さｎた溶接電圧■はアーク
維持電圧Ｖａ　（例えば１０■）より低い短絡電圧とな
る。そのため、この実施例では溶接電圧■をアーク維持
電圧ＶＣと比較して短絡期間を検出し、その短絡時間に
応じて、第２ベース電流を流し、従来のベース電流期間
及びパルス周期を補正するようにしたものである。

以下、この実施例の動作を第２図に従って説明する。

電圧検出器（８）から検出した浴接電圧■を比較器（１
５１）に入力する。一方、アーク維持′亀圧設定部ｃ！
４からアーク維持電圧■ｃを比較器（１５１）　Ｋ入力
する。比較器（１５１）で、溶接電圧Ｖとアーク維持電
圧ＶＱとを比較する。比較器（１５１）の出力信号Ｖｇ
Ｆｉ溶接電圧Ｖがアーク維持電圧ｖｃより低いときＨ信
号を出力する。比較器（１５１）の出力信号ＶＢは積分
回路（１４１）に入力さ扛る。比較器（１５１）の出力
信号ＶＫがＨ信号の期間中、積分回％（１４１）の出力
佃゛号（ＶＦ）は積分さｊＬ、　　ＶＢがＬ信号ならば
ＶＦは零にリセットさ扛る。この出力信号ＶＦは、比較
器（１５２）に入力される。また、遅延時間（τ０）設
定ｍ（ハ）からの出力信号ＶＱも比較器（１５２）に入
力さ扛る。比較器（１５２）の出力信号ｖＨは短絡期間
中でかつ積分回路（１４１）の出力信号ＶＦが出力信号
ＶＱ、よｐも大きい場合にＨ信号を出力する。比較器（
１５２）の出力信号ｖＨはアナログスイッチング素子（
１９３）のゲートに、また、信号反転素子（１６１）お
よび周期積分指令回路（ハ）に入力さ扛る。周期積分指
令回路（ホ）は積分指令信号および積分した信号を零に
リセットする指令信号として出力信号■工を積分回路α
ａに出力するとともに、パルス周期設定回路峙をリセッ
ト仕置す機能をもった回路である。つまり１周期積分指
令回路の出力信号ＶｌがＨ信号の間、積分回路α→の出
力信号ＶＳは積分され、ＶｌがＬ信号になると積分さｒ
′Ｌ７’ｃ　ＶＢは零にリセットさ扛、■工がＬ信号に
よって、パルス同期設定回路α階はリセット仕置さｎる
。周期積分指令回路の出力信号Ｖｌは、短絡が生じない
場合、もしくはベース期間中で短絡が解除（アーり再生
）するならば、パルス周期設定回路α謙からのＶＴ倍信
号同じ信号を出力し、パルス期間までアーク再生が行な
われない場合は、ｖＨ倍信号立ち下シ時点でＬ信号を出
力した後、ＶＴ倍信号同じ信号を出力する。即ち、第４
図はこの発明の一実施例に係る周期積分指令回路の動作
を示す波形図であＪ）Ｉ　　Ｏ＊　　ＴＩ　ＱＩ　　Ｆ
、Ｑ２Ｕ各点における波形を示す第３図及び第４図より
この周期積分指令回路の動作を説明すると、アナログス
イッチング素子（２Ｓ２）はＶＴがＬ信号のときのみＯ
ＮさｌｒＬ。

ｖＨをＴフリップ書フロップ（２６５）にと９こむ。

このときＴフリップ−フロッグ（２６５）のＱ、端子は
Ｈ信号になり、ＡＮＤ回路素子（２６りでｖＨとＡＮＤ
をとるとｖＨがＬ信号に下がったとき、ＡＮＤ回路素子
（２６４）はＬ信号におちる。このとき微分回路（２６
５）は第４図に示すような信号を出しバアファー（２６
６）を通してＡＮＤ回路素子（２７０）へ入力さ扛ると
共にＴフリップ啼フロック（２６５）へ入力さ扛る。一
方、Ｔフリラグフロップ（２６５）からの出力毎号Ｑ１
は信号反転素子（２６８）を介しく１０） てＲ−８フリツプ・フロップ（２６９）のＲ端子に入力
さ扛る。Ｒ−Ｓフリップ・フロップ（２６９）の出力端
子Ｑ２はＲ端子がＨ信号のときＶＴ倍信号。

Ｒ端子がＬ信号の時は前の状態を保つため、第４図のよ
うな波形を示す。このよりなＲ−８フリツプ・フロップ
（２６９）からの出力信号は前記バアファ−（２６６）
からの出力信号と共にＡ　Ｎ　Ｄ回路に入力され、■工
として周期積分指令回路（１）より出てくる。■Ｉは積
分回路Ｉに入力さ扛、積分回路０尋の出力信号ＶＳとパ
ルス幅設定電圧ＶτＰを比較器αＧで比較することでパ
ルス期間・ベース期間判定信号ＶＰを出力する。このＶ
Ｄはアナログスイッチング素子（１９２）のゲートと信
号反転素子Ｏｅに入力さする。信号反転素子住０の出力
信号ＶＪとｖＨの反転信号とをＡＮＤ回路累子Ｑ４に入
力してＡＮＤしｆｃ傷信号ｖＢとしてアナログスイッチ
ング素子（１９１）のゲートに入力している。アナログ
スイッチング素子（１９３）にはｖＨが入力さｎる。

このように、アナログスイッチング素子（１９１）。

（１９２）、　　（１９３）のゲートにそ扛ぞ扛ＶＢ信
号、ＶＤ信号およびｖＨ倍信号入力することによ見所定
期間以上短絡している場合ｖＨ他信号Ｈ信号とな凱アナ
ログスイッチング素子（１９５）がＯＮとなって第２ベ
ース電流設定回路Ｑ［有］からパワー素子駆動回路に第
２ペース電流ＩＢ２指金を行う。また。

ＶＤ信号によってパルス期間の指令をアナログスイッチ
ング素子（１９２）に送り、アナログスイッチング素子
（１９２）をＯＮにしてパルス電流設定回路αａからパ
ルス電流ＩＰ指令をパワー素子駆動回路（至）に送る。

さらにｖＢ倍信号よってベース期間中でかつ所定期間以
上短絡していないとき、アナログスイッチング素子（１
９１）をＯＮにして、第１ベース電流設定回路（Ｌ７）
から第１ペース電流ＩＢ１指令をパワー素子ＨＡ動回路
−に送る。

なお、第２ベース電流の大きさはワイヤ送給速度の増大
とともに大きくシ、シールドガスのｃｏ２ガス混合比が
大きくなるに従って大きくなるように切り換えスイッチ
（５）で切り換える。さらに使用するワイヤ径の大きい
程、より２を大きくするように切り換えスイッチ（ハ）
で切り換える。

なお１上記実施例では短絡期間の検出を溶接電圧■とア
ーク維持電圧■ｃとの比較によって行ったが、第５図に
示すようにアーク光検出器（２）でアーク光を検出し、
この信号を基準値と比較する短絡判定回路（至）に入力
することで短絡もしくはアーク期間を検出するようにし
ても同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によｎばワイヤと母材とが短絡
している期間、パルス電流より低く、第１ベース電流よ
り島い第２ベース電流を流し、短絡解除時に第２ベース
電流を切り、パルス電流もしくは第１ペース電流にもど
すようにしたので。

短絡が生じてもアーク再生が早くなシ、アーク再生時の
電流が低いため、アーク時に発生する金属蒸気の圧力に
よって生じるスパッタが少なくなり例えば高速ｆ６接も
可能となる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるアーク溶接装置を示
すブロック構成図、第２図はその動作を示す波形図、第
３図はこの発明の一実施例に係る周期積分指令回路を示
すブロック図、第４図はその動作を示す波形図、第５図
はこの発明の他の実施例によるアーク溶接装置の一部分
を示す構成図。 第６図は従来のアーク溶接装置を示すブロック構成図、
第１図はその動作を示す波形図、及び第８図は従来のア
ーク溶接装置における溶滴移行状態を示す説明図である
。 図において、（１）は溶接ワイヤ、（３）は被溶接物。 （５）はアーク、（７）は溶接電流供給部、（８）は電
圧検出器、　（１１は目標電圧設定部、（ｌυはローパ
スフィルター、α３はパルス幅設定回路、α騰はパルス
周期設定回路、０荀は積分回路、α！９は比較器、αη
は第１ベース電流設定回路、Ｕはパルス電流設定回路、
−はパワー素子駆動回路、０擾はアーク維持電圧設定部
。 （ハ）は遅延時間設定部、（ハ）は第２ベース電流設定
回路、ｃＡは周期積分指令回路、及び（至）は光検出器
である。 なお９図中同一行号は同−又は相当部分を示す。

Claims (5)

【特許請求の範囲】
1. （１）被溶接物と溶接ワイヤとの間にパルス電流及び第
   １ベース電流を有する溶接電流を流してアークを発生さ
   せ溶接を行うものにおいて、上記溶接ワイヤが上記被溶
   接物に短絡している期間、上記パルス電流より低く、上
   記第１ベース電流より高い電流値の第２ベース電流を流
   し、短絡解除時に上記第２ベース電流を切り、上記パル
   ス電流もしくは上記第１ベース電流に戻すようにしたこ
   とを特徴とするアーク溶接装置。
2. （２）第２ベース電流は、溶接ワイヤが被溶接物に短絡
   した時点から所定時間後に通電し始めるようにしたこと
   を特徴とする特許請求の範囲第１項記載のアーク溶接装
   置。
3. （３）溶接ワイヤと被溶接物間の電圧を検出し、この検
   出電圧がアーク維持電圧値以下の期間を短絡期間とした
   特許請求の範囲第１項又は第２項記のアーク溶接装置。
4. （４）溶接ワイヤと被溶接物間に生じるアーク光を検出
   する光検出器を設け、上記光検出器が上記アーク光を検
   出していない期間を短絡期間とした特許請求の範囲第１
   項又は第２項記載のアーク溶接装置。
5. （５）第２ベース電流値はシールドガス、ワイヤ径、ワ
   イヤ送給速度及び平均溶接電圧によつて変えたことを特
   徴とする特許請求の範囲第１項ないし第４項記載のアー
   ク溶接装置。