JPS61266180A - Arc welding equipment - Google Patents
Arc welding equipmentInfo
- Publication number
- JPS61266180A JPS61266180A JP10729385A JP10729385A JPS61266180A JP S61266180 A JPS61266180 A JP S61266180A JP 10729385 A JP10729385 A JP 10729385A JP 10729385 A JP10729385 A JP 10729385A JP S61266180 A JPS61266180 A JP S61266180A
- Authority
- JP
- Japan
- Prior art keywords
- arc
- welding
- current
- voltage
- base current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arc Welding Control (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はアーク溶接装置、とくに浴接時に発生するス
パッタ蓋を低減できる溶接＊流波形の制御に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to arc welding equipment, and particularly to control of welding flow waveforms that can reduce spatter generated during bath welding.
第６図は従来の消耗電極式アーク溶接装置の一例を示す
ブロック構成図でアク、図において、（１）は溶接ワイ
ヤで消耗電極、（２１は溶接ワイヤ（１）を収納したリ
ール、（３）は被溶接物（以下母材と記す。）（４）は
ワイヤ（１１を送給するためのモータ、（５）Ｕアー−
ク、（６）は溶接トーチ、（７）はパワー素子で構成さ
扛た溶接電流供給部、（８）は電圧検出器、 ｆ９１Ｆ
ｉ電流検出器、 Ｑｌは目標電圧設定部、００はローパ
スフィルター、０のはパルス幅設定回路、０１はパルス
周期設定回路、α養は積分回路、崗は比較器、 ０１は
信号反転素子、 ｏｎはベース電流設定回路、０梯はパ
ルス電流設定回路、 （１９１） 、 （１９２Ｂア
ナログスイツチング累子、（至）はパワー素子駆動回路
、（２１は浴接電流）波形コントロールユニットである
。次に動作について説明する。第７図は従来のアーク溶
接装置の各部における電圧及び電流の時間変化を示す波
形図であり、第８図（Ａ）（Ｂ）（０）は各々第１図の
Ａ点。Figure 6 is a block diagram showing an example of a conventional consumable electrode type arc welding device. ) is the workpiece to be welded (hereinafter referred to as the base metal), (4) is the motor for feeding the wire (11), and (5) is the U arc.
(6) is a welding torch, (7) is a welding current supply section composed of a power element, (8) is a voltage detector, f91F
i Current detector, Ql is the target voltage setting section, 00 is the low-pass filter, 0 is the pulse width setting circuit, 01 is the pulse period setting circuit, α is the integrating circuit, H is the comparator, 01 is the signal inverting element, on is the base current setting circuit, the 0th stage is the pulse current setting circuit, (191), (192B analog switching resistor, (to) is the power element drive circuit, (21 is the bath current) waveform control unit.Next, The operation will be explained. Fig. 7 is a waveform diagram showing time changes in voltage and current at each part of a conventional arc welding device, and Fig. 8 (A), (B), and (0) are respectively at point A in Fig. 1. .
Ｂ点及び０点における溶滴移行状態を示す説明図である
。まず、パルス周期設定部−でパルス周期（Ｔ）毎にＨ
信号からＬ信号になるパルス信号ＶＴを積分回路Ｉに出
力する。積分回路０４ではＶＴがＨ信号の時積分した信
号なＶＳとして比較器ａ９に出力し、また、 ＶＴが
Ｌ信号の時積分している信号を零にリーヒットする信号
をｖＢとして比較器α９に出力する。一方、電圧検出器
（８）で検出した溶接ワイヤ（１）と母材（３）間の電
圧Ｖをローパスフィルター〇〇で平均化した電圧■と、
目標電圧設定部Ｏｎで設定した電圧ＶＱとをパルス幅設
定回路０′ＩＪに入力することにより、パルス幅設定回
路はパルス幅（τＰ）設定電圧■τＰを比較器０□□□
に出力する。It is an explanatory view showing a droplet transfer state at point B and point 0. First, in the pulse cycle setting section, set H for each pulse cycle (T).
The pulse signal VT, which changes from the signal to the L signal, is output to the integrating circuit I. In the integration circuit 04, VT outputs the time-integrated signal of the H signal as VS to the comparator a9, and also outputs the signal that VT time-integrates the L signal to zero as vB to the comparator α9. Output. On the other hand, a voltage ■ obtained by averaging the voltage V between the welding wire (1) and the base metal (3) detected by the voltage detector (8) with a low-pass filter 〇〇,
By inputting the voltage VQ set in the target voltage setting section On to the pulse width setting circuit 0'IJ, the pulse width setting circuit sets the pulse width (τP) and the set voltage ■τP to the comparator 0□□□
Output to.
上記積分した電圧ＶＳと、パルス幅設定電圧ＶτＰを比
較器α［有］で比較することでパルス期間・ベース期間
判定信号ｖ□を出力する。このパルス期間・ベース期間
判定信号ｖ□はアナログスイッチング系子（１９２）の
ゲートと信号反転素子αｅに入力さ扛る。The integrated voltage VS and the pulse width setting voltage VτP are compared by a comparator α [present] to output a pulse period/base period determination signal v□. This pulse period/base period determination signal v□ is input to the gate of the analog switching element (192) and the signal inversion element αe.
信号反転素子０［９の出力■Ｊはアナログスイッチング
素子（１９１）のゲートに入力さ扛る。″）ま９゜ＶＤ
がＨ信号ならばアナログスイッチング素子（１９２）が
ＯＮとなＬ （１９１）がＯＦＦとなり、パルス電流
設定回路Ｑ８１からパルス電流Ｉｐを出力する。The output ■J of the signal inversion element 0[9 is input to the gate of the analog switching element (191). ″）Ma9゜VD
If is an H signal, the analog switching element (192) is turned on and the L (191) is turned off, and the pulse current setting circuit Q81 outputs the pulse current Ip.
また、ＶＤがＬ信号ならばアナログスイッチング素子（
１９１）がＯＮとなり、 （１９２）がＯＦ’Ｆとな
９ベ一ス′醒流設定回路αηからベース′亀流よりを出
力する。このパルス電流ＩＰ、及びベース電流ＩＢが合
成さ扛、目標溶接電流波形ＩＱとしてパワー素子駆動回
路翰に入力さｎる。このパワー素子駆動回路（至）で目
標溶接電流波形ＩＯと電流検出器（９）から検出さｎた
電流１との比較が行なわれる。この比較によって６パワ
一素子駆動回路（イ）から溶接電流供給部（７）に０Ｎ
−ＯＦＦ信号を与える。溶接電流供給部（７）でパワー
素子を０Ｎ−ＯＦＦ信号に従った駆動することで目標電
流波形ＩＯに沿った電流１（破線）をワイヤ（１）に供
給することによってアーク（５）が維持し、母材（３）
が溶接される。Also, if VD is an L signal, an analog switching element (
191) is turned ON, (192) is OF'F, and the 9 base' current setting circuit αη outputs the base' current. This pulse current IP and base current IB are combined and input to the power element drive circuit as a target welding current waveform IQ. This power element drive circuit (to) compares the target welding current waveform IO with the current 1 detected from the current detector (9). This comparison shows that the welding current supply section (7) is 0N from the 6-power single-element drive circuit (a).
-Gives an OFF signal. The arc (5) is maintained by supplying current 1 (broken line) along the target current waveform IO to the wire (1) by driving the power element in the welding current supply section (7) according to the 0N-OFF signal. Base material (3)
is welded.
従来のアーク溶接装置は以上のように構成さｎているの
で、ワイヤ（１）と母材（３）との距離、即ちアーク長
が短かい時、第８図（Ａ）（Ｂ）に示すようにワイヤ（
１１が母材（３）と短絡し、短絡時間が長く続いた時次
のパルス電流Ｉｐで溶滴（１０１）を強制的に焼き切っ
てアーク再生をするため第８図（Ｃ）に示すように、ア
ーク再生部で多くの金属蒸気（１０３）が発生し、その
金属蒸気の蒸気圧によって溶融源及びワイヤ部に残った
溶滴がみださｎ、多くのスパッタ（１０２）が発生する
等の問題点があった。Since the conventional arc welding device is configured as described above, when the distance between the wire (1) and the base metal (3), that is, the arc length is short, Wire (
11 is short-circuited with the base metal (3), and the short-circuit time continues for a long time, the droplet (101) is forcibly burned off by the next pulse current Ip to regenerate the arc, as shown in Fig. 8 (C). In addition, a lot of metal vapor (103) is generated in the arc regeneration section, and the vapor pressure of the metal vapor causes the droplets remaining in the melting source and wire section to spill out, and a lot of spatter (102) is generated. There was a problem.
この発明は上記のような問題点を解消するためになさ扛
たもので１例えばアーク長を短かく保持して短絡が生じ
てもアーク再生時に生じるスパッタを低減できる装置を
得ることを目的とする。The present invention has been made to solve the above-mentioned problems.It is an object of the present invention to provide a device that can reduce spatter generated during arc regeneration even if a short circuit occurs by keeping the arc length short, for example. .
〔問題点を解決するための手段〕
この発明に係るアーク溶接装置は溶接ワイヤが被溶接物
と短絡していることを検出し、この短絡期間に溶接電流
をなすパルス電流より小さくかつ溶接電流をなす第１ベ
ース電流より大きい第２ベース電流を流し、短絡解除時
に、この第２ベース電流を切９．もとのパルス電流又は
第１ベース電流に戻すようにしたものである。[Means for solving the problem] The arc welding device according to the present invention detects that the welding wire is short-circuited with the workpiece, and reduces the welding current to a value smaller than the pulse current that forms the welding current during the short-circuit period. 9. A second base current larger than the first base current is applied, and when the short circuit is released, the second base current is turned off.9. The current is returned to the original pulse current or first base current.
この発明におけるアーク溶接装置は、短絡時に第２ベー
ス電流を流すことにより短絡時間を短かくシ、アーク再
生時刻を早めら扛、またアーク再生時の電流値がパルス
電流値ＩＰより低く、かつアーク再生とともに第２ベー
ス電流からもとのベース電流もしくはパルス電流に戻す
ことにより。The arc welding device according to the present invention shortens the short circuit time by flowing the second base current at the time of a short circuit, and advances the arc regeneration time. By returning the second base current to the original base current or pulse current during regeneration.
アーク再生時のスパッタを低減させる。Reduces spatter during arc regeneration.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図はこの発明の一実施例によるアーク溶接装置を示
すブロック構成図、第２図はその動作を示す波形図でる
る。また、第３図はこの発明の一実施例に保る周ル」積
分指令回路を示すブロック図である。FIG. 1 is a block diagram showing an arc welding apparatus according to an embodiment of the present invention, and FIG. 2 is a waveform diagram showing its operation. Furthermore, FIG. 3 is a block diagram showing a circuit integration command circuit according to an embodiment of the present invention.
図において、 （１４１）は積分回路、 （１５１
）（１５２）は比較器、 （１６１）は信号反転素子
、 （１９３）はアナログスイッチング素子、Ｑ４は
アーク維持電圧設定部、Ｅは遅延時間設定部、ＱａはＡ
ＮＤ回路素子。In the figure, (141) is an integrating circuit, (151
) (152) is a comparator, (161) is a signal inversion element, (193) is an analog switching element, Q4 is an arc sustaining voltage setting section, E is a delay time setting section, Qa is A
ND circuit element.
（ハ）は第２ベース′屯流設定回路、（至）は周期積分
指令回路、（２）、ｔ１！８１はスイッチである。また
、 （２６１）。(c) is a second base' torrent flow setting circuit, (to) is a periodic integration command circuit, and (2), t1!81 is a switch. Also, (261).
（２６７） 、 （２６８）は信号反転素子、 （
２６２）はアナログスイッチング素子、 （２６３）
［Ｔフリップ・フロップ、 （２６４） （２７０
）はＡＮＤ回路素子、 （２６５）は微分回路、
（２６６）はバアファー、 （２６９）はＲＳフリッ
プΦフロップである。(267) and (268) are signal inverting elements, (
262) is an analog switching element, (263)
[T flip-flop, (264) (270
) is an AND circuit element, (265) is a differential circuit,
(266) is a buffer, and (269) is an RS flip Φ-flop.
溶接中に第２図のＶ波形で示すように短絡が生じると、
溶接電圧検出器（８）で検出さｎた溶接電圧■はアーク
維持電圧Ｖａ （例えば１０■）より低い短絡電圧とな
る。そのため、この実施例では溶接電圧■をアーク維持
電圧ＶＣと比較して短絡期間を検出し、その短絡時間に
応じて、第２ベース電流を流し、従来のベース電流期間
及びパルス周期を補正するようにしたものである。If a short circuit occurs during welding as shown by the V waveform in Figure 2,
The welding voltage (2) detected by the welding voltage detector (8) becomes a short circuit voltage lower than the arc sustaining voltage Va (for example, 10 (10)). Therefore, in this embodiment, the short circuit period is detected by comparing the welding voltage (■) with the arc sustaining voltage VC, and the second base current is supplied in accordance with the short circuit period to correct the conventional base current period and pulse period. This is what I did.
以下、この実施例の動作を第２図に従って説明する。The operation of this embodiment will be explained below with reference to FIG.
電圧検出器（８）から検出した浴接電圧■を比較器（１
５１）に入力する。一方、アーク維持′亀圧設定部ｃ！
４からアーク維持電圧■ｃを比較器（１５１） Ｋ入力
する。比較器（１５１）で、溶接電圧Ｖとアーク維持電
圧ＶＱとを比較する。比較器（１５１）の出力信号Ｖｇ
Ｆｉ溶接電圧Ｖがアーク維持電圧ｖｃより低いときＨ信
号を出力する。比較器（１５１）の出力信号ＶＢは積分
回路（１４１）に入力さ扛る。比較器（１５１）の出力
信号ＶＫがＨ信号の期間中、積分回％（１４１）の出力
佃゛号（ＶＦ）は積分さｊＬ、 ＶＢがＬ信号ならば
ＶＦは零にリセットさ扛る。この出力信号ＶＦは、比較
器（１５２）に入力される。また、遅延時間（τ０）設
定ｍ（ハ）からの出力信号ＶＱも比較器（１５２）に入
力さ扛る。比較器（１５２）の出力信号ｖＨは短絡期間
中でかつ積分回路（１４１）の出力信号ＶＦが出力信号
ＶＱ、よｐも大きい場合にＨ信号を出力する。比較器（
１５２）の出力信号ｖＨはアナログスイッチング素子（
１９３）のゲートに、また、信号反転素子（１６１）お
よび周期積分指令回路（ハ）に入力さ扛る。周期積分指
令回路（ホ）は積分指令信号および積分した信号を零に
リセットする指令信号として出力信号■工を積分回路α
ａに出力するとともに、パルス周期設定回路峙をリセッ
ト仕置す機能をもった回路である。つまり１周期積分指
令回路の出力信号ＶｌがＨ信号の間、積分回路α→の出
力信号ＶＳは積分され、ＶｌがＬ信号になると積分さｒ
′Ｌ７’ｃ ＶＢは零にリセットさ扛、■工がＬ信号に
よって、パルス同期設定回路α階はリセット仕置さｎる
。周期積分指令回路の出力信号Ｖｌは、短絡が生じない
場合、もしくはベース期間中で短絡が解除（アーり再生
）するならば、パルス周期設定回路α謙からのＶＴ倍信
号同じ信号を出力し、パルス期間までアーク再生が行な
われない場合は、ｖＨ倍信号立ち下シ時点でＬ信号を出
力した後、ＶＴ倍信号同じ信号を出力する。即ち、第４
図はこの発明の一実施例に係る周期積分指令回路の動作
を示す波形図であＪ）Ｉ Ｏ＊ ＴＩ ＱＩ Ｆ
、Ｑ２Ｕ各点における波形を示す第３図及び第４図より
この周期積分指令回路の動作を説明すると、アナログス
イッチング素子（２Ｓ２）はＶＴがＬ信号のときのみＯ
ＮさｌｒＬ。The bath contact voltage detected from the voltage detector (8) is detected by the comparator (1
51). On the other hand, arc maintenance 'tortoise pressure setting part c!
The arc sustaining voltage ■c from 4 is inputted to the comparator (151) K. A comparator (151) compares welding voltage V and arc sustaining voltage VQ. Output signal Vg of comparator (151)
When the Fi welding voltage V is lower than the arc sustaining voltage VC, an H signal is output. The output signal VB of the comparator (151) is input to the integrating circuit (141). While the output signal VK of the comparator (151) is an H signal, the output signal (VF) of the integration cycle % (141) is integrated jL, and if VB is an L signal, VF is reset to zero. This output signal VF is input to a comparator (152). Further, the output signal VQ from the delay time (τ0) setting m (c) is also input to the comparator (152). The output signal vH of the comparator (152) outputs an H signal during the short-circuit period and when the output signal VF of the integrating circuit (141) is also larger than the output signal VQ. Comparator (
The output signal vH of the analog switching element (152)
193), and is also input to the signal inverting element (161) and the period integration command circuit (c). The periodic integral command circuit (e) outputs a signal as an integral command signal and a command signal for resetting the integrated signal to zero.
This circuit has the function of outputting to a and resetting the pulse period setting circuit. In other words, while the output signal Vl of the one-period integration command circuit is an H signal, the output signal VS of the integrating circuit α→ is integrated, and when Vl becomes an L signal, it is integrated r
'L7'c VB is reset to zero, and the pulse synchronization setting circuit α floor is reset by the L signal. The output signal Vl of the period integration command circuit outputs the same signal as the VT multiplied signal from the pulse period setting circuit α, if no short circuit occurs or if the short circuit is released (early regeneration) during the base period, If arc regeneration is not performed until the pulse period, an L signal is output at the falling edge of the vH multiplication signal, and then a signal that is the same as the VT multiplication signal is output. That is, the fourth
The figure is a waveform diagram showing the operation of a periodic integration command circuit according to an embodiment of the present invention.
, Q2U The operation of this periodic integration command circuit will be explained with reference to FIGS. 3 and 4, which show waveforms at each point.
NslrL.
ｖＨをＴフリップ書フロップ（２６５）にと９こむ。Divide vH into the T flip flop (265) by 9.
このときＴフリップ−フロッグ（２６５）のＱ、端子は
Ｈ信号になり、ＡＮＤ回路素子（２６りでｖＨとＡＮＤ
をとるとｖＨがＬ信号に下がったとき、ＡＮＤ回路素子
（２６４）はＬ信号におちる。このとき微分回路（２６
５）は第４図に示すような信号を出しバアファー（２６
６）を通してＡＮＤ回路素子（２７０）へ入力さ扛ると
共にＴフリップ啼フロック（２６５）へ入力さ扛る。一
方、Ｔフリラグフロップ（２６５）からの出力毎号Ｑ１
は信号反転素子（２６８）を介しく１０）
てＲ−８フリツプ・フロップ（２６９）のＲ端子に入力
さ扛る。Ｒ−Ｓフリップ・フロップ（２６９）の出力端
子Ｑ２はＲ端子がＨ信号のときＶＴ倍信号。At this time, the Q terminal of the T flip-frog (265) becomes an H signal, and the AND circuit element (265) connects vH and AND
When vH falls to the L signal, the AND circuit element (264) falls to the L signal. At this time, the differential circuit (26
5) outputs a signal as shown in FIG.
6) to the AND circuit element (270) and to the T-flip block (265). On the other hand, each output Q1 from the T free lag flop (265)
is input to the R terminal of the R-8 flip-flop (269) via the signal inversion element (268). The output terminal Q2 of the R-S flip-flop (269) is a VT times signal when the R terminal is an H signal.
Ｒ端子がＬ信号の時は前の状態を保つため、第４図のよ
うな波形を示す。このよりなＲ−８フリツプ・フロップ
（２６９）からの出力信号は前記バアファ−（２６６）
からの出力信号と共にＡ Ｎ Ｄ回路に入力され、■工
として周期積分指令回路（１）より出てくる。■Ｉは積
分回路Ｉに入力さ扛、積分回路０尋の出力信号ＶＳとパ
ルス幅設定電圧ＶτＰを比較器αＧで比較することでパ
ルス期間・ベース期間判定信号ＶＰを出力する。このＶ
Ｄはアナログスイッチング素子（１９２）のゲートと信
号反転素子Ｏｅに入力さする。信号反転素子住０の出力
信号ＶＪとｖＨの反転信号とをＡＮＤ回路累子Ｑ４に入
力してＡＮＤしｆｃ傷信号ｖＢとしてアナログスイッチ
ング素子（１９１）のゲートに入力している。アナログ
スイッチング素子（１９３）にはｖＨが入力さｎる。When the R terminal is an L signal, the previous state is maintained, so the waveform shown in FIG. 4 is shown. The output signal from this flexible R-8 flip-flop (269) is connected to the buffer (266).
It is input to the A N D circuit together with the output signal from , and outputted from the periodic integration command circuit (1) as part (1). (2) I is input to the integrating circuit I, and a comparator αG compares the output signal VS of the integrating circuit 0 and the pulse width setting voltage VτP to output a pulse period/base period determination signal VP. This V
D is input to the gate of the analog switching element (192) and the signal inverting element Oe. The output signal VJ of the signal inverting element 0 and the inverted signal of vH are inputted to an AND circuit element Q4, ANDed, and inputted as an fc flaw signal vB to the gate of an analog switching element (191). vH is input to the analog switching element (193).
このように、アナログスイッチング素子（１９１）。Thus, an analog switching element (191).
（１９２）、 （１９３）のゲートにそ扛ぞ扛ＶＢ信
号、ＶＤ信号およびｖＨ倍信号入力することによ見所定
期間以上短絡している場合ｖＨ他信号Ｈ信号とな凱アナ
ログスイッチング素子（１９５）がＯＮとなって第２ベ
ース電流設定回路Ｑ［有］からパワー素子駆動回路に第
２ペース電流ＩＢ２指金を行う。また。By inputting the VB signal, VD signal and vH multiplied signal to the gates of (192) and (193), if the short-circuit occurs for more than a predetermined period, the vH and other signals will be output as the H signal. ) is turned on, and a second pace current IB2 is applied from the second base current setting circuit Q [present] to the power element drive circuit. Also.
ＶＤ信号によってパルス期間の指令をアナログスイッチ
ング素子（１９２）に送り、アナログスイッチング素子
（１９２）をＯＮにしてパルス電流設定回路αａからパ
ルス電流ＩＰ指令をパワー素子駆動回路（至）に送る。A pulse period command is sent to the analog switching element (192) by the VD signal, the analog switching element (192) is turned on, and a pulse current IP command is sent from the pulse current setting circuit αa to the power element drive circuit (to).
さらにｖＢ倍信号よってベース期間中でかつ所定期間以
上短絡していないとき、アナログスイッチング素子（１
９１）をＯＮにして、第１ベース電流設定回路（Ｌ７）
から第１ペース電流ＩＢ１指令をパワー素子ＨＡ動回路
−に送る。Furthermore, when the analog switching element (1
91) and turn on the first base current setting circuit (L7).
The first pace current IB1 command is sent to the power element HA operating circuit.
なお、第２ベース電流の大きさはワイヤ送給速度の増大
とともに大きくシ、シールドガスのｃｏ２ガス混合比が
大きくなるに従って大きくなるように切り換えスイッチ
（５）で切り換える。さらに使用するワイヤ径の大きい
程、より２を大きくするように切り換えスイッチ（ハ）
で切り換える。The magnitude of the second base current increases as the wire feeding speed increases, and is changed by the changeover switch (5) so that it increases as the CO2 gas mixture ratio of the shielding gas increases. Furthermore, the larger the diameter of the wire used, the larger the changeover switch (c).
Switch with .
なお１上記実施例では短絡期間の検出を溶接電圧■とア
ーク維持電圧■ｃとの比較によって行ったが、第５図に
示すようにアーク光検出器（２）でアーク光を検出し、
この信号を基準値と比較する短絡判定回路（至）に入力
することで短絡もしくはアーク期間を検出するようにし
ても同様の効果を奏する。Note 1: In the above embodiment, the short circuit period was detected by comparing the welding voltage (■) and the arc sustaining voltage (■c), but as shown in FIG. 5, the arc light was detected by an arc light detector (2),
The same effect can be obtained even if a short circuit or an arc period is detected by inputting this signal to a short circuit determination circuit (to) that compares this signal with a reference value.
以上のように、この発明によｎばワイヤと母材とが短絡
している期間、パルス電流より低く、第１ベース電流よ
り島い第２ベース電流を流し、短絡解除時に第２ベース
電流を切り、パルス電流もしくは第１ペース電流にもど
すようにしたので。As described above, according to the present invention, during the period when the wire and the base metal are short-circuited, a second base current lower than the pulse current and lower than the first base current is passed, and when the short circuit is released, the second base current is passed. I turned it off and returned it to pulse current or first pace current.
短絡が生じてもアーク再生が早くなシ、アーク再生時の
電流が低いため、アーク時に発生する金属蒸気の圧力に
よって生じるスパッタが少なくなり例えば高速ｆ６接も
可能となる効果がある。Even if a short circuit occurs, arc regeneration is quick, and since the current during arc regeneration is low, spatter generated by the pressure of metal vapor generated during arcing is reduced, making high-speed f6 contact possible, for example.
第１図はこの発明の一実施例によるアーク溶接装置を示
すブロック構成図、第２図はその動作を示す波形図、第
３図はこの発明の一実施例に係る周期積分指令回路を示
すブロック図、第４図はその動作を示す波形図、第５図
はこの発明の他の実施例によるアーク溶接装置の一部分
を示す構成図。
第６図は従来のアーク溶接装置を示すブロック構成図、
第１図はその動作を示す波形図、及び第８図は従来のア
ーク溶接装置における溶滴移行状態を示す説明図である
。
図において、（１）は溶接ワイヤ、（３）は被溶接物。
（５）はアーク、（７）は溶接電流供給部、（８）は電
圧検出器、 （１１は目標電圧設定部、（ｌυはローパ
スフィルター、α３はパルス幅設定回路、α騰はパルス
周期設定回路、０荀は積分回路、α！９は比較器、αη
は第１ベース電流設定回路、Ｕはパルス電流設定回路、
−はパワー素子駆動回路、０擾はアーク維持電圧設定部
。
（ハ）は遅延時間設定部、（ハ）は第２ベース電流設定
回路、ｃＡは周期積分指令回路、及び（至）は光検出器
である。
なお９図中同一行号は同−又は相当部分を示す。FIG. 1 is a block configuration diagram showing an arc welding device according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing its operation, and FIG. 3 is a block diagram showing a period integral command circuit according to an embodiment of the present invention. 4 is a waveform diagram showing its operation, and FIG. 5 is a configuration diagram showing a part of an arc welding apparatus according to another embodiment of the present invention. Figure 6 is a block diagram showing a conventional arc welding device;
FIG. 1 is a waveform diagram showing the operation, and FIG. 8 is an explanatory diagram showing the state of droplet transfer in a conventional arc welding device. In the figure, (1) is a welding wire, and (3) is an object to be welded. (5) is the arc, (7) is the welding current supply unit, (8) is the voltage detector, (11 is the target voltage setting unit, (lυ is the low-pass filter, α3 is the pulse width setting circuit, and α rise is the pulse period setting circuit, 0xun is the integration circuit, α!9 is the comparator, αη
is the first base current setting circuit, U is the pulse current setting circuit,
- is the power element drive circuit, 0 is the arc maintenance voltage setting section. (c) is a delay time setting section, (c) is a second base current setting circuit, cA is a period integration command circuit, and (to) is a photodetector. Note that the same line numbers in Figure 9 indicate the same or equivalent parts.
Claims (5)
１ベース電流を有する溶接電流を流してアークを発生さ
せ溶接を行うものにおいて、上記溶接ワイヤが上記被溶
接物に短絡している期間、上記パルス電流より低く、上
記第１ベース電流より高い電流値の第２ベース電流を流
し、短絡解除時に上記第２ベース電流を切り、上記パル
ス電流もしくは上記第１ベース電流に戻すようにしたこ
とを特徴とするアーク溶接装置。(1) In a device that performs welding by generating an arc by passing a welding current having a pulse current and a first base current between the workpiece and the welding wire, the welding wire is short-circuited to the workpiece. During the period, a second base current having a current value lower than the pulse current and higher than the first base current is passed, and when the short circuit is released, the second base current is cut off and returned to the pulse current or the first base current. An arc welding device characterized by:
した時点から所定時間後に通電し始めるようにしたこと
を特徴とする特許請求の範囲第１項記載のアーク溶接装
置。(2) The arc welding apparatus according to claim 1, wherein the second base current starts flowing after a predetermined time from the time when the welding wire is short-circuited to the workpiece.
出電圧がアーク維持電圧値以下の期間を短絡期間とした
特許請求の範囲第１項又は第２項記のアーク溶接装置。(3) The arc welding apparatus according to claim 1 or 2, wherein the voltage between the welding wire and the workpiece is detected, and the period in which the detected voltage is equal to or lower than the arc maintenance voltage value is defined as a short circuit period.
する光検出器を設け、上記光検出器が上記アーク光を検
出していない期間を短絡期間とした特許請求の範囲第１
項又は第２項記載のアーク溶接装置。(4) A photodetector is provided to detect arc light generated between the welding wire and the workpiece, and the period in which the photodetector does not detect the arc light is defined as a short circuit period.
The arc welding device according to item 1 or 2.
イヤ送給速度及び平均溶接電圧によつて変えたことを特
徴とする特許請求の範囲第１項ないし第４項記載のアー
ク溶接装置。(5) The arc welding apparatus according to any one of claims 1 to 4, wherein the second base current value is changed depending on shielding gas, wire diameter, wire feeding speed, and average welding voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107293A JPH0613147B2 (en) | 1985-05-20 | 1985-05-20 | Arc welding equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107293A JPH0613147B2 (en) | 1985-05-20 | 1985-05-20 | Arc welding equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61266180A true JPS61266180A (en) | 1986-11-25 |
| JPH0613147B2 JPH0613147B2 (en) | 1994-02-23 |
Family
ID=14455428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107293A Expired - Lifetime JPH0613147B2 (en) | 1985-05-20 | 1985-05-20 | Arc welding equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613147B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009856A1 (en) * | 1989-02-28 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
| WO1990009858A1 (en) * | 1989-02-27 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
| WO1990009857A1 (en) * | 1989-02-28 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719166A (en) * | 1980-07-08 | 1982-02-01 | Mitsubishi Electric Corp | Pulse arc welding device |
| JPS5719165A (en) * | 1980-07-08 | 1982-02-01 | Mitsubishi Electric Corp | Pulse arc welding device |
| JPS5868474A (en) * | 1981-10-20 | 1983-04-23 | Daihen Corp | Power source for pulse arc welding |
-
1985
- 1985-05-20 JP JP60107293A patent/JPH0613147B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719166A (en) * | 1980-07-08 | 1982-02-01 | Mitsubishi Electric Corp | Pulse arc welding device |
| JPS5719165A (en) * | 1980-07-08 | 1982-02-01 | Mitsubishi Electric Corp | Pulse arc welding device |
| JPS5868474A (en) * | 1981-10-20 | 1983-04-23 | Daihen Corp | Power source for pulse arc welding |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009858A1 (en) * | 1989-02-27 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
| GB2240888A (en) * | 1989-02-27 | 1991-08-14 | Mitsubishi Electric Corp | Pulse welding apparatus |
| WO1990009856A1 (en) * | 1989-02-28 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
| WO1990009857A1 (en) * | 1989-02-28 | 1990-09-07 | Mitsubishi Denki Kabushiki Kaisha | Pulse welding apparatus |
| GB2250357A (en) * | 1989-02-28 | 1992-06-03 | Mitsubishi Electric Corp | Pulse welding apparatus |
| US5406052A (en) * | 1989-02-28 | 1995-04-11 | Mitsubishi Denki Kabushiki Kaisha | Pulsed arc welding equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613147B2 (en) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889969A (en) | Reduced-spatter pulse arc welding machine for use with a consumable electrode | |
| US4877941A (en) | Power supply system for consumable electrode arc welding and method of controlling the same | |
| JPS62296966A (en) | Arc welding control circuit for constituent part | |
| JPS61262469A (en) | Pulse arc welding machine | |
| US4647754A (en) | Consumable electrode type pulse arc welding machine | |
| US4459460A (en) | Generator of high current pulses | |
| JPS61266180A (en) | Arc welding equipment | |
| US3528100A (en) | Arc establishing circuit | |
| EP3646979A1 (en) | Time-based short circuit response | |
| JPS5829575A (en) | Electric power source device for welding | |
| JP3110295B2 (en) | Control method of consumable electrode type AC arc welding machine | |
| JPS6254585B2 (en) | ||
| EP4015128A1 (en) | Two-stage pulse ramp | |
| JPH01266966A (en) | Consumable electrode type pulse arc welding machine | |
| JPH05261535A (en) | Method for controlling consumable electrode ac arc welding machine | |
| JPS6056486A (en) | Arc welding method using consumable electrode | |
| JPS5719165A (en) | Pulse arc welding device | |
| JPS6064763A (en) | Method for controlling output of welding power source accompanying short circut transfer | |
| JPS59199173A (en) | Method and device for controlling power source for short circuit transfer welding | |
| JPS62267084A (en) | Power source for consumable electrode pulse welding | |
| JPH03297564A (en) | Pulse arc welding machine | |
| JPH0822460B2 (en) | Consumable electrode type pulse welding power supply | |
| JPS63273569A (en) | Arc welding machine | |
| JP3277011B2 (en) | Start position detection device for welding robot | |
| JP2641376B2 (en) | Operation method of Z-axis servo motor for electric discharge machine based on electric discharge waveform classification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |