JPS61264751A - 相補性mis型電界効果トランジスタ装置 - Google Patents
相補性mis型電界効果トランジスタ装置Info
- Publication number
- JPS61264751A JPS61264751A JP60105687A JP10568785A JPS61264751A JP S61264751 A JPS61264751 A JP S61264751A JP 60105687 A JP60105687 A JP 60105687A JP 10568785 A JP10568785 A JP 10568785A JP S61264751 A JPS61264751 A JP S61264751A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- semiconductor region
- region
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 103
- 230000000295 complement effect Effects 0.000 title claims description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000006798 recombination Effects 0.000 claims abstract description 11
- 239000000969 carrier Substances 0.000 claims abstract description 10
- 238000005215 recombination Methods 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- -1 oxygen ions Chemical class 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Pチャンネル型のMIS型電界効果トランジ
スタと、Nチャンネル型のMIS型電界効果トランジス
タとからなる相補性MIS型電界効果トランジスタ装置
に関Jる。
スタと、Nチャンネル型のMIS型電界効果トランジス
タとからなる相補性MIS型電界効果トランジスタ装置
に関Jる。
従来の技術
相補性MIS型電界効果トランジスタ装置として、従来
、第5図を伴なって次に述べる構成を存するものが提案
されている。
、第5図を伴なって次に述べる構成を存するものが提案
されている。
すなわち、例えばP型の例えばシリコン(Si)でなる
半導体基板1内に、その主面2側から、N型の半導体領
域Q1が、P″f−tシンネル型のMIS型電界効果ト
ランジスタT1を形成するための半導体領域として形成
されている。
半導体基板1内に、その主面2側から、N型の半導体領
域Q1が、P″f−tシンネル型のMIS型電界効果ト
ランジスタT1を形成するための半導体領域として形成
されている。
ざらに、半導体領域Q1上に、導電性層M1が、MIS
型電界効果]・ランジスタT1のゲート絶縁層としての
絶縁層11を介して、MIS型電界効果トランジスタT
1のゲート電極として形成されている。
型電界効果]・ランジスタT1のゲート絶縁層としての
絶縁層11を介して、MIS型電界効果トランジスタT
1のゲート電極として形成されている。
また、半導体基板1上に、導電性層M2が、Nチャンネ
ル型のMIS型電界効果トランジスタT2のゲート絶縁
層としての絶縁ff1I2を介して、MIS型電界効果
トランジスタT2のゲート電極として形成されている。
ル型のMIS型電界効果トランジスタT2のゲート絶縁
層としての絶縁ff1I2を介して、MIS型電界効果
トランジスタT2のゲート電極として形成されている。
さらに、半導体領域Q1内に、その主面2側から、導電
性層M1下の領域を挟んだ両位置において、P型の半導
体領域Q2及びQ3が、ぞれらの−側縁を、上方からみ
て、導電性11M1の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、MIS型電界効果トランジスタ
T1のソース及びドレインとしてそれぞれ形成されてい
る。
性層M1下の領域を挟んだ両位置において、P型の半導
体領域Q2及びQ3が、ぞれらの−側縁を、上方からみ
て、導電性11M1の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、MIS型電界効果トランジスタ
T1のソース及びドレインとしてそれぞれ形成されてい
る。
また、半導体基板1内に、その主面2側から、N型の半
導体領域Q4及びQ5が、それらの−側縁を、上方から
みて、導電性層M2の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、MIS型電界効果トランジスタ
T2のソース及びドレインとしてそれぞれ形成されてい
る。
導体領域Q4及びQ5が、それらの−側縁を、上方から
みて、導電性層M2の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、MIS型電界効果トランジスタ
T2のソース及びドレインとしてそれぞれ形成されてい
る。
なお、半導体領域Q1内に、その主面2側から、N型の
半導体領域Q6が、MIS型電界効果トランジスタT1
を構成するために用いられている半導体領域Q1に所要
の電位を与えるための半導体層として形成され、また、
半導体基板1内に、主面2側から、P型の半導体領域Q
7が、半導体基板1に所要の電位を与えるための半導体
領域として形成されている。
半導体領域Q6が、MIS型電界効果トランジスタT1
を構成するために用いられている半導体領域Q1に所要
の電位を与えるための半導体層として形成され、また、
半導体基板1内に、主面2側から、P型の半導体領域Q
7が、半導体基板1に所要の電位を与えるための半導体
領域として形成されている。
また、従来、第6図に示ず相補性MrS型電界効果トラ
ンジスタ装置も提案されている。
ンジスタ装置も提案されている。
第6図において、第1図との対応部分には同一符号を付
して詳細説明を省略する。
して詳細説明を省略する。
第6図に示す従来相補性MIS型電界効果i〜ランジス
タ装置は、第5図で上述した従来の相補性MIS型電界
効果トランジスタ装置において、その半導体基板1が、
0.1〜0.01Ω・Cll1というような低い抵抗率
を有し且つ数十〜数百μmというような厚い厚さを有す
るP+型の半導体基板本体1a上に、数Ω・C1〜数十
〇・Cl11のような高い抵抗率を有し且つ数μmとい
うような薄い厚さを有するp−型の半導体層1bが形成
されている構成を有し、そして、その半導体層1bに半
導体領域Q2、Q3及びQ6を形成している半導体領域
Q1と、半導体領域Q4、Q5及びQ7とが形成されて
いることを除いて、第5図で上述した相補性MIS型電
界効果トランジスタ装置と同様の構成を有する。
タ装置は、第5図で上述した従来の相補性MIS型電界
効果トランジスタ装置において、その半導体基板1が、
0.1〜0.01Ω・Cll1というような低い抵抗率
を有し且つ数十〜数百μmというような厚い厚さを有す
るP+型の半導体基板本体1a上に、数Ω・C1〜数十
〇・Cl11のような高い抵抗率を有し且つ数μmとい
うような薄い厚さを有するp−型の半導体層1bが形成
されている構成を有し、そして、その半導体層1bに半
導体領域Q2、Q3及びQ6を形成している半導体領域
Q1と、半導体領域Q4、Q5及びQ7とが形成されて
いることを除いて、第5図で上述した相補性MIS型電
界効果トランジスタ装置と同様の構成を有する。
さらに、従来、第7図に示す相補性MIS型電界効果ト
ランジスタ装置も提案されている。
ランジスタ装置も提案されている。
第7図において、第6図との対応部分には同一符号を付
して詳細説明を省略する。
して詳細説明を省略する。
第7図に示す従来の相補性MIS型電界効果トランジス
タ装置は、第6図で上述した従来の相補性MIS型電界
効果トランジスタ装置において、その半導体層Q1が半
導体基板1の半導体基板本体1aに達する深さに形成さ
れ、そして、半導体w!IQ1と半導体基板本体1aと
の連接位置に、n 型の半導体領域Q8が形成されてい
ることを除いて、第6図で上述した従来の相補性MIS
型電界効果トランジスタ装置と同様の構成を有する。た
だし、この場合、半導体基板1の半導体基板本体1aが
、第6図、の場合に比し高い抵抗率を有している。
タ装置は、第6図で上述した従来の相補性MIS型電界
効果トランジスタ装置において、その半導体層Q1が半
導体基板1の半導体基板本体1aに達する深さに形成さ
れ、そして、半導体w!IQ1と半導体基板本体1aと
の連接位置に、n 型の半導体領域Q8が形成されてい
ることを除いて、第6図で上述した従来の相補性MIS
型電界効果トランジスタ装置と同様の構成を有する。た
だし、この場合、半導体基板1の半導体基板本体1aが
、第6図、の場合に比し高い抵抗率を有している。
以上が、従来提案されている相補性MIS型電界効果ト
ランジスタ装置の構成である。
ランジスタ装置の構成である。
第5図、第6図及び第7図で上述した相補性MIS型電
界効果トランジスタ装置は、詳細説明は省略するが、M
IS型電界効果トランジスタT1のドレインとしての半
導体領域Q3と、MIS型電界効果トランジスタT2の
トレインとしての半導体領域Q5とが互に接続され、ま
た、MIS型電界効果トランジスタT1のソースとして
の半導体領域Q2が正の電源端子E1に接続され、さら
に、MIS型電界効果トランジスタT2のソースとして
の半導体領域Q4が例えば接地端子E2に接続されてい
る状態で、MIS型電界効果トランジスタT1及びT2
のゲート電極としての導電性llff1M1及びM2に
、それらに共通の入力端子3を介して、入力信号を供給
し、また、MIS型電界効果トランジスタT1及びT2
のドレインとしての半導体領域Q3及びQ5の接続中点
から、出力端子4を介して、出力信号を導出するように
することによって、インバータとしての機能が得られる
。
界効果トランジスタ装置は、詳細説明は省略するが、M
IS型電界効果トランジスタT1のドレインとしての半
導体領域Q3と、MIS型電界効果トランジスタT2の
トレインとしての半導体領域Q5とが互に接続され、ま
た、MIS型電界効果トランジスタT1のソースとして
の半導体領域Q2が正の電源端子E1に接続され、さら
に、MIS型電界効果トランジスタT2のソースとして
の半導体領域Q4が例えば接地端子E2に接続されてい
る状態で、MIS型電界効果トランジスタT1及びT2
のゲート電極としての導電性llff1M1及びM2に
、それらに共通の入力端子3を介して、入力信号を供給
し、また、MIS型電界効果トランジスタT1及びT2
のドレインとしての半導体領域Q3及びQ5の接続中点
から、出力端子4を介して、出力信号を導出するように
することによって、インバータとしての機能が得られる
。
なお、この場合、半導体領域Q6を電源端子E1に接続
して、半導体領域Q1に正の電位を与え、また、半導体
領域Q7を接地端子E2に接続して、半導体基板1に接
地電位を与えて、上述したインバータとしての機能を得
ているのを言過とする。
して、半導体領域Q1に正の電位を与え、また、半導体
領域Q7を接地端子E2に接続して、半導体基板1に接
地電位を与えて、上述したインバータとしての機能を得
ているのを言過とする。
また、第5図、第6図及びM7図で上述した相補性MI
S型電界効果トランジスタ装置の場合、上述したインバ
ータとしての機能が、詳細説明は省略するが、少ない消
費電力で、且つ広い動作電圧範囲で得られる、という特
徴を有する。
S型電界効果トランジスタ装置の場合、上述したインバ
ータとしての機能が、詳細説明は省略するが、少ない消
費電力で、且つ広い動作電圧範囲で得られる、という特
徴を有する。
発明が解決しようとする−1 、
しかしながら、第5図に示す従来の相補性MIS型電界
効果トランジスタ装置の場合、MIS型電界効果トラン
ジスタT1のソースとしてのP型の半導体領域Q2と、
MIS型電界効果トランジスタT1を形成するために用
いられているN型の半導体領域Q1と、P型の半導体基
板1と、MIS型電界効果トランジスタT2のソースと
してのN型の半導体領域Q4とからなる奇生サイリスタ
を構成している。
効果トランジスタ装置の場合、MIS型電界効果トラン
ジスタT1のソースとしてのP型の半導体領域Q2と、
MIS型電界効果トランジスタT1を形成するために用
いられているN型の半導体領域Q1と、P型の半導体基
板1と、MIS型電界効果トランジスタT2のソースと
してのN型の半導体領域Q4とからなる奇生サイリスタ
を構成している。
この寄生サイリスタは、MIS型電界効果トランジスタ
T1のソースとしてのP型の半導体領域Q2をエミッタ
、MIS型電界効果トランジスタT1を形成するために
用いられているN型の半導体領hiQ1をベース、P型
の半導体基板1をコレクタとしているNPN型のバイポ
ーラトランジスタ(これを、以下縦型バイポーラトラン
ジスタと称す)と、MrS型電界効果トランジスタT2
のソースとしてのN型の半導体領域Q4をエミッタ、P
型の半導体基板1をベース、MIS型電界効果トランジ
スタT1を形成するために用いられているN!¥!の半
導体領域Q1をコレクタとしているNPN型のバイポー
ラトランジスタ(これを、以下横型バイポーラトランジ
スタと称す)とを有し、そして、縦型バイポーラトラン
ジスタのベースと横型バイポーラトランジスタのコレク
タとが互に接続され、また、縦型バイポーラトランジス
タのコレクタと横型バイポーラトランジスタのベースと
が互に接続され、縦型バイポーラトランジスタのエミッ
タが正の電源端子E1に接続され、横型バイポーラトラ
ンジスタのエミッタが接地端子E2に接続されている、
という構成を等価回路的に右している。
T1のソースとしてのP型の半導体領域Q2をエミッタ
、MIS型電界効果トランジスタT1を形成するために
用いられているN型の半導体領hiQ1をベース、P型
の半導体基板1をコレクタとしているNPN型のバイポ
ーラトランジスタ(これを、以下縦型バイポーラトラン
ジスタと称す)と、MrS型電界効果トランジスタT2
のソースとしてのN型の半導体領域Q4をエミッタ、P
型の半導体基板1をベース、MIS型電界効果トランジ
スタT1を形成するために用いられているN!¥!の半
導体領域Q1をコレクタとしているNPN型のバイポー
ラトランジスタ(これを、以下横型バイポーラトランジ
スタと称す)とを有し、そして、縦型バイポーラトラン
ジスタのベースと横型バイポーラトランジスタのコレク
タとが互に接続され、また、縦型バイポーラトランジス
タのコレクタと横型バイポーラトランジスタのベースと
が互に接続され、縦型バイポーラトランジスタのエミッ
タが正の電源端子E1に接続され、横型バイポーラトラ
ンジスタのエミッタが接地端子E2に接続されている、
という構成を等価回路的に右している。
このため、入力端子3や、出力端子4に雑音が印加され
るなどの原因で、縦型バイポーラトランジスタ及び横型
バイポーラトランジスタのベースにベース電流が流れる
と、それら縦型バイポーラトランジスタ及び横型バイポ
ーラトランジスタ間に正帰還がかかり、それら縦型バイ
ポーラトランジスタ及び横型バイポーラトランジスタが
、ともに飽和状態に入って、オン状態になり、よって、
内部に、MIS型電界効果トランジスタT1及びT2の
ソースとしての半導体領域Q2及びQ4を通る異常電流
が流れ続く、という所謂ラッチアップ現象が生じ易い0
、という欠点を有していた。
るなどの原因で、縦型バイポーラトランジスタ及び横型
バイポーラトランジスタのベースにベース電流が流れる
と、それら縦型バイポーラトランジスタ及び横型バイポ
ーラトランジスタ間に正帰還がかかり、それら縦型バイ
ポーラトランジスタ及び横型バイポーラトランジスタが
、ともに飽和状態に入って、オン状態になり、よって、
内部に、MIS型電界効果トランジスタT1及びT2の
ソースとしての半導体領域Q2及びQ4を通る異常電流
が流れ続く、という所謂ラッチアップ現象が生じ易い0
、という欠点を有していた。
なお、このようなラッチアップ現象は、横型バイポーラ
トランジスタ及び縦型バイポーラトランジスタの直流電
流増幅率をそれぞれり、1゜及びh とするとき、 FEV h −h >1・・・・・・・・・(1)FE
L F[V なる関係を有する場合に生ずるものである。ここに、横
型及び縦型バイポーラトランジスタの直流電流増幅率h
及びh は、それらをF[L FEV 一般にhFEとするとき、一般に ETl、=1/(1−γ・β・μ)・・・・・・■ただ
し、γ:エミッタ効率 β:ベース輸送効率 μ:コレクタなだれ電流増幅率 で表わされる。また、■式におけるベース輸送効率βは
、 β#1−W2 (2Dτ)・・・・・・・・・・・・・
・・(3)ただし、W:ベース幅 D=小数キャリアの拡散長 τ:小数キャリアのズを命 で表わされる。従って、■式において、γ#1゜μ#1
とすれば、(の及び(l)式から、h 、E# (2D
/W2 )・τ・・・・・・・・・・・・(4)で表わ
される。
トランジスタ及び縦型バイポーラトランジスタの直流電
流増幅率をそれぞれり、1゜及びh とするとき、 FEV h −h >1・・・・・・・・・(1)FE
L F[V なる関係を有する場合に生ずるものである。ここに、横
型及び縦型バイポーラトランジスタの直流電流増幅率h
及びh は、それらをF[L FEV 一般にhFEとするとき、一般に ETl、=1/(1−γ・β・μ)・・・・・・■ただ
し、γ:エミッタ効率 β:ベース輸送効率 μ:コレクタなだれ電流増幅率 で表わされる。また、■式におけるベース輸送効率βは
、 β#1−W2 (2Dτ)・・・・・・・・・・・・・
・・(3)ただし、W:ベース幅 D=小数キャリアの拡散長 τ:小数キャリアのズを命 で表わされる。従って、■式において、γ#1゜μ#1
とすれば、(の及び(l)式から、h 、E# (2D
/W2 )・τ・・・・・・・・・・・・(4)で表わ
される。
第5図で上述した従来の相補性MTS型電界効果トラン
ジスタ装置の場合、上述したラッチアップ現象が生じ易
いため、横型バイポーラトランジスタのコレクタとして
作用する半導体領域Q1と、横型バイポーラトランジス
タのエミッタとして作用する半導体領域Q4との間の間
隔を大にし、また、縦型バイポーラトランジスタのベー
スとして作用する半導体領域Q1の深さを大にして、横
型バイポーラトランジスタ及び縦型バイポーラトランジ
スタのベース幅を大きくし、よって、上述した直流電流
増幅率hFE、及びh の値を低下さけ、それによっ
て上EV 述した(1)式の左辺の値をより小さくさせることが提
案されている。
ジスタ装置の場合、上述したラッチアップ現象が生じ易
いため、横型バイポーラトランジスタのコレクタとして
作用する半導体領域Q1と、横型バイポーラトランジス
タのエミッタとして作用する半導体領域Q4との間の間
隔を大にし、また、縦型バイポーラトランジスタのベー
スとして作用する半導体領域Q1の深さを大にして、横
型バイポーラトランジスタ及び縦型バイポーラトランジ
スタのベース幅を大きくし、よって、上述した直流電流
増幅率hFE、及びh の値を低下さけ、それによっ
て上EV 述した(1)式の左辺の値をより小さくさせることが提
案されている。
しかしながら、このようにした場合、半導体基板1に、
相補性MIS型電界効果トランジスタ装置を高密度に構
成することができない、という欠点を有していた。
相補性MIS型電界効果トランジスタ装置を高密度に構
成することができない、という欠点を有していた。
また、第6図に示す従来の相補性MIS型電界効果1〜
ランジスク装置の場合、第5図で上述した相補性MIS
型電界効果トランジスタ装置の場合と同様に、上述した
と同様の寄生り”イリスタを構成しているが、その寄生
サイリスタを等価回路的に構成している横型バイポーラ
トランジスタのエミッタ及びベース間に、等圃回路的に
、半導体基板1の半導体基板本体18及び半導体Eil
bによる奇生抵抗が接続されている構成を有し、そして
、その奇生抵抗が、半導体基板本体1aが低い抵抗率を
有し■つ厚い厚さを有するので、極めて小なる値を有す
る。このため、横型バイポーラトランジスタの上述した
直流電流増幅率h が小さな値を有する。
ランジスク装置の場合、第5図で上述した相補性MIS
型電界効果トランジスタ装置の場合と同様に、上述した
と同様の寄生り”イリスタを構成しているが、その寄生
サイリスタを等価回路的に構成している横型バイポーラ
トランジスタのエミッタ及びベース間に、等圃回路的に
、半導体基板1の半導体基板本体18及び半導体Eil
bによる奇生抵抗が接続されている構成を有し、そして
、その奇生抵抗が、半導体基板本体1aが低い抵抗率を
有し■つ厚い厚さを有するので、極めて小なる値を有す
る。このため、横型バイポーラトランジスタの上述した
直流電流増幅率h が小さな値を有する。
FEL
従って、第6図に示ず従来の相補性MIS型電界効果ト
ランジスタ装置の場合、上述したラッチアップ現象が生
じ難い、という特徴を有する。
ランジスタ装置の場合、上述したラッチアップ現象が生
じ難い、という特徴を有する。
しかしながら、第6図に示す従来の相補性MIS型電界
効果トランジスタ装置の場合、半導体基板本体1a上に
、半導体層1bを、例えばエピタキシャル成長法によっ
て形成して、半導体基板1を構成にしなければならず、
このため、相補性MIS型電界効果トランジスタ装置を
廉価、容易に提供することができない、という欠点を有
していた。
効果トランジスタ装置の場合、半導体基板本体1a上に
、半導体層1bを、例えばエピタキシャル成長法によっ
て形成して、半導体基板1を構成にしなければならず、
このため、相補性MIS型電界効果トランジスタ装置を
廉価、容易に提供することができない、という欠点を有
していた。
ざらに、第7図に示す従来の相補性MIS型電界効果ト
ランジスタ装置の場合、第5図で上述した相補性MIS
型電界効果トランジスタ装置の場′合と同様に、上述し
た寄生サイリスタを構成しているが、寄生サイリスタを
等価回路的に構成している縦型バイポーラトランジスタ
のベースとして作用する半導体領域Q1に連接して、半
導体領域Q8が、設けられている構成を有するので、縦
型バイポーラトランジスタのベースが小なる値を有して
いる。このため、縦型パイボーラド、ランジスタの上述
した直流電流増幅率h が小さな値を有ザる。
ランジスタ装置の場合、第5図で上述した相補性MIS
型電界効果トランジスタ装置の場′合と同様に、上述し
た寄生サイリスタを構成しているが、寄生サイリスタを
等価回路的に構成している縦型バイポーラトランジスタ
のベースとして作用する半導体領域Q1に連接して、半
導体領域Q8が、設けられている構成を有するので、縦
型バイポーラトランジスタのベースが小なる値を有して
いる。このため、縦型パイボーラド、ランジスタの上述
した直流電流増幅率h が小さな値を有ザる。
FEV
従って、第7図に示す従来の相補性MIS型電界効果ト
ランジスタ装首の場合、上述したうツチアップ現象が生
じ難い、という特徴を有する。
ランジスタ装首の場合、上述したうツチアップ現象が生
じ難い、という特徴を有する。
しかしながら、第7図に示ず従来の相補性MIS型電界
効果トランジスタ装置の場合、半導体基板1内に半導体
層Q7を設ける必要があり、このため相補性MIS型電
界効果i・ランジスク装置を廉価、容易に提供し得ない
、という欠点を有していた。
効果トランジスタ装置の場合、半導体基板1内に半導体
層Q7を設ける必要があり、このため相補性MIS型電
界効果i・ランジスク装置を廉価、容易に提供し得ない
、という欠点を有していた。
問題を解決するだめの手
よって、本発明は、上述した欠点のない、新規な相補性
MIS型電界効果トランジスタ装置を提案せんとするも
のである。
MIS型電界効果トランジスタ装置を提案せんとするも
のである。
本発明による相補性MIS型電界効果トランジスタ装置
は、第5図で上述した従来の相補性MIS型電界効果ト
ランジスタ装置の場合と同様に、次の構成を有する。
は、第5図で上述した従来の相補性MIS型電界効果ト
ランジスタ装置の場合と同様に、次の構成を有する。
ずなわち、第1の導電型を有する半導体基板内に、その
主面側から、第1のS7に型とは逆の第2の導電型を有
する第1の半導体領域が、第1のMIS型電界効果トラ
ンジスタを形成するだめの半導体領域として形成されて
いる。
主面側から、第1のS7に型とは逆の第2の導電型を有
する第1の半導体領域が、第1のMIS型電界効果トラ
ンジスタを形成するだめの半導体領域として形成されて
いる。
また、上記第1の半導体領域上に、第1の導電性層が、
上記第1のMIS型電界効果トランジスタのゲート絶縁
層としての第1の絶縁層を介して、上記第1のMIS型
電界効栄トランジスタのゲート電極として形成されてい
る。
上記第1のMIS型電界効果トランジスタのゲート絶縁
層としての第1の絶縁層を介して、上記第1のMIS型
電界効栄トランジスタのゲート電極として形成されてい
る。
さらに、上記半導体基板上に、第2の導電性層が、上記
第1のMIS型電界効果トランジスタと逆チャンネル型
の第2のMIS型電界効果トランジスタのゲート絶RE
Iとしての第2の絶縁層を介して、上記第2のMIS型
電界効果トランジスタのゲート電極として形成されてい
る。
第1のMIS型電界効果トランジスタと逆チャンネル型
の第2のMIS型電界効果トランジスタのゲート絶RE
Iとしての第2の絶縁層を介して、上記第2のMIS型
電界効果トランジスタのゲート電極として形成されてい
る。
また、上記第1の半導体領域内に、上記第1の導電性層
下の領域を挟んだ両位置において、上記主面側から、第
1の導電型を有する第2及び第3の半導体領域が、上記
第1のMIS型電界効果トランジスタのソース及びドレ
インとしてそれぞれ形成されている。
下の領域を挟んだ両位置において、上記主面側から、第
1の導電型を有する第2及び第3の半導体領域が、上記
第1のMIS型電界効果トランジスタのソース及びドレ
インとしてそれぞれ形成されている。
さらに、上記半導体基板内に、上記第2の積層体下の領
域を挟んだ両位置において、上記主面側から、第2の導
電型を有する第4及び第5の半導体領域が、上記第2の
MIS型電界効果トランジスタのソース及びドレインと
してそれぞれ形成されている。
域を挟んだ両位置において、上記主面側から、第2の導
電型を有する第4及び第5の半導体領域が、上記第2の
MIS型電界効果トランジスタのソース及びドレインと
してそれぞれ形成されている。
しかしながら、本発明による相補性IVIIs型電界効
果トランジスタ装置は、上述した構成を右1゛る相補性
MIS型電界効果トランジスタ装置において、その第1
の半導体領域内に、その第1の半導体領域内での少数キ
tlリアの再結合中心となる領域が、局部的に設けられ
る、という構成を有する。
果トランジスタ装置は、上述した構成を右1゛る相補性
MIS型電界効果トランジスタ装置において、その第1
の半導体領域内に、その第1の半導体領域内での少数キ
tlリアの再結合中心となる領域が、局部的に設けられ
る、という構成を有する。
作 用
上述した本発明による相補性MIS型電界効果トランジ
スタ装置は、第5図で上述した従来の相補性MIS型電
界効果トランジスタ装置において、その第1の半導体領
域内に、その第1の半導体領域内での小数キャリアの再
結合中心となる領域が、局部的に設りられていることを
除いて、第5図で上述した従来の相補性MIS型電界効
果トランジスタ装置と同様の構成を有する。
スタ装置は、第5図で上述した従来の相補性MIS型電
界効果トランジスタ装置において、その第1の半導体領
域内に、その第1の半導体領域内での小数キャリアの再
結合中心となる領域が、局部的に設りられていることを
除いて、第5図で上述した従来の相補性MIS型電界効
果トランジスタ装置と同様の構成を有する。
従って、本発明による相補性MIS型電界効果トランジ
スタ装置の場合も、詳細説明は省略するが、第5図で上
述した従来の相補性MIS型電界効果トランジスタ装置
の場合と同様に、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。
スタ装置の場合も、詳細説明は省略するが、第5図で上
述した従来の相補性MIS型電界効果トランジスタ装置
の場合と同様に、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。
l且立皇I
しかしながら、本発明による相補性MIS型電界効果ト
ランジスタ装置の場合、第5図で上述した従来の相補性
MIS型電界効果トランジスタ装Uの場合と同様に、第
1のMIS型電界効果トランジスタのソースとしての第
1の導電型を有する第2の半導体領域と、第1のMIS
型電界効果トランジスタを形成するために用いている第
2の導電型を有する第1の半導体領域と、第1の導電型
を有する半導体基板と、第2のMIS型電界効果トラン
ジスタのソースとしての第2の導電型を有する第2の半
導体領域とによる寄生サイリスタの構成を有するとして
も、その寄生サイリスタを等価回路的に構成している前
述した縦型バイポーラトランジスタのベースとして作用
する第1の半導体領域内に、その第1の半導体領域内で
の少数キャリアの再結合中心となる領域が、局部的に設
けられているので、そのような領域が設けられていない
第5図で上述した従来の相補性MrS型電界効果トラン
ジスタ装置の場合に比し、上述した(4)式の右辺にお
ける少数キャリアの寿命τの値を効果的に十分小にする
ことができ、従って上述した0式で表される縦型バイポ
ーラトランジスタの直流電流増幅率h を「1」以下
の小さな値にEV することができ、一方、横型バイポーラトランジスタの
直流電流増幅率h は一般に「1」「[[ 以下であるので、前述したラッチアップ現象が生ずる前
述した(1)式の関係式を成立させなくすることができ
る。
ランジスタ装置の場合、第5図で上述した従来の相補性
MIS型電界効果トランジスタ装Uの場合と同様に、第
1のMIS型電界効果トランジスタのソースとしての第
1の導電型を有する第2の半導体領域と、第1のMIS
型電界効果トランジスタを形成するために用いている第
2の導電型を有する第1の半導体領域と、第1の導電型
を有する半導体基板と、第2のMIS型電界効果トラン
ジスタのソースとしての第2の導電型を有する第2の半
導体領域とによる寄生サイリスタの構成を有するとして
も、その寄生サイリスタを等価回路的に構成している前
述した縦型バイポーラトランジスタのベースとして作用
する第1の半導体領域内に、その第1の半導体領域内で
の少数キャリアの再結合中心となる領域が、局部的に設
けられているので、そのような領域が設けられていない
第5図で上述した従来の相補性MrS型電界効果トラン
ジスタ装置の場合に比し、上述した(4)式の右辺にお
ける少数キャリアの寿命τの値を効果的に十分小にする
ことができ、従って上述した0式で表される縦型バイポ
ーラトランジスタの直流電流増幅率h を「1」以下
の小さな値にEV することができ、一方、横型バイポーラトランジスタの
直流電流増幅率h は一般に「1」「[[ 以下であるので、前述したラッチアップ現象が生ずる前
述した(1)式の関係式を成立させなくすることができ
る。
従って、本発明による相補性MIS型電界効果トランジ
スタ装置の場合、第5図で上述したラッチアップ現象の
おそれを、第5図、第6図及び第7図で上述した従来の
相補性MIS型電界効果トランジスタ装置について上述
した欠点を伴なうことなしに、有効に回避することがで
きる、という優れた作用効果が得られる。
スタ装置の場合、第5図で上述したラッチアップ現象の
おそれを、第5図、第6図及び第7図で上述した従来の
相補性MIS型電界効果トランジスタ装置について上述
した欠点を伴なうことなしに、有効に回避することがで
きる、という優れた作用効果が得られる。
実施例
次に、第1図を伴なって本発明の実施例を述べよう。
第1図において、第5図との対応部分には同一符号を付
して詳細説明を省略する。
して詳細説明を省略する。
第1図に示す本発明による相補性MIS型電界効果トラ
ンジスタ装置は、第5図で上述した相補性MIS型電界
効果トランジスタ装置において、その半導体領域Q1内
に、その半導体領域Q1内での小数キャリアの再結合中
心となる領域りが、局部的に設けられていることを除い
て、第5図で上述した従来の相補性MIS型電界効果ト
ランジスタ装置と同様の構成を有する。
ンジスタ装置は、第5図で上述した相補性MIS型電界
効果トランジスタ装置において、その半導体領域Q1内
に、その半導体領域Q1内での小数キャリアの再結合中
心となる領域りが、局部的に設けられていることを除い
て、第5図で上述した従来の相補性MIS型電界効果ト
ランジスタ装置と同様の構成を有する。
この場合、少数キャリアの再結合中心となる領域りは、
望ましくはないが、半導体基板1と半導体領域Q1との
間のPN接合を横切って、半導体基板Q1内から半導体
基板1内に僅かに延長していてもよい。
望ましくはないが、半導体基板1と半導体領域Q1との
間のPN接合を横切って、半導体基板Q1内から半導体
基板1内に僅かに延長していてもよい。
以上が、本発明による相補性MIS型電界効果トランジ
スタ装置の実施例の構成であるが、その半導体領域Q1
内に設けられている少数キャリアの再結合中心となる領
域りは、半導体領域Q1内へのアルゴン、ヘリウムなど
のイオンの注入により、半導体領域Q1を構成している
結晶の周期性を乱すなどして、半導体領域Q1内に結晶
欠陥を生ぜしめることによって形成することができる。
スタ装置の実施例の構成であるが、その半導体領域Q1
内に設けられている少数キャリアの再結合中心となる領
域りは、半導体領域Q1内へのアルゴン、ヘリウムなど
のイオンの注入により、半導体領域Q1を構成している
結晶の周期性を乱すなどして、半導体領域Q1内に結晶
欠陥を生ぜしめることによって形成することができる。
また、領域りは、例えば半導体領域Q1内への酸素、窒
素、炭素などのイオンの注入により、半導体領域Q1を
構成しているt4斜の材質を、その材料の酸化物(Si
nxlo<x<2)、窒化物(SiN 、O<y<4
)、炭化物(SiC)などに変換させることによって形
成することもできる。
素、炭素などのイオンの注入により、半導体領域Q1を
構成しているt4斜の材質を、その材料の酸化物(Si
nxlo<x<2)、窒化物(SiN 、O<y<4
)、炭化物(SiC)などに変換させることによって形
成することもできる。
さらに、半導体領域Q1の下半部を、分子線エピタキシ
ャル成長法(MBE)によって形成し、次に、その下半
部上に、分子線エピタキシャル成長法によって、局部的
に、例えば酸素を含んでいる領域を、領域りとして形成
し、次にその領域をjI!設した形で、上述した下半部
上に分子線エピタキシャル成長法によって半導体領域Q
1の上半部を形成することによって半導体領域Q1を形
成することで、形成することもできる。
ャル成長法(MBE)によって形成し、次に、その下半
部上に、分子線エピタキシャル成長法によって、局部的
に、例えば酸素を含んでいる領域を、領域りとして形成
し、次にその領域をjI!設した形で、上述した下半部
上に分子線エピタキシャル成長法によって半導体領域Q
1の上半部を形成することによって半導体領域Q1を形
成することで、形成することもできる。
また、半導体領域Q1の下半部を形成し、その下半部の
表面に、局部的に、陽極酸化法によって、多孔質化法に
よって、多孔質化している領域を、領1iUDとして形
成し、次に、ぞの多孔質化きれている領域を、埋設した
形で半導体領域Q1の上手部を形成することによって半
導体領域Q1を形成することで、形成することもできる
。
表面に、局部的に、陽極酸化法によって、多孔質化法に
よって、多孔質化している領域を、領1iUDとして形
成し、次に、ぞの多孔質化きれている領域を、埋設した
形で半導体領域Q1の上手部を形成することによって半
導体領域Q1を形成することで、形成することもできる
。
しかしながら、領域りは、上述したイオンの注入により
半導体領域Q1内に結晶欠陥を生ぜしめることによって
形成するのが、領JR,Dを制御性よく形成し得るので
望ましい。
半導体領域Q1内に結晶欠陥を生ぜしめることによって
形成するのが、領JR,Dを制御性よく形成し得るので
望ましい。
このような方法によって領域りを形成する場合の実施例
を述べれば次のとおりである。
を述べれば次のとおりである。
すなわち、領域りを形成する1つの実施例は、第2図に
示ずように、予め半導体領域Q1を形成している半導体
基板1上に、半導体領域Q1を臨まぜる窓を有するマス
ク層11を形成し、次に、半導体領t4Q1に対する、
マスク層11をマスクとした例えば酸素イオン12の打
込処理によって、領域りを、半導体領域Q1を構成して
いる材料(S i )の酸化物(Sinx)でなるもの
として形成する。
示ずように、予め半導体領域Q1を形成している半導体
基板1上に、半導体領域Q1を臨まぜる窓を有するマス
ク層11を形成し、次に、半導体領t4Q1に対する、
マスク層11をマスクとした例えば酸素イオン12の打
込処理によって、領域りを、半導体領域Q1を構成して
いる材料(S i )の酸化物(Sinx)でなるもの
として形成する。
また、領域りを形成する他の1つの実施例は、第3図に
示すように、半導体基板1内に半導体領域Q1を形成し
て後、その半導体領域Q1に対する例えば酸素イオンの
注入を、マスクを用いないで行って、領域りを、半導体
領域Q1を構成している材料の酸化物でなるものとして
形成する。
示すように、半導体基板1内に半導体領域Q1を形成し
て後、その半導体領域Q1に対する例えば酸素イオンの
注入を、マスクを用いないで行って、領域りを、半導体
領域Q1を構成している材料の酸化物でなるものとして
形成する。
さらに、領域りを形成する他の1つの実施例は、第4図
に示すように、半導体基板1上に、マスク層13を形成
し、次に、半導体基板1に対する、マスク層13をマス
クとした例えば酸素イオン12の打込処理によって、半
導体基板1内に領域りを形成し、次に、半導体基板1の
マスク層13の窓に臨む領域上に、N型不純物を比較的
多已に含む層14を堆積形成し、その層14から、半導
体基板1内にN型不純物を拡散させて、半導体領域Q1
を形成することにより、半導体領域Q1内に領域りを形
成する。なお、この場合、半導体領域Q1は、領域りを
存せしめている部において、他部に比し薄い厚さに形成
されるが、問題はない。
に示すように、半導体基板1上に、マスク層13を形成
し、次に、半導体基板1に対する、マスク層13をマス
クとした例えば酸素イオン12の打込処理によって、半
導体基板1内に領域りを形成し、次に、半導体基板1の
マスク層13の窓に臨む領域上に、N型不純物を比較的
多已に含む層14を堆積形成し、その層14から、半導
体基板1内にN型不純物を拡散させて、半導体領域Q1
を形成することにより、半導体領域Q1内に領域りを形
成する。なお、この場合、半導体領域Q1は、領域りを
存せしめている部において、他部に比し薄い厚さに形成
されるが、問題はない。
以上で、本発明による相補性MIS型電界効果トランジ
スタ装置の実施例が明らかとなった。
スタ装置の実施例が明らかとなった。
第1図に示す本発明による相補性MIS型電界効果トラ
ンジスタ装置は、上述したように、第5図で上述した従
来の相補性MIS型電界効果トランジスタ装置において
、その半導体領域Q1内に、その半導体領域Q1内での
少数キャリアの再結合中心となる領域りが、局部的に設
けていることを除いて、第5図で上述した従来の相補性
MrS型電界効果トランジスタ装置とn様の構成を有す
る。
ンジスタ装置は、上述したように、第5図で上述した従
来の相補性MIS型電界効果トランジスタ装置において
、その半導体領域Q1内に、その半導体領域Q1内での
少数キャリアの再結合中心となる領域りが、局部的に設
けていることを除いて、第5図で上述した従来の相補性
MrS型電界効果トランジスタ装置とn様の構成を有す
る。
このため、第5図の場合と同様に半導体領域Q2及びQ
4をそれぞれ正の電源端子E1及び接地端子E2に接続
し、導電性層M1及びM2を入力端子3に接続し、半導
体領域Q3及びQ5を互に接続して出力端子4に接続す
ることによって、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。
4をそれぞれ正の電源端子E1及び接地端子E2に接続
し、導電性層M1及びM2を入力端子3に接続し、半導
体領域Q3及びQ5を互に接続して出力端子4に接続す
ることによって、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。
しかしながら、第1図に示す本発明による相補性MIS
型電界効果トランジスタ装置の場合、第5図で上述した
従来の相補性MIS型電界効果トランジスタ装置の場合
と同様に、P型の半導体領域Q2と、N型の半導体領域
Q1と、P型の半導体基板1と、N型の半導体領域Q4
とによる寄生サイリスタを構成しているが、その寄生1
ナイリスタを等価回路的に構成している、半導体領域Q
2及びQl、及び半導体基板1による縦型バイポーラト
ランジスタのベースとして作用する半導体領域Q1内に
、その半導体領域Q1での少数キャリアの再結合中心と
なる領域りが設けられているので、前述した■式におけ
る少数キレリアの寿命τを、第5図の場合に比し格段的
に小さな値にすることができ、従って、縦型バイポーラ
トランジスタの直流電流増幅率hrEVを第5図の場合
に比し「1」以下の格段的に低い値にすることかできる
。因みに、縦型バイポーラトランジスタの直流電流増幅
率hFEVは、第5画で上述した従来の相補性MIS型
電界効果トランジスタ装置の場合において、「40」程
度の値で得られるとぎ、第1図に示す本発明による相補
性MIS型電界効果トランジスタ装置の場合、r4X1
0’J程度の値で得ることができる。
型電界効果トランジスタ装置の場合、第5図で上述した
従来の相補性MIS型電界効果トランジスタ装置の場合
と同様に、P型の半導体領域Q2と、N型の半導体領域
Q1と、P型の半導体基板1と、N型の半導体領域Q4
とによる寄生サイリスタを構成しているが、その寄生1
ナイリスタを等価回路的に構成している、半導体領域Q
2及びQl、及び半導体基板1による縦型バイポーラト
ランジスタのベースとして作用する半導体領域Q1内に
、その半導体領域Q1での少数キャリアの再結合中心と
なる領域りが設けられているので、前述した■式におけ
る少数キレリアの寿命τを、第5図の場合に比し格段的
に小さな値にすることができ、従って、縦型バイポーラ
トランジスタの直流電流増幅率hrEVを第5図の場合
に比し「1」以下の格段的に低い値にすることかできる
。因みに、縦型バイポーラトランジスタの直流電流増幅
率hFEVは、第5画で上述した従来の相補性MIS型
電界効果トランジスタ装置の場合において、「40」程
度の値で得られるとぎ、第1図に示す本発明による相補
性MIS型電界効果トランジスタ装置の場合、r4X1
0’J程度の値で得ることができる。
J:って、第1図に示す本発明による相補性MIS型電
界効果トランジスタ装置の場合、第5図、第6図及び第
7図で上述した従来の、欠点を伴なうことなしに、第5
図で上述したラッヂアップ現象が生ずるおそれを、有効
に回避し得る、という優れた作用効果が得られる。
界効果トランジスタ装置の場合、第5図、第6図及び第
7図で上述した従来の、欠点を伴なうことなしに、第5
図で上述したラッヂアップ現象が生ずるおそれを、有効
に回避し得る、という優れた作用効果が得られる。
なお、上述においては、本発明の1つの実施例を示した
に留まり、例えば上述において、「N型」を「P型」、
「P型」を[N型Jと読み替えた構成とすることもでき
、その他、本発明の精神を脱することなしに種々の変型
、変更をなし得るであろう。
に留まり、例えば上述において、「N型」を「P型」、
「P型」を[N型Jと読み替えた構成とすることもでき
、その他、本発明の精神を脱することなしに種々の変型
、変更をなし得るであろう。
第1図は、本発明にJ:る相補性MIS型電界効果トラ
ンジスタ装置の実施例を示す路線的断面図である。 第2図、第3図及び第4図は、第1図に示す本発明によ
る相補性MIS型電界効果トランジスタ装置における小
数キャリアの再結合中心となる領域を形成する方法の実
施例を示す順次の工程における路線的断面図である。 第5図、第6図及び第7図は、従来の相補性MIS型電
界効果トランジスタ装置を示す路線的断面図である。 1・・・・・・・・・・・・・・・半導体基板2・・・
・・・・・・・・・・・・主面T1.T2・・・MIS
型電界効果トランジスタ 01〜Q7・・・半導体領域 Ml、M2・・・導電性層 11.12・・・絶縁層 D・・・・・・・・・・・・・・・少数キャリアの再結
合中心となる領域 El・・・・・・・・・・・・電源端子E2・・・・・
・・・・・・・接地端子3・・・・・・・・・・・・・
・・入力端子4・・・・・・・・・・・・・・・出力端
子11.13・・・マスク層 12・・・・・・・・・・・・イオン 14・・・・・・・・・・・・不純物含有層出願人
日本電信電話株式会社 1i1図 第2図 第3図
ンジスタ装置の実施例を示す路線的断面図である。 第2図、第3図及び第4図は、第1図に示す本発明によ
る相補性MIS型電界効果トランジスタ装置における小
数キャリアの再結合中心となる領域を形成する方法の実
施例を示す順次の工程における路線的断面図である。 第5図、第6図及び第7図は、従来の相補性MIS型電
界効果トランジスタ装置を示す路線的断面図である。 1・・・・・・・・・・・・・・・半導体基板2・・・
・・・・・・・・・・・・主面T1.T2・・・MIS
型電界効果トランジスタ 01〜Q7・・・半導体領域 Ml、M2・・・導電性層 11.12・・・絶縁層 D・・・・・・・・・・・・・・・少数キャリアの再結
合中心となる領域 El・・・・・・・・・・・・電源端子E2・・・・・
・・・・・・・接地端子3・・・・・・・・・・・・・
・・入力端子4・・・・・・・・・・・・・・・出力端
子11.13・・・マスク層 12・・・・・・・・・・・・イオン 14・・・・・・・・・・・・不純物含有層出願人
日本電信電話株式会社 1i1図 第2図 第3図
Claims (1)
- 【特許請求の範囲】 第1の導電型を有する半導体基板内に、その主面側から
、第1の導電型とは逆の第2の導電型を有する第1の半
導体領域が、第1のMIS型電界効果トランジスタを形
成するための半導体領域として形成され、 上記第1の半導体領域上に、第1の導電性層が、上記第
1のMIS型電界効果トランジスタのゲート絶縁層とし
ての第1の絶縁層を介して、上記第1のMIS型電界効
果トランジスタのゲート電極として形成され、 上記半導体基板上に、第2の導電性層が、上記第1のM
IS型電界効果トランジスタと逆チャンネル型の第2の
MIS型電界効果トランジスタのゲート絶縁層としての
第2の絶縁層を介して、上記第2のMIS型電界効果ト
ランジスタのゲート電極として形成され、 上記第1の半導体領域内に、上記第1の導電性層下の領
域を挟んだ両位置において、上記主面側から、第1の導
電型を有する第2及び第3の半導体領域が、上記第1の
MIS型電界効果トランジスタのソース及びドレインと
してそれぞれ形成され、 上記半導体基板内に、上記第2の導電性層下の領域を挟
んだ両位置において、上記主面側から、第2の導電型を
有する第4及び第5の半導体領域が、上記第2のMIS
型電界効果トランジスタのソース及びドレインとしてそ
れぞれ形成されている構成を有する相補性MIS型電界
効果トランジスタ装置において、 上記第1の半導体領域内に、その第1の半導体領域内で
の小数キャリアの再結合中心となる領域が、局部的に設
けられていることを特徴とする相補性MIS型電界効果
トランジスタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60105687A JPS61264751A (ja) | 1985-05-17 | 1985-05-17 | 相補性mis型電界効果トランジスタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60105687A JPS61264751A (ja) | 1985-05-17 | 1985-05-17 | 相補性mis型電界効果トランジスタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61264751A true JPS61264751A (ja) | 1986-11-22 |
Family
ID=14414313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60105687A Pending JPS61264751A (ja) | 1985-05-17 | 1985-05-17 | 相補性mis型電界効果トランジスタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61264751A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136355A (en) * | 1987-11-25 | 1992-08-04 | Marconi Electronic Devices Limited | Interconnecting layer on a semiconductor substrate |
JP2002368214A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | Mosトランジスタ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56135960A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Semiconductor ic device |
JPS57118667A (en) * | 1975-08-07 | 1982-07-23 | Ibm | Integrated circuit semiconductor device |
-
1985
- 1985-05-17 JP JP60105687A patent/JPS61264751A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57118667A (en) * | 1975-08-07 | 1982-07-23 | Ibm | Integrated circuit semiconductor device |
JPS56135960A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Semiconductor ic device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136355A (en) * | 1987-11-25 | 1992-08-04 | Marconi Electronic Devices Limited | Interconnecting layer on a semiconductor substrate |
JP2002368214A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | Mosトランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5808344A (en) | Single-transistor logic and CMOS inverters | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
JPH01198076A (ja) | 半導体装置 | |
GB1580471A (en) | Semi-conductor integrated circuits | |
JPS587855A (ja) | 相補型mis回路装置 | |
JPS61264751A (ja) | 相補性mis型電界効果トランジスタ装置 | |
JPS58192359A (ja) | 半導体装置 | |
JPH0654784B2 (ja) | 半導体装置 | |
JPS5952882A (ja) | 接合型電界効果トランジスタ | |
EP0093557A2 (en) | High-speed complementary semiconductor integrated circuit | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
JPS643065B2 (ja) | ||
JP3256643B2 (ja) | 半導体装置 | |
JP3438359B2 (ja) | 半導体装置 | |
JPS61107759A (ja) | 相補型半導体装置 | |
JP3142009B2 (ja) | 静電誘導形ゲート構造の製造方法 | |
JPS60173869A (ja) | 半導体集積回路装置 | |
JPH01208860A (ja) | Cmosトランジスタのラッチアップ防止構造 | |
JPH02156679A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH0558256B2 (ja) | ||
JPS60180172A (ja) | 集積回路 | |
JPH0367347B2 (ja) | ||
JPS60117774A (ja) | 半導体装置 | |
JPS5916382A (ja) | 接合形電界効果トランジスタ | |
JPH05283718A (ja) | 半導体装置 |