JPS61248430A - 化合物半導体基板の薄層化法 - Google Patents
化合物半導体基板の薄層化法Info
- Publication number
- JPS61248430A JPS61248430A JP8854885A JP8854885A JPS61248430A JP S61248430 A JPS61248430 A JP S61248430A JP 8854885 A JP8854885 A JP 8854885A JP 8854885 A JP8854885 A JP 8854885A JP S61248430 A JPS61248430 A JP S61248430A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- compound semiconductor
- glass plate
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 150000001875 compounds Chemical class 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 102220043690 rs1049562 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体基板の薄層化法に係わる。特に簡便に
かつ均一にエツチングするための化合物半導体基板の薄
層化法に関する。
かつ均一にエツチングするための化合物半導体基板の薄
層化法に関する。
G a A s高周波、高出力F E T (Fiel
d EffactTrancistor )ではソース
・インダクタンスを小さくシ、熱の放出を促すために、
ヴイア ホール(1/1a−Hole) が多く採用
されている。ヴイアホール(Via −14ole )
を形成するためには化合物半導体基板表面に素子を
形成した後裏面をエッチして10〜50μm厚みの均一
な化合物半導体基板を得なければならない。
d EffactTrancistor )ではソース
・インダクタンスを小さくシ、熱の放出を促すために、
ヴイア ホール(1/1a−Hole) が多く採用
されている。ヴイアホール(Via −14ole )
を形成するためには化合物半導体基板表面に素子を
形成した後裏面をエッチして10〜50μm厚みの均一
な化合物半導体基板を得なければならない。
半導体基板を傾体てエツチングする例を示すものとして
公開公報特開昭49−3575号が挙げられる。
公開公報特開昭49−3575号が挙げられる。
この公知例ではエツチング液を流下させて均一なエツチ
ングを行なっているが1本発明によれば、後述するよう
に半導体基板を傾斜させ、ゆっくり回転させることによ
って簡便にかつ均一にエツチングできる。
ングを行なっているが1本発明によれば、後述するよう
に半導体基板を傾斜させ、ゆっくり回転させることによ
って簡便にかつ均一にエツチングできる。
本発明の目的は化合物半導体基板を10〜50μmの厚
さまで簡便にかつ均一に薄くする方法を提供することに
ある。
さまで簡便にかつ均一に薄くする方法を提供することに
ある。
半導体基板の裏面をエツチングして10〜50μmに薄
くする方法としては1機械的なもの、化学的なもの、そ
してこれらを組み合わせてものとがある。化学的な方法
は結晶にひずみが入ることも少なく、エツチング速度も
かなり大きくすることができ、短時間で薄くすることが
可能である。
くする方法としては1機械的なもの、化学的なもの、そ
してこれらを組み合わせてものとがある。化学的な方法
は結晶にひずみが入ることも少なく、エツチング速度も
かなり大きくすることができ、短時間で薄くすることが
可能である。
化学的なエツチングの問題は、特にエツチング速度を大
きくした時、化合物半導体基板全体にわたって均一な厚
みにエツチングすることが難しいことである。
きくした時、化合物半導体基板全体にわたって均一な厚
みにエツチングすることが難しいことである。
本発明は、半導体基板のエツチングする面以外の主表面
を当該エツチング液に対し保護し、該半導体基板を傾け
て(その傾斜角度が60〜75度の範囲になるように傾
けてるのが良い)、且回転させながらエツチングするも
のである。
を当該エツチング液に対し保護し、該半導体基板を傾け
て(その傾斜角度が60〜75度の範囲になるように傾
けてるのが良い)、且回転させながらエツチングするも
のである。
本発明の方法によれば、化合物半導体基板を傾けること
により反応生成物が化合物半導体基板の表面に沿って流
れるため水平に静置するより均一にエツチングできる。
により反応生成物が化合物半導体基板の表面に沿って流
れるため水平に静置するより均一にエツチングできる。
回転を加えることにより厚みのばらつきが平均化されさ
らに均一性よくエツチングできる。
らに均一性よくエツチングできる。
〔発明の実施例〕
以下本発明の実施例を第1図、第2図により説明する。
第2図は第1図の直面の方向からの断面図である。
第1図に示すように、ガラス板(2)にはりっけたG
a A s半導体基板(3)をエツチング治具(1)に
70度傾けてビー力(4)内に立て。
a A s半導体基板(3)をエツチング治具(1)に
70度傾けてビー力(4)内に立て。
H,SO,:H2O,:H20=1:8:4 40℃の
エツチング液(5)中で毎分0.1 回転の速さで辺(
6)が辺(7)の位置になるように回転させる。エツチ
ングする以外の主面は、ガラス板(2)にはりつけられ
保護されている0本実施例によれば、400μm厚みの
2インチG a A s半導体基板が第4図の厚み分布
でエツチングできる。
エツチング液(5)中で毎分0.1 回転の速さで辺(
6)が辺(7)の位置になるように回転させる。エツチ
ングする以外の主面は、ガラス板(2)にはりつけられ
保護されている0本実施例によれば、400μm厚みの
2インチG a A s半導体基板が第4図の厚み分布
でエツチングできる。
第4図のA、B、Cは第3図に示したウェハ内の位置を
示している。また第5図に示すように半導体基板の傾斜
角度は60〜75度の時が厚みばらつきが最も小さくな
る。厚みばらつきは、GaAs半導体基板の端がなくな
るまでエツチングした時の最も厚い部分の厚みである。
示している。また第5図に示すように半導体基板の傾斜
角度は60〜75度の時が厚みばらつきが最も小さくな
る。厚みばらつきは、GaAs半導体基板の端がなくな
るまでエツチングした時の最も厚い部分の厚みである。
本発明によれば、化合物半導体基板を、欠陥を導入する
ことなく、S便に7!!1つ均一に薄層化できる。
ことなく、S便に7!!1つ均一に薄層化できる。
第1図は、ガラス板にはりつけた化合物半導体を60〜
75度傾けてエツチング液中に置いた時の横断面図、第
2図は第1図の正面図、第3図は第4図の測定点の2イ
ンチ半導体基板中での代表点位置を摺示する図、第5図
は傾斜角度と厚みばらつきの関係を示す図である。 1・・・エツチング治具、2・・・ガラス板、3・・・
化合物半導体基板、4・・・ピー力、5・・・エツチン
グ液、6・・・ガラス板の一辺、7・・・ガラス板の一
辺。
75度傾けてエツチング液中に置いた時の横断面図、第
2図は第1図の正面図、第3図は第4図の測定点の2イ
ンチ半導体基板中での代表点位置を摺示する図、第5図
は傾斜角度と厚みばらつきの関係を示す図である。 1・・・エツチング治具、2・・・ガラス板、3・・・
化合物半導体基板、4・・・ピー力、5・・・エツチン
グ液、6・・・ガラス板の一辺、7・・・ガラス板の一
辺。
Claims (1)
- 化合物半導体基板の一主表面をエッチングするにあた
り、他の主表面を当該エッチング液に対して保護しエッ
チング液中で該化合物半導体基板を傾けて、かつ回転さ
せながらエッチングする化合物半導体基板の薄層化法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8854885A JPS61248430A (ja) | 1985-04-26 | 1985-04-26 | 化合物半導体基板の薄層化法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8854885A JPS61248430A (ja) | 1985-04-26 | 1985-04-26 | 化合物半導体基板の薄層化法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61248430A true JPS61248430A (ja) | 1986-11-05 |
Family
ID=13945907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8854885A Pending JPS61248430A (ja) | 1985-04-26 | 1985-04-26 | 化合物半導体基板の薄層化法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61248430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109698123A (zh) * | 2017-10-24 | 2019-04-30 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED晶片的衬底腐蚀方法 |
-
1985
- 1985-04-26 JP JP8854885A patent/JPS61248430A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109698123A (zh) * | 2017-10-24 | 2019-04-30 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED晶片的衬底腐蚀方法 |
CN109698123B (zh) * | 2017-10-24 | 2020-09-18 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基LED晶片的衬底腐蚀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6465158B1 (en) | Semiconductor wafer dividing method | |
JPS5958827A (ja) | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 | |
US20100130021A1 (en) | Method for processing a silicon-on-insulator structure | |
US8633090B2 (en) | Method for forming substrate with buried insulating layer | |
JPS61248430A (ja) | 化合物半導体基板の薄層化法 | |
JP2588326B2 (ja) | 半導体ウエーハの製造方法 | |
JPS61158145A (ja) | 半導体基板の加工方法 | |
JP2642538B2 (ja) | 半導体ウエーハの製造装置 | |
JPS63127531A (ja) | 半導体装置の製造方法 | |
JPH11311579A (ja) | 半導体圧力センサのダイアフラム形成方法 | |
JP2000121520A (ja) | 透過型電子顕微鏡用試料の作成方法 | |
JPS5923104B2 (ja) | 軟x線露光用マスクの製造方法 | |
JP2842193B2 (ja) | 半導体装置製造用マスクの製造方法 | |
JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
JPH0270077A (ja) | 板状体のケミカルエッチング方法 | |
JPH07211876A (ja) | 半導体基体の作成方法 | |
JPH06216092A (ja) | 半導体装置の製造方法 | |
JPS63303084A (ja) | チタン用エッチング液 | |
JPH05152424A (ja) | 半導体基板固定用治具 | |
JPH0258329A (ja) | 半導体装置の製造方法 | |
JPS5815238A (ja) | 半導体装置の製造法 | |
JP2000340483A (ja) | X線露光用マスクの製造方法およびx線露光用マスク | |
JPH02201925A (ja) | 深掘りエッチング方法 | |
JPS63117428A (ja) | 半導体装置の製造方法 | |
JPS5861644A (ja) | 半導体装置の製造方法 |