JP3904934B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3904934B2 JP3904934B2 JP2002019537A JP2002019537A JP3904934B2 JP 3904934 B2 JP3904934 B2 JP 3904934B2 JP 2002019537 A JP2002019537 A JP 2002019537A JP 2002019537 A JP2002019537 A JP 2002019537A JP 3904934 B2 JP3904934 B2 JP 3904934B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- bonding wire
- sealing resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、放熱用の金属板を備えているとともに高集積化された半導体素子を搭載した樹脂封止型の半導体装置に関する。
【0002】
【従来の技術】
近年、IC,LSI等の半導体素子を搭載する半導体装置は、半導体素子が高集積化してきていることから更なる高密度実装化および小型化が要求されてきている。また、半導体素子の高集積化に伴ってその作動中の発熱量が増大してきている。例えば、光通信やマイクロ波通信、ミリ波通信等の分野で用いられる高周波信号で作動する半導体素子、MPU(Micro Processing Unit)に代表される高速演算処理をおこなう半導体素子、および高電流のスイッチングを行なうパワー半導体素子等では、作動時の発熱量が極めて大きくなっている。その結果、半導体素子が正常に作動する温度範囲の上限である約100℃を超えて温度が上昇するという問題点があった。
【0003】
また、半導体素子とそれを搭載する絶縁基板との熱膨張差により、半導体素子の接合部に生じる応力によってその接合部が剥離したり、絶縁基板に亀裂が発生し、半導体装置の信頼性を維持できなくなるという問題点もあった。特に高周波信号で作動する半導体素子の中には、シリコンを素材としたものだけでなく、GaAs,InP等を素材とした化合物半導体も多く、これらの半導体素子は、一般にシリコンを素材とした半導体素子と比較してI/O数(Input/Output数:入出力端子数)が少なく、半導体素子の大きさも小さくなり、従って局部的な熱応力によるストレスが発生しやすい。そのため、半導体装置の放熱性を向上させて、半導体素子の熱を効率良く放熱して冷却する必要があった。
【0004】
そこで、放熱特性の向上を図った半導体装置として、熱伝導性の良好な各種放熱板を設けたものが知られている。例えば、図4に示す半導体装置401では、半導体素子403が金属板407の下面に搭載されており、半導体素子403が絶縁基板402の貫通孔に挿置されるようにして、金属板407の下面で半導体素子403の周囲が絶縁基板402の上面に接着されている。半導体素子403はボンディングワイヤ404によって絶縁基板402の電極に電気的に接続されている。また、半導体素子403は、封止樹脂406によって覆われ保護されている。絶縁基板402の下面には、外部電気回路基板等に接続するための金属端子(導体バンプ)408が形成されている。この半導体装置401では、搭載された半導体素子403の熱は、金属板407を通じて半導体素子403の裏面(図4では上面)より直接外部に放熱され冷却される。
【0005】
また、図5に示す半導体装置501では、半導体素子503が絶縁基板502上に搭載されるとともにボンディングワイヤ504によってリード端子508と電気的に接続されている。また、半導体素子503を保護するために封止樹脂506によってモールド封止されている。半導体素子503の上方の封止樹脂506の上面には窪みが設けられ、その窪みに金属板507が接着されている。半導体素子503の熱は金属板507の露出面から外部に放熱され冷却される。
【0006】
これら従来の半導体装置401,501では、いずれも金属板407,507が放熱板として機能し、熱抵抗の低減に有効な構造となっている。
【0007】
【発明が解決しようとする課題】
しかしながら、図4の半導体装置401においては、絶縁基板402の下面の封止樹脂406が存在する領域には金属端子408を設けることができない。現在、半導体素子の高集積化に伴いI/O数は増加してきている。また、実装面積を小さくしたいという要求から半導体素子収納用パッケージ(以下、半導体パッケージともいう)も小さくなる傾向がある。即ち、小型の絶縁基板402の下面になるべく多くの金属端子408を設けようとすれば、絶縁基板402の下面全面に金属端子408を設けることが望ましいが、半導体装置401では、絶縁基板402の下面全面に金属端子408を設けることができない。そのため、I/O数を増加させることができない。また、I/O数を増加させると半導体パッケージも大きくなる。その結果、半導体装置401自体も大型化されて、小型化の要求を満足できないという問題点があった。
【0008】
また、図5の半導体装置501においては、その製造時に、半導体素子503を搭載した絶縁基板502とリード端子508の一端部を樹脂封止するために、封止空間を形成した金型で絶縁基板502とリード端子508を固定し型締めし、封止樹脂を注入して樹脂封止している。そのため、金型とボンディングワイヤ504との間隙が狭くなると封止樹脂を均一に充填することが困難となったり、製造後にボンディングワイヤ504が露出したりする恐れがあった。その他、金型とボンディングワイヤ504との間隙が狭いことから、注入される封止樹脂の流速が早くなり、ボンディングワイヤ504が倒れて互いに接触し短絡するといった問題点があった。その結果、半導体素子503に入出力される高周波信号を正確に伝達できなかったり、半導体素子503と金属板507とを十分に近づけることができず、満足できる放熱効果が得られないという問題点があった。
【0009】
従って、本発明は上記問題点を解決すべく完成されたものであり、その目的は、既存のボンディングワイヤを用いて半導体素子をワイヤボンディング実装しながら絶縁基板のI/O数を増加させることができ、薄型化かつ小型化が可能であり、また半導体素子の放熱性に優れた高い信頼性を有する樹脂封止型の半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、絶縁基板の上側主面に搭載された半導体素子と、該半導体素子の上面の外周部に形成された電極および前記上側主面の前記半導体素子の周囲に形成された電極パッドを電気的に接続した第1のボンディングワイヤと、前記半導体素子および前記第1のボンディングワイヤを覆うように設けられた封止樹脂層と、前記半導体素子の上方に配置されるとともに下面が前記封止樹脂層の上部に埋め込まれ上面が露出している金属板とを具備しており、前記金属板は、その下面の中央部に前記半導体素子の上面の中央部に近接して対向する下面を有する凸部が形成されているとともに、下面の外周部が前記第1のボンディングワイヤよりも最高位置が高くかつ略同じ高さを有するとともに前記電極および/または前記電極パッドに接続された複数の第2のボンディングワイヤで支持されていることを特徴とする。
【0011】
本発明は、半導体素子の上方に配置されるとともに下面が封止樹脂層の上部に埋め込まれ上面が露出している金属板が、第1のボンディングワイヤよりも高くかつ略同じ高さを有する複数の第2のボンディングワイヤで支持されていることから、金属板が第1のボンディングワイヤと接触して短絡せず、また金属板を半導体素子の極めて近くに配置することができる。その結果、既存のボンディングワイヤを用いて半導体素子をワイヤボンディング実装しながらも、半導体素子のワイヤボンディング面(上面)から半導体素子の熱を金属板を介して外部に効率的に放散して冷却することができる。半導体素子の熱は、半導体素子の上面に近接している金属板の下面の凸部を通じて拡散するため、高い放熱効率が得られる。従って、半導体素子が熱によって特性が劣化せず、半導体素子に入出力される高周波信号を正確に伝達でき、高い信頼性が得られる。
【0012】
また、金属板の下面を第2のボンディングワイヤで支持した構成であることから、半導体装置をきわめて薄型化することができる。
【0013】
また、金属板の下面の中央部に凸部を有しているため、半導体素子および第1のボンディングワイヤを覆って液状の封止樹脂層を設けた後に封止樹脂層の上部に金属板を自重で沈降させたり押し込む際に、凸部の側面に沿って樹脂が流れていくため、凸部周囲への樹脂の流れが均等になり、金属板のずれを小さくして精度良く配置することができる。従って、GaAs,InP等の化合物半導体素子のように小さい半導体素子に対して極めて有効である。
【0014】
さらに、半導体素子が搭載された絶縁基板の下面の全面に金属端子を設けることができ、その結果I/O数を増加させることができるとともに、金属端子を設けるために絶縁基板の下面の面積を増大させる必要がないため半導体装置を小型化することができる。
【0015】
【発明の実施の形態】
本発明の半導体装置について以下に詳細に説明する。図1は、本発明の半導体装置について実施の形態の一例を示す断面図である。図1において、1は、絶縁基板2、半導体素子3、第1のボンディングワイヤ4、第2のボンディングワイヤ5、封止樹脂層6、金属板7および金属端子8から成る半導体装置である。
【0016】
本発明の半導体装置1は、絶縁基板2の上側主面に搭載された半導体素子3と、半導体素子3の上面の外周部に形成された電極および上側主面の半導体素子3の周囲に形成された電極パッドを電気的に接続した第1のボンディングワイヤ4と、半導体素子3および第1のボンディングワイヤ4を覆うように設けられた封止樹脂層6と、半導体素子3の上方に配置されるとともに下面が封止樹脂層6の上部に埋め込まれ上面が露出している金属板7とを具備しており、金属板7は、その下面の中央部に半導体素子3の上面の中央部に近接して対向する下面を有する凸部が形成されているとともに、下面の外周部が第1のボンディングワイヤ4よりも最高位置が高くかつ略同じ高さを有するとともに電極および/または電極パッドに接続された複数の第2のボンディングワイヤ5で支持されている。
【0017】
金属板7の下面の凸部は、その外周端が半導体素子3上面の第1のボンディングワイヤ4が接続される電極よりも半導体素子3上面の中央部側にあるように設けられる。即ち、凸部の下面は、半導体素子3の上面の中央部(電極が設けられた外周部よりも中央側の領域)と同程度の面積を有する。そして、金属板7の下面に上記のような凸部があるので、半導体素子3および第1のボンディングワイヤ4を覆って液状の封止樹脂層6を設けた後に封止樹脂層6の上部に金属板7を自重で沈降させたり押し込む際に、凸部の側面に沿って樹脂が流れていくため、樹脂の周囲への流れが均等になり、金属板7をずれを小さくして精度良く配置することができる。そのため、金属板7は、第1のボンディングワイヤ4および第2のボンディングワイヤ5に接触することはない。
【0018】
凸部の側面に沿った樹脂の流れを良好にするために、金属板7下面の凸部は、球面状、逆円錐形状等の下に凸の曲面形状、逆四角錐等の逆多角錐形状などの形状、即ち凸部の下面の中心部が突出した形状であることが好ましい。具体的には、金属板7下面の凸部の形状は、凸部側面の金属板7下面に対する角度が0.03°〜90°である多角柱形状、または金属板7下面の中心部を頂点とする半球形状であることが好ましい。この場合、凸部の面に沿って樹脂が速やかに流れていくため、金属板7を封止樹脂層6上部内に設置する際の樹脂の流れがさらに均等になり、金属板7をさらに精度良く配置することができる。上記角度が0.03°未満では、均一な樹脂の流れを形成することが困難となる。また角度が90°を超える場合、樹脂の流れが阻害されてしまうため、金属板7の封止樹脂層6中での位置が不安定になり易い。より好ましくは、この角度は3〜60°がよい。
【0019】
また、金属板7下面から金属板7上面に達する貫通孔を形成すると、液状の樹脂が凸部の側面に流れるとともにその貫通孔内を上方に流れていくため、凸部の下面に空気溜りができるのを防ぐとともに金属板7の封止樹脂層6上部への沈降が促進されてその設置を速やかに行なうことができ、また金属板7の位置ずれがさらに小さくなる。
【0020】
金属板7下面の中央部の凸部は、金属板7下面の外周部からの突出長さ(高さ)は0.1mm〜0.6mmが好ましい。0.1mm未満では、金属板7を精度良く載置させるのが困難になり、0.6mmを超えると、第2のボンディングワイヤ5のループ高さの調整が困難になる。
【0021】
また、金属板7下面の中央部の凸部は、半導体素子3の上面の中央部に近接して対向する下面を有しているが、凸部の下面と半導体素子3の上面の中央部との間隔は500μm以下が好ましい。500μmを超えると、金属板7を保持する第2のボンディングワイヤ5の高さが500μmよりもかなり大きくなるため、第2のボンディングワイヤ5にねじれ等が発生して高さの制御が難しくなる。また、半導体素子3の熱を金属板7を介して放熱する際の放熱効率が低下し易くなる。さらに、凸部の下面が半導体素子3の上面の中央部に接していること(間隔が0μm)がより好ましく、放熱効率が最も高くなる。ただし、半導体素子3の表面は一般にパッシベーション膜で保護されているので、凸部の下面が半導体素子3の上面の中央部に接していても問題ないが、パッシベーション膜がない半導体素子3の場合は凸部の下面が半導体素子3の上面の中央部に接していない方がよい。
【0022】
金属板7の下面の凸部以外の部分(外周部)は、第1のボンディングワイヤ4よりも最高位置が高くかつ略同じ高さを有する複数の第2のボンディングワイヤ5で支持されている。従って、金属板7は、下面が封止樹脂層6の上部に埋設され上面が露出しているとともに、第1のボンディングワイヤ4に接触せずに第2のボンディングワイヤ5の頂部で下面の外周部が支持されている。
【0023】
本発明の絶縁基板2は、アルミナ(Al2O3)セラミックス、窒化アルミニウム(AlN)セラミックス、炭化珪素(SiC)セラミックス、ガラスセラミックス等のセラミックス、または鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、Fe−Ni合金、Al、銅(Cu)等の金属から成る。特に、軽量で安価である点でセラミックスが好ましい。
【0024】
本発明の半導体装置1は放熱性に優れているため、半導体素子4として、光通信、マイクロ波通信またはミリ波通信等の分野で用いられる高周波信号で作動する半導体素子、MPU等の高速演算処理を行なう半導体素子、または高電流のスイッチングを行なうパワー半導体素子等の作動中の発熱量が極めて大きいものに対して有効である。
【0025】
また本発明の半導体装置1は、ワイヤボンディングによる実装であるため、ほとんどの半導体素子に適応でき、フリップチップ実装ができない半導体素子へも適応可能である。即ち、フリップチップ実装では一般に錫(Sn)−鉛(Pb)合金半田を用いて実装しており、実装の際に230℃以上の温度を加えてSn−Pb合金半田を溶融し冷却して接続を行うが、InPを主成分とする半導体素子3の中には230℃程度の温度に耐えられないものがあるのに対して、ワイヤボンディングによる実装では何ら問題は無い。
【0026】
本発明の第1のボンディングワイヤ4は、半導体素子3の上面の電極と絶縁基板2の上側主面の電極パッドとを電気的に接続するようにボンディングされている。そして、複数の第2のボンディングワイヤ5は、それらの最高位置が第1のボンディングワイヤ4より高くなっているとともに、略同じ高さとなるようにワイヤリングされている。これにより、第2のボンディングワイヤ5は、金属板7を第1のボンディングワイヤ4に接触させることなく、金属板7を半導体素子3に可能な限り近づけて支持する支持体として機能する。
【0027】
なお、第2のボンディングワイヤ5は、半導体素子3の上面の電極と絶縁基板2の上側主面の電極パッドとを接続するもの(図1)、または絶縁基板2の上側主面の異なる電極パッド同士を接続するもの(図2)、さらには半導体素子3の上面の異なる電極同士を接続するものであってもよい。
【0028】
第2のボンディングワイヤ5が半導体素子3の上面の電極に接続される場合、第2のボンディングワイヤ5が接続される電極は、接続されても半導体素子3の性能に影響を及ぼすことのないものであることが良い。また、第2のボンディングワイヤ5が接続される電極を、例えばグランドを取るための電極(接地電極)としてもよく、その場合金属板7を通じて電気的なグランドを取ることが可能になる。
【0029】
本発明では、金属板7の上面が半導体素子3の上面に略平行になるようにして金属板7を支持して放熱を均一に行なうためには、3本以上の第2のボンディングワイヤ5を設けるのがよい。また、第2のボンディングワイヤ5を4本以上設ける場合であっても3本の第2のボンディングワイヤ5が金属板7に接触していればよい。勿論第2のボンディングワイヤ5の全てが金属板7に接触していてもよい。また、第2のボンディングワイヤ5は、金属板7の下面の中心に関する角度間隔が略同じであるのがよく、金属板7を安定的に支持できる。例えば、3本の場合、第2のボンディングワイヤ5の金属板7下面の中心に関する角度間隔は約120°がよい。なお、第2のボンディングワイヤ5の本数は多すぎても本数に比例して支持機能が向上するものではないため、コスト面からも10本程度以下が好ましい。
【0030】
さらに、第2のボンディングワイヤ5が奇数本の場合、金属板7に対して略等間隔に配置することが好ましい。また偶数本の場合、金属板7に対して略等間隔に配置するか、または2本づつ互いに対向するように配置することが好ましい。
【0031】
このように、第2のボンディングワイヤ5を配置して金属板7を支持することにより、封止樹脂層6で半導体素子3を保護する際にも、金属板7を安定的にかつ半導体素子3に略平行にして、さらに第1のボンディングワイヤ4と金属板7とを接触させずに信頼性良く支持することが可能となる。
【0032】
また、第1のボンディングワイヤ4と第2のボンディングワイヤ5との最高位置(頂部)の高さの差は、熱抵抗の低い金属板7が可能な限り半導体素子3の近くに配置されるとともに、第1のボンディングワイヤ4と金属板7とが短絡しないように配置されるようにすることが必要である。従って、半導体素子3の良好な放熱性、金属板7との短絡防止および半導体装置1の薄型化、小型化の点から、第1のボンディングワイヤ4と第2のボンディングワイヤ5との最高位置の高さの差は50〜100μm程度であることが好ましい。50μm未満では、第1のボンディングワイヤ4が金属板7と短絡し易くなる。100μm未満を超えると、半導体素子3の放熱性が低下するとともに半導体装置1が厚くなり易い。
【0033】
本発明の第1,第2のボンディングワイヤ4,5としては、電気伝導率が良くかつボンディング結合が可能なものを使用する。例えば、その直径が15〜100μmの線状のボンディングワイヤ、または厚さが10〜50μmで幅が100〜500μmのリボン状のボンディングワイヤが好ましい。
【0034】
線状のボンディングワイヤの場合、直径が15μm未満では、ボンディングする際にワイヤが蛇行し易く、最高位置の高さを制御して金属板7を第1のボンディングワイヤ4に短絡させずに支持するのが困難になる。直径が100μmを超えると、ボンディングする際にボンディングワイヤを簡単に切断することが困難となり、作業性に問題がある。リボン状のものの場合、厚さが10μm未満または幅が100μm未満では、ボンディングワイヤとして腰(強度)が弱くなり金属板7を第1のボンディングワイヤ4に短絡させずに支持することが困難となる。厚さが50μmを超えるかまたは幅が500μmを超えると、ボンディングする際にボンディングワイヤを簡単に切断することが困難となり、作業性に問題がある。
【0035】
本発明の第1,第2のボンディングワイヤ4,5としては、半導体素子3の電極および絶縁基板2の電極パッドも小型化されてきていることから、ファインピッチボンディングに対応するために、その線径は25〜32μmがより好ましい。また、第1,第2のボンディングワイヤ4,5の材質としてはAl,Au,Cu等の電気伝導率の良いものが好ましい。
【0036】
本発明の封止樹脂層6は、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、ポリエーテルアミン系樹脂等から成る。これらの樹脂が、第2のボンディングワイヤ5の最高位置よりも高くなるような厚みに、プリント法、ポッティング法等により塗布されることによって、封止樹脂層6が形成される。これらの樹脂は、半導体素子3および第1,第2のボンディングワイヤ4,5を覆って設けるための作業性の点で、塗布時には液状であることが好ましい。勿論塗布後に熱硬化または紫外線硬化させる。
【0037】
本発明においては、金属板7の下面に凸部が形成されているため、半導体素子3と第2のボンディングワイヤ5に支持された金属板7との間に介在する熱伝導率の低い封止樹脂層6の厚さを極めて薄くすることができ、封止樹脂層6による熱抵抗を小さくすることができる。また、熱伝導性の良い金属板7を、その下面を封止樹脂層6中に埋設して発熱する半導体素子3に極力近づけて配置できることから、半導体素子3と金属板7との間の熱抵抗を効果的に低減させることができる。
【0038】
本発明の金属板7は、Al,Cu,Au,Ag,Pt,Zn,Fe,Mo,Ti,W,Ni,Pd,ステンレススチール,真鍮,Fe−Ni−Co合金,Fe−Ni合金等から成り、放熱性、加工性、軽量、低コストの点でAl,Cuが好ましい。この金属板7は封止樹脂層6の硬化前に封止樹脂層6の上面に載置されるのがよい。封止樹脂層6が硬化する前であれば、金属板7は自重によって半導体素子3に近づくように封止樹脂層6中に沈降することができる。そして、第2のボンディングワイヤ5の最高位置の高さが第1のボンディングワイヤ4の最高位置よりも高くなっているため、第2のボンディングワイヤ5の最高位置よりも金属板7が半導体素子3に近づくことはない。また、金属板7が第1のボンディングワイヤ4と短絡して、高周波信号の伝送特性を劣化させたり電気的な接地(グランド)を乱すことはないため、半導体素子3に入出力する高周波信号の伝送特性が良好に維持される。
【0039】
また金属板7の外形寸法は、半導体素子3の上面に対する角度が45°以下である伝熱経路で放熱される半導体素子3の熱が金属板7の下面にほとんど到達することが効果的な放熱の点でよいことから、半導体素子3の外形寸法より大きく絶縁基板2の外形寸法以下であるのが好ましい。金属板7の冷却能力および金属板7の封止樹脂層6との密着力を考慮すると、上記の通り、半導体素子3の上方にその上面に対する角度が45°以下で放散される熱のほとんどが到達する範囲内に、金属板7を設けることがよい。なお、本発明の金属板7は、放熱板としての機能に加えて、半導体素子3の電磁的なシールド板として用いることもできる。
【0040】
【実施例】
本発明の半導体装置の実施例について以下に説明する。
【0041】
図1の半導体装置1を以下のように構成した。縦12mm×横12mm×厚さ0.5mmの外形寸法のアルミナセラミックスから成る正方形の絶縁基板2を用い、その上側主面の中央部に、縦7.5mm×横7.5mm×厚さ0.3mmの外形寸法であり高周波信号で作動する正方形の半導体素子3をエポキシ樹脂で接着して搭載した。次に、絶縁基板2の上側主面で半導体素子3の周囲に設けられた電極パッドと、半導体素子3の上面の外周部の電極とを、第1のボンディングワイヤ4で電気的に接続した。次に、半導体素子3の上面の四隅に設けられ、半導体素子3の機能に影響を及ぼさない電極と、絶縁基板2の上側主面の電極パッドとを、絶縁基板2上面の中心に対して120°の等角度間隔で3本の第2のボンディングワイヤ5で結線した。
【0042】
第1,第2のボンディングワイヤ4,5は、いずれも25μmの直径を有する金(Au)線とした。第1のボンディングワイヤ4の最高位置の高さは半導体素子3の上面から0.15mmであり、また第2のボンディングワイヤ5の最高位置の高さは、第1のボンディングワイヤ4の最高位置よりも0.1mm高くなるように半導体素子3の上面から0.25mmの高さに設定した。
【0043】
その後、封止樹脂層6形成用のエポキシ樹脂から成る液状の樹脂をプリント法によって、半導体素子3および第1,第2のボンディングワイヤ4,5が覆われるように、厚さ0.75mmで塗布した。封止樹脂層6を硬化させる前に、外形寸法が縦9mm×横9mm×厚さ0.5mmの正方形であり、下面の中央部に縦6mm×横6mm×高さ0.3mm、側面の下面に対する角度が90°である凸部を有するAlから成る金属板7を、絶縁基板2上面の中心と金属板7下面の中心とが重なるように位置合わせして封止樹脂層6の上面に載置した。この工程は、半導体素子3を絶縁基板2に搭載する設備、例えばロボットアーム等を有する実装機などと同じ設備を用いて行うことができる。
【0044】
その後、30分間放置して金属板7を封止樹脂層6上部に所定位置まで沈降させた後、封止樹脂層6をキュアして硬化させ、半導体素子3の上方にその上面から約0.25mmの距離に金属板7の凸部が位置するように埋設された半導体装置1(サンプルA)を作製した。
【0045】
また、比較例として、金属板7を有していないこと以外は上記実施例の半導体装置1と同様の構成の半導体装置(サンプルB)と、下面に凸部を有していない金属板(平板)を具備する以外は上記実施例の半導体装置1と同様の構成の半導体装置(サンプルC)を作製した。
【0046】
そして、サンプルA〜Cにそれぞれ通電して半導体素子3を駆動させたところ、半導体素子3はいずれも駆動時に3Wの熱を発熱した。サンプルA〜Cの放熱性を比較するため、半導体素子3の駆動時に、サンプルAの外表面に露出した金属板7上面の中央部の温度と、サンプルBの封止樹脂層6上面の中央部の温度と、サンプルCの外表面に露出した金属板7上面の中央部の温度をそれぞれ測定した。その結果、サンプルAでは露出した金属板7上面の中央部の表面温度が38℃であったのに対して、サンプルBの封止樹脂層6上面の中央部の表面温度は76℃であり、またサンプルCの金属板7中央部の表面温度は57℃であった。サンプルAは、サンプルBに対して38℃もの放熱性の改善が認められ、サンプルCに対して19℃の改善が認められた。
【0047】
また、金属板7の配置の精度は、金属板7下面の中心と半導体素子3上面の中心とのずれについて測定したところ、サンプルAはサンプルCに対して60%の改善が認められた。
【0048】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。例えば、図2に示すように、第2のボンディングワイヤ5をボンディングする際に半導体素子3上面の電極が選択できない場合、第2のボンディングワイヤ5を絶縁基板2の上側主面の電極パッド間で接続しても良い。また、金属板7は図1,図2に示すように上面が完全な平板状でなくてもよく、図3に示すように、金属板7の上面に凹凸を設けて表面積を大きくし、より放熱効果のある形状としても良い。
【0049】
【発明の効果】
本発明の半導体装置は、絶縁基板の上側主面に搭載された半導体素子と、半導体素子の上面の外周部に形成された電極および上側主面の半導体素子の周囲に形成された電極パッドを電気的に接続した第1のボンディングワイヤと、半導体素子および第1のボンディングワイヤを覆うように設けられた封止樹脂層と、半導体素子の上方に配置されるとともに下面が封止樹脂層の上部に埋め込まれ上面が露出している金属板とを具備し、金属板は、その下面の中央部に半導体素子の上面の中央部に近接して対向する下面を有する凸部が形成されているとともに、下面の外周部が第1のボンディングワイヤよりも最高位置が高くかつ略同じ高さを有するとともに電極および/または電極パッドに接続された複数の第2のボンディングワイヤで支持されていることにより、金属板が第1のボンディングワイヤと接触して短絡せず、また金属板を半導体素子の極めて近くに配置することができる。その結果、既存のボンディングワイヤを用いて半導体素子をワイヤボンディング実装しながらも、半導体素子のワイヤボンディング面(上面)から半導体素子の熱を金属板を介して外部に効率的に放散して冷却することができる。半導体素子の熱は、半導体素子の上面に近接している金属板の下面の凸部を通じて拡散するため、高い放熱効率が得られる。従って、半導体素子が熱によって特性が劣化せず、半導体素子に入出力される高周波信号を正確に伝達でき、高い信頼性が得られる。
【0050】
また、金属板の下面を第2のボンディングワイヤで支持した構成であることから、半導体装置をきわめて薄型化することができる。
【0051】
また、金属板の下面の中央部に凸部を有しているため、半導体素子および第1のボンディングワイヤを覆って液状の封止樹脂層を設けた後に封止樹脂層の上部に金属板を自重で沈降させたり押し込む際に、凸部の側面に沿って樹脂が流れていくため、凸部周囲への樹脂の流れが均等になり、金属板をずれを小さくして精度良く配置することができる。従って、GaAs,InP等の化合物半導体素子のように小さい半導体素子に対して極めて有効である。
【0052】
さらに、半導体素子が搭載された絶縁基板の下面の全面に金属端子を設けることができ、その結果I/O数を増加させることができるとともに、金属端子を設けるために絶縁基板の下面の面積を増大させる必要がないため半導体装置を小型化することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置について実施の形態の一例を示す断面図である。
【図2】本発明の半導体装置について実施の形態の他の例を示す断面図である。
【図3】本発明の半導体装置について実施の形態の他の例を示す断面図である。
【図4】従来の半導体装置の断面図である。
【図5】従来の半導体装置の他の例を示す断面図である。
【符号の説明】
1:半導体装置
2:絶縁基板
3:半導体素子
4:第1のボンディングワイヤ
5:第2のボンディングワイヤ
6:封止樹脂層
7:金属板
Claims (1)
- 絶縁基板の上側主面に搭載された半導体素子と、該半導体素子の上面の外周部に形成された電極および前記上側主面の前記半導体素子の周囲に形成された電極パッドを電気的に接続した第1のボンディングワイヤと、前記半導体素子および前記第1のボンディングワイヤを覆うように設けられた封止樹脂層と、前記半導体素子の上方に配置されるとともに下面が前記封止樹脂層の上部に埋め込まれ上面が露出している金属板とを具備しており、前記金属板は、その下面の中央部に前記半導体素子の上面の中央部に近接して対向する下面を有する凸部が形成されているとともに、下面の外周部が前記第1のボンディングワイヤよりも最高位置が高くかつ略同じ高さを有するとともに前記電極および/または前記電極パッドに接続された複数の第2のボンディングワイヤで支持されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002019537A JP3904934B2 (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002019537A JP3904934B2 (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224234A JP2003224234A (ja) | 2003-08-08 |
JP3904934B2 true JP3904934B2 (ja) | 2007-04-11 |
Family
ID=27743341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002019537A Expired - Fee Related JP3904934B2 (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3904934B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209882A (ja) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp | 半導体パッケージ及び半導体装置 |
EP2111636B1 (en) * | 2006-12-21 | 2021-08-04 | Bell Semiconductor, LLC | High thermal performance packaging for circuit dies |
JP5155890B2 (ja) * | 2008-06-12 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5309999B2 (ja) * | 2009-01-06 | 2013-10-09 | 富士通株式会社 | パッケージ基板の実装構造および電子部品 |
JP5626402B2 (ja) * | 2013-04-24 | 2014-11-19 | 大日本印刷株式会社 | 半導体装置、半導体装置の製造方法、およびシールド板 |
JP2017168486A (ja) * | 2016-03-14 | 2017-09-21 | 日本電気株式会社 | 電子装置およびその製造方法 |
JP6760487B2 (ja) | 2017-03-31 | 2020-09-23 | 株式会社村田製作所 | モジュール |
CN109564905A (zh) * | 2018-10-30 | 2019-04-02 | 长江存储科技有限责任公司 | Ic封装 |
-
2002
- 2002-01-29 JP JP2002019537A patent/JP3904934B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003224234A (ja) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1913633B1 (en) | Packaged integrated circuit with enhanced thermal dissipation | |
US7061080B2 (en) | Power module package having improved heat dissipating capability | |
US6075288A (en) | Semiconductor package having interlocking heat sinks and method of fabrication | |
US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
US6261868B1 (en) | Semiconductor component and method for manufacturing the semiconductor component | |
US6326678B1 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
US6552417B2 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
JP3632960B2 (ja) | 半導体装置 | |
KR19990067623A (ko) | 반도체장치와 그 제조방법 및 실장기판 | |
US20220238421A1 (en) | Molded packaging for wide band gap semiconductor devices | |
AU657774B2 (en) | Semiconductor chip module and method for manufacturing the same | |
WO2020110170A1 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
US20240096734A1 (en) | Leadframe spacer for double-sided power module | |
JP3904934B2 (ja) | 半導体装置 | |
US11721654B2 (en) | Ultra-thin multichip power devices | |
US6373125B1 (en) | Chip scale package with direct attachment of chip to lead frame | |
US20230326913A1 (en) | Package for power semiconductor devices | |
JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
KR20090031289A (ko) | 플립 칩 구조물 및 그 제조방법 | |
US8618653B2 (en) | Integrated circuit package system with wafer scale heat slug | |
JPH05206320A (ja) | マルチチップモジュール | |
JP3500016B2 (ja) | 半導体装置及びその製造方法 | |
JPH1022336A (ja) | 半導体装置の製造方法 | |
CN117542822A (zh) | 一种半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040716 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061219 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070110 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20140119 |
|
LAPS | Cancellation because of no payment of annual fees |