JPS61234588A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPS61234588A JPS61234588A JP60077990A JP7799085A JPS61234588A JP S61234588 A JPS61234588 A JP S61234588A JP 60077990 A JP60077990 A JP 60077990A JP 7799085 A JP7799085 A JP 7799085A JP S61234588 A JPS61234588 A JP S61234588A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- chip
- wire
- optical semiconductor
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｎ型及びｐ型基板をもつ光半導体素子の実用
的パンケージの組立に共用できるサブマウントに関する
ものである。
的パンケージの組立に共用できるサブマウントに関する
ものである。
第４図は例えば特開昭５８−８７８９２号に示された従
来のサブマウントを用いた光半導体素子の組立法を示し
、第４図（ａ）は従来法のサブマウントの例で、２は導
体からなるサブマウント ３はチップ接着部、４はワイ
ヤ接着部、７は絶縁体である。
来のサブマウントを用いた光半導体素子の組立法を示し
、第４図（ａ）は従来法のサブマウントの例で、２は導
体からなるサブマウント ３はチップ接着部、４はワイ
ヤ接着部、７は絶縁体である。
第４図中）は第４図（ａ）のサブマウントを用いたレー
ザチップの組立法を示す図で、１はレーザチップ。
ザチップの組立法を示す図で、１はレーザチップ。
６はステム、１１．１２はワイヤである。
次に動作について説明する。
半導体レーザ（ＬＤ）、発光ダイオード（ＬＥＤ）等の
光半導体素子はステム（又はパッケージ）本体６の電気
的極性が正となるように決められている。従って第４図
の組立法では電流がサブマウント２．チップ１．ワイヤ
１１．ワイヤ１２の順に流れる。ワイヤ１２は負のリー
ド端子（図示せず）に接着される。
光半導体素子はステム（又はパッケージ）本体６の電気
的極性が正となるように決められている。従って第４図
の組立法では電流がサブマウント２．チップ１．ワイヤ
１１．ワイヤ１２の順に流れる。ワイヤ１２は負のリー
ド端子（図示せず）に接着される。
従来の光半導体素子はｎ型又はｐ型の導電型を有する単
結晶基板上に結晶成長を行なうことによって形成される
。個々のチップの結晶の厚み構成としては、ＬＤの場合
一般に基板部公約１００μｍに対し、成長部分数μｍ程
度である。発光領域は結晶成長部分にあるので、基板側
を下にした場合、発光領域は上の方に来ることになる。
結晶基板上に結晶成長を行なうことによって形成される
。個々のチップの結晶の厚み構成としては、ＬＤの場合
一般に基板部公約１００μｍに対し、成長部分数μｍ程
度である。発光領域は結晶成長部分にあるので、基板側
を下にした場合、発光領域は上の方に来ることになる。
チップをサブマウントに接着する方法には、基板側を下
にする（接着する）ジャンクションアップ（Ｊｕｎｃｔ
ｉｏｎｕｐ）法と、発光領域を下にするジャンクション
ダウン（Ｊｕｎｃｔｉｏｎ ｄｏｗｎ ）法がある。第
４図の組立法では、サブマウントが正でなければならな
いので、ｎ型基板を用いたチップではジャンクションダ
ウンＵｕｎｃｔｉｏｎ ｄｏｗｎ ）法、ｐ型基板を用
いたチップではジャンクションアップ（Ｊｕｎｃｔｉｏ
ｎ ｕｐ ）法しか採用することができない。
にする（接着する）ジャンクションアップ（Ｊｕｎｃｔ
ｉｏｎｕｐ）法と、発光領域を下にするジャンクション
ダウン（Ｊｕｎｃｔｉｏｎ ｄｏｗｎ ）法がある。第
４図の組立法では、サブマウントが正でなければならな
いので、ｎ型基板を用いたチップではジャンクションダ
ウンＵｕｎｃｔｉｏｎ ｄｏｗｎ ）法、ｐ型基板を用
いたチップではジャンクションアップ（Ｊｕｎｃｔｉｏ
ｎ ｕｐ ）法しか採用することができない。
ジャンクションダウン（Ｊｕｎｃｔｉｏｎ ｄｏｗｎ
）法では発光領域の放熱性がよくなる一方、発光点がチ
ップ下方にあるので、接着時に発光領域にハンダが付着
し、ショートが起き、組立歩留が低下することが多い。
）法では発光領域の放熱性がよくなる一方、発光点がチ
ップ下方にあるので、接着時に発光領域にハンダが付着
し、ショートが起き、組立歩留が低下することが多い。
また、サブマウントとチップの線膨張係数のズレが大き
いと、発光領域に機械的歪が強く加わり、劣化の原因と
なる。ジャンクションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ
）法では放熱性が悪くなるが組立易く、かつ発光領域
に機械的歪が加わりにくいという利点を有する。どちら
の組立法を用いるかはチップの特性とその使用状態によ
り決めなければならない。しかし、チップ構造（主に電
極構造）によっては採用できない組立法もある。
いと、発光領域に機械的歪が強く加わり、劣化の原因と
なる。ジャンクションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ
）法では放熱性が悪くなるが組立易く、かつ発光領域
に機械的歪が加わりにくいという利点を有する。どちら
の組立法を用いるかはチップの特性とその使用状態によ
り決めなければならない。しかし、チップ構造（主に電
極構造）によっては採用できない組立法もある。
本発明は、上記のような問題点、即ちチップ組立法が限
定されるという点を解消するためになさレタもので、ｎ
型、ｐ型基板を問わずジャンクションアップ（Ｊｕｎｃ
ｔｉｏｎ ｕｐ ） ＋ ジャンクションダウン（Ｊｕ
ｎｃｔｉｏｎ ｄｏｗｎ ）組立が可能な光半導体素子
用サブマウントを提供することを目的とする。
定されるという点を解消するためになさレタもので、ｎ
型、ｐ型基板を問わずジャンクションアップ（Ｊｕｎｃ
ｔｉｏｎ ｕｐ ） ＋ ジャンクションダウン（Ｊｕ
ｎｃｔｉｏｎ ｄｏｗｎ ）組立が可能な光半導体素子
用サブマウントを提供することを目的とする。
本発明に係る光半導体素子用サブマウントは、サブマウ
ント本体を熱伝導率が良好で、電気的絶縁体から構成し
、該サブマウント上に光半導体素子チップを接着するた
めの導電性のチップ接着部と、ワイヤを接着するための
導電性のワイヤ接着部とを備えたものである。
ント本体を熱伝導率が良好で、電気的絶縁体から構成し
、該サブマウント上に光半導体素子チップを接着するた
めの導電性のチップ接着部と、ワイヤを接着するための
導電性のワイヤ接着部とを備えたものである。
この発明においては、サブマウント本体が電気的絶縁体
からなっているので、チップ接着部に接着されたチップ
はワイヤが接続されてない状態ではステムとも負リード
電極とも絶縁された状態となり、これに適当にワイヤを
接続することにより、ｎ型、ｐ型基板を問わず、種々の
組立法が可能となる。
からなっているので、チップ接着部に接着されたチップ
はワイヤが接続されてない状態ではステムとも負リード
電極とも絶縁された状態となり、これに適当にワイヤを
接続することにより、ｎ型、ｐ型基板を問わず、種々の
組立法が可能となる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による光半導体素子用サブマウン
トを示し、図中、第４図と同一符号は同一部分を示す。
図は本発明の一実施例による光半導体素子用サブマウン
トを示し、図中、第４図と同一符号は同一部分を示す。
第１図（ａ）はサブマウントを示し、２は電気的絶縁体
からなるサブマウント本体、３は該サブマウント本体２
上に設けられ、その上にチップを接着するためのチップ
接着部、４は上記サブマウント本体２上に設けられ、そ
の上にワイヤを接着するためのワイヤ接着部である。
からなるサブマウント本体、３は該サブマウント本体２
上に設けられ、その上にチップを接着するためのチップ
接着部、４は上記サブマウント本体２上に設けられ、そ
の上にワイヤを接着するためのワイヤ接着部である。
ここで上記サブマウント本体２の寸法は幅１．２゜奥行
０．４．厚み９．３３ｍｍとした。
０．４．厚み９．３３ｍｍとした。
第１図（ｂｌは第１図（ＩＩ）のサブマウントを用いた
レーザチップの組立法を示す図であり、１はレーザチッ
プ、６はステム（又はパッケージ）、１１゜１２．１３
はワイヤ、２０は出力光（レーザ光）である。このサブ
マウント本体２はその絶縁体部分を、ＢｅＯ又はＳｉＣ
を主成分とする物質とすることにより、熱伝導性が良好
となり、チップの放熱性を良くすることができる。
レーザチップの組立法を示す図であり、１はレーザチッ
プ、６はステム（又はパッケージ）、１１゜１２．１３
はワイヤ、２０は出力光（レーザ光）である。このサブ
マウント本体２はその絶縁体部分を、ＢｅＯ又はＳｉＣ
を主成分とする物質とすることにより、熱伝導性が良好
となり、チップの放熱性を良くすることができる。
次に動作について説明する。
第１図の組立法では電流がワイヤ１３から流入し、チッ
プ１．ワイヤ１１．ワイヤ１２の順に流れる。この組立
法はｎ型基板を用いたチップのジャンクションダウン（
Ｊｕｎｃｔｉｏｎ ｄｏｗｎ ）組立、ｐ型基板を用い
たチップのジャンクションアップ（Ｊｕｎｃｔｉｏｎ
ｕｐ ）組立のいずれにも適応できる。
プ１．ワイヤ１１．ワイヤ１２の順に流れる。この組立
法はｎ型基板を用いたチップのジャンクションダウン（
Ｊｕｎｃｔｉｏｎ ｄｏｗｎ ）組立、ｐ型基板を用い
たチップのジャンクションアップ（Ｊｕｎｃｔｉｏｎ
ｕｐ ）組立のいずれにも適応できる。
第２図は上記実施例のサブマウントの他の使用法を示す
図である。図中、第１図と同一符号は同一部分を示す。
図である。図中、第１図と同一符号は同一部分を示す。
第２図の組立法では電流がワイヤ１３から流入し、チッ
プ１．ワイヤ１２の順に流れる。この組立法も上記第１
図の組立法と同様、ｎ型基板を用いたチップのジャンク
ションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ組立、ｐ型基板
を用いたチップのジャンクションダウンＵｕｎｃｔｉｏ
ｎ ｄｏｗｎ ）組立のいずれにも適応できる。この組
立法ではワイヤ接着部４は必要ではない。
プ１．ワイヤ１２の順に流れる。この組立法も上記第１
図の組立法と同様、ｎ型基板を用いたチップのジャンク
ションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ組立、ｐ型基板
を用いたチップのジャンクションダウンＵｕｎｃｔｉｏ
ｎ ｄｏｗｎ ）組立のいずれにも適応できる。この組
立法ではワイヤ接着部４は必要ではない。
なお、第１．第２ｖｊ！Ｊで示した例では、サブマウン
トが直接ステム（又はパッケージ）に接着されていたが
、このサブマウントは導電体を介してステムに接着する
こともできる。
トが直接ステム（又はパッケージ）に接着されていたが
、このサブマウントは導電体を介してステムに接着する
こともできる。
第３図はステム６に相当する導電体として銀ブロックを
用いた場合の他の組立例を示し、図中、第１図と同一符
号は同一部分を示す、５は銀ブロック５からなる導電体
である。ワイヤ１３は導電体５に接着されている。
用いた場合の他の組立例を示し、図中、第１図と同一符
号は同一部分を示す、５は銀ブロック５からなる導電体
である。ワイヤ１３は導電体５に接着されている。
この構造を採用することにより、以下の実際的な利点が
生ずる。即ち、導電体（銀ブロック）５に組立られたチ
ップ１を最小単位として、チップを種々のパッケージに
組込む（組換える）ことが可能となる０組込みに際して
は、負リード端子からワイヤ１２を取外す必要が生ずる
が、ワイヤ１） ２はチップ本体とは分離されている為
、チップに力が加わることがなく、信頼性上問題が生ず
ることはない。
生ずる。即ち、導電体（銀ブロック）５に組立られたチ
ップ１を最小単位として、チップを種々のパッケージに
組込む（組換える）ことが可能となる０組込みに際して
は、負リード端子からワイヤ１２を取外す必要が生ずる
が、ワイヤ１） ２はチップ本体とは分離されている為
、チップに力が加わることがなく、信頼性上問題が生ず
ることはない。
以上のようにこの発明に係る光半導体素子用サブマウン
トによれば、サブマウント本体を熱伝導性が良好で、電
気的絶縁体から構成し、該サブマウント本体上に導電性
のチップ接着部とワイヤ接着部とを電気的に分離させて
設けたので、ｎ型基板、ｐ型基板を用いたチップに対し
、ジャンクションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ ）
＋ ジャンクションダウン（Ｊｕｎｃｔｉｏｎ ｄｏ
ｗｎ ）組立のいずれもが可能となり、あらゆる組立法
が可能となる。さらに熱伝導性のよいサブマウントを用
いているので、チップの放熱性も良好となる効果がある
。
トによれば、サブマウント本体を熱伝導性が良好で、電
気的絶縁体から構成し、該サブマウント本体上に導電性
のチップ接着部とワイヤ接着部とを電気的に分離させて
設けたので、ｎ型基板、ｐ型基板を用いたチップに対し
、ジャンクションアップ（Ｊｕｎｃｔｉｏｎ ｕｐ ）
＋ ジャンクションダウン（Ｊｕｎｃｔｉｏｎ ｄｏ
ｗｎ ）組立のいずれもが可能となり、あらゆる組立法
が可能となる。さらに熱伝導性のよいサブマウントを用
いているので、チップの放熱性も良好となる効果がある
。
第１図はこの発明の一実施例を示す図であり、第１図（
ａ）はサブマウントを示す図、第１図中）はサブマウン
トを用いた組立法を示す図、第２図は上記実施例を用い
た他の組立法を示す図、第３図はさらに他の組立法を示
す図であり、第４図は従来の組立法を示す図、第４図（
ａ）は従来のサブマウントを示す図、第４図（ｂ）はこ
のサブマウントを用いた組立法を示す図である。 １はチップ、２はサブマウント本体、３はチッ７”接ｆ
ＦｌＩＳ、 ４はワイヤ接着部、６はステム、１１゜
１２．１３はワイヤである。
ａ）はサブマウントを示す図、第１図中）はサブマウン
トを用いた組立法を示す図、第２図は上記実施例を用い
た他の組立法を示す図、第３図はさらに他の組立法を示
す図であり、第４図は従来の組立法を示す図、第４図（
ａ）は従来のサブマウントを示す図、第４図（ｂ）はこ
のサブマウントを用いた組立法を示す図である。 １はチップ、２はサブマウント本体、３はチッ７”接ｆ
ＦｌＩＳ、 ４はワイヤ接着部、６はステム、１１゜
１２．１３はワイヤである。
Claims (3)
- （１）熱伝導性が良好で電気的には絶縁体であるサブマ
ウント本体と、該サブマウント本体上に設けられその上
に光半導体素子チップを搭載するための導電性のチップ
接着部と、上記サブマウント本体上に上記チップ接着部
と電気的に分離されて設けられワイヤを接着するための
導電性のワイヤ接着部とを備えたことを特徴とする光半
導体素子用サブマウント。 - （２）上記サブマウント本体がＢｅＯ（酸化ベリリウム
）を含むものであることを特徴とする特許請求の範囲第
１項記載の光半導体素子用サブマウント。 - （３）上記サブマウント本体がＳｉＣ（シリコンカーバ
イド）を含むものであることを特徴とする特許請求の範
囲第１項記載の光半導体素子用サブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077990A JPS61234588A (ja) | 1985-04-11 | 1985-04-11 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077990A JPS61234588A (ja) | 1985-04-11 | 1985-04-11 | 光半導体素子用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234588A true JPS61234588A (ja) | 1986-10-18 |
Family
ID=13649266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077990A Pending JPS61234588A (ja) | 1985-04-11 | 1985-04-11 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234588A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482537A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Sub-mount for optical semiconductor element |
| US5214660A (en) * | 1990-09-25 | 1993-05-25 | Fujitsu Limited | Laser diode module and method for fabricating the same |
| JP2001345507A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | 半導体レーザおよび光ピックアップ |
| JPWO2019116981A1 (ja) * | 2017-12-15 | 2020-12-17 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167038A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Ltd | 光半導体素子用サブマウントの構造 |
-
1985
- 1985-04-11 JP JP60077990A patent/JPS61234588A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167038A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Ltd | 光半導体素子用サブマウントの構造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482537A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Sub-mount for optical semiconductor element |
| US5214660A (en) * | 1990-09-25 | 1993-05-25 | Fujitsu Limited | Laser diode module and method for fabricating the same |
| JP2001345507A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | 半導体レーザおよび光ピックアップ |
| JPWO2019116981A1 (ja) * | 2017-12-15 | 2020-12-17 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391153B2 (en) | Light emitting device provided with a submount assembly for improved thermal dissipation | |
| WO2013128794A1 (ja) | 半導体発光装置 | |
| KR20010062126A (ko) | 반도체 발광소자, 그 제조방법 및 탑재기판 | |
| KR20040027110A (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPH08264898A (ja) | 半導体レーザ装置 | |
| US5022035A (en) | Semiconductor laser device | |
| KR100632006B1 (ko) | 발광다이오드 패키지 | |
| JPS5833885A (ja) | レ−ザ−ダイオ−ド | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPH06232510A (ja) | 半導体レーザ素子 | |
| KR890002811B1 (ko) | 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPS63318193A (ja) | 光半導体用サブマウント | |
| JPH02306681A (ja) | 半導体レーザ装置 | |
| JPH01150379A (ja) | 発光装置 | |
| JPH04275482A (ja) | 半導体装置用マウント | |
| JPH0459791B2 (ja) | ||
| JPS63144588A (ja) | 半導体チツプレ−ザ用サブマウント | |
| JPH06163981A (ja) | 半導体装置 | |
| JPH02278783A (ja) | 半導体レーザ | |
| JPH0451073B2 (ja) | ||
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| KR102228938B1 (ko) | 커플드 반도체 패키지 | |
| KR100335106B1 (ko) | Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 |