JPS61232749A - 回線品質検出方法および装置 - Google Patents

回線品質検出方法および装置

Info

Publication number
JPS61232749A
JPS61232749A JP7308985A JP7308985A JPS61232749A JP S61232749 A JPS61232749 A JP S61232749A JP 7308985 A JP7308985 A JP 7308985A JP 7308985 A JP7308985 A JP 7308985A JP S61232749 A JPS61232749 A JP S61232749A
Authority
JP
Japan
Prior art keywords
signal
circuit
error correction
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7308985A
Other languages
English (en)
Inventor
Tsutomu Sakai
勉 坂井
Shigeo Nakajima
繁雄 中島
Akira Mishima
三島 発
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7308985A priority Critical patent/JPS61232749A/ja
Publication of JPS61232749A publication Critical patent/JPS61232749A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル無線通信装置の受信装置に利用する
。本発明は、移動衛星で中継される信号を受信する無線
通信装置あるいは移動無線通信装置などで、アンテナ指
向方向を信号到来方向に追尾制御するための精度の高い
回線品質検出に適する。
〔概要〕
本発明は、誤り訂正後の受信信号を再び同−論理で誤り
訂正符号化して、受信信号と比較することにより回線品
質を検出する方法において、受信信号を複数のレベルに
識別して複数ビットの判定信号を得て、この判定信号と
の比較を行うことにより、 回線品質の検出精度を向上するものである。
〔従来の技術〕
第2図に従来例装置のブロック構成図を示す。
端子lには受信復調信号が入力し、この信号を誤り訂正
復号回路2により送信側の誤り訂正の論理に合わせて誤
り復号する。この出力信号は並列信号であり、これをも
う一度同一の誤り訂正論理による誤り訂正符号回路3に
より誤り訂正符号化する。この回路3の出力には誤り訂
正が正しく実行されている限り、送信信号と等しい信号
が出力されていることになる。
端子1の受信復調信号を遅延回路4により遅延させた信
号とこの回路3の出力信号とを比較回路5により比較す
る。遅延回路4の遅延量は誤り訂正復号回路2および誤
り・訂正符号回路3の動作時間の和に等しい。この状態
で回線に誤りがなければ、比較回路5の再入力の信号は
等しいから、その出力には値「0」が送出される。もし
回線に誤りがあると、比較回路5の出力には値「1」が
送出される。
したがってカウンタ6で、受信信号に同期するクロック
により一定時間毎にリセットしながら、上記比較回路5
の出力信号を計数すれば、その計数出力が小さいほど受
信信号に誤りが小さく、計数出力が大きいほど受信信号
に誤りが大きいことになる。これをプログラムされた続
出専用メモリ7のアドレス入力に与えて翻訳することに
より、出力端子8に回線品質を表す所望の制御信号を得
ることができる。
〔発明が解決しようとする問題点〕
この方法は優れた方法であるが、回線に誤りがあったか
否かの2値情報を基準に判定を行うので、カウンタ6で
比較的長時間にわたり累積計数を行わないと、回線品質
を表す信号が得られない。特に、回線信号の伝送速度が
小さいときや、誤りの少ないとき、あるいは受信信号の
信号対雑音比が低いときには、端子8に得られる信号の
精度が悪くなる。したがって、この端子8の信号により
アンテナの指向方向を制御しようとすると、回線品質が
変化してから、相当の時間を経過した後に指向方向の制
御が行われることになり、制御遅れ時間が大きくなる欠
点がある。
本発明はこれを解決するもので、短時間で高い精度の回
線品質検出を行うことができる方法および装置を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明の第一の発明は、回線品質検出方法であって、受
信ディジタル信号を誤り訂正復号化しこの復号化した信
号を再度同一の誤り訂正の論理で誤り訂正符号化し、こ
の符号化した信号と上記受信ディジタル信号から得られ
る判定信号とを比較して、その受信ディジタル信号の回
線品質を検出する方法において、上記判定信号は、受信
ディジタル信号を多値レベルで識別して量子化した複数
ビットの信号であり、上記誤り訂正符号化した信号とこ
の判定信号とを上記複数ビットの各ビット毎に比較する
ことを特徴とする。
本発明の第二の発明は装置であって、受信ディジタル信
号の誤り訂正復号回路と、この誤り訂正復号回路の出力
信号にこの誤り訂正と同一の誤り訂正論理で誤り訂正符
号化を行う誤り訂正符号回路と、この誤り訂正符号回路
の出力と上記受信ディジタル信号から得られる判定信号
とを比較する比較回路と、この比較回路の出力の一致ま
たは不一致出力を所定周期毎に積算する回路と、この積
算する回路の計数値を翻訳する回路とを備えた回線品質
検出装置において、上記受信ディジタル信号を多値レベ
ルで識別し量子化した複数ビットの信号を上記判定信号
として出力するレベル判定回路を備え、上記比較回路は
、上記複数ビットの信号を各ピント毎に比較する回路を
含み、上記積算する回路はこの各ビット毎に比較する回
路の出力について重み付けして積算する手段を含むこと
を特徴とする。
〔作用〕
受信復調信号を送信側と同一の誤り訂正の論理により誤
り訂正復号化し、この復号化した信号を再度同一の誤り
訂正の論理で符号化する。したがって、この再度誤り訂
正符号化された信号は、誤り訂正回路が正しく動作して
いる限り送信側の送信信号と等しい。ここで、この信号
と比較する受信信号の方を本発明では多値信号に変換す
る。すなわち、受信信号を複数のレベルで判定して多値
信号とし、この多値信号の各ビットについて、上述の誤
り訂正符号化した信号と比較する。これにより、回線品
質の検出結果は2値ではなく多値で得られることになり
その精度が向上する。
〔実施例〕
第1図は本発明実施例装置のブロック構成図である。端
子1には図外の受信機から得られる受信復調信号が入力
する。この端子1の信号は誤り訂正復号回路2により送
信側と同一の誤り訂正論理により復号化されその出力に
送出される。この出力は並列信号である。この出力は誤
り訂正符号回路3に入力して、再度同一の誤り訂正論理
により誤り訂正符号化される。この誤り訂正符号回路3
の出力は、3個の比較回路51〜53のそれぞれ一方の
入力に接続される。一方、端子1の受信復調信号は遅延
回路4′により遅延され、レベル判定回路11で3ビツ
トの信号に量子化される。この量子化された3ビツトの
各出力は、それぞれ比較回路51〜53の他方の入力に
接続される。遅延回路4′は、遅延回路4′の信号伝送
時間およびレベル判定回路11の信号伝送時間の和が、
ちょうど回路2および3の伝送時間になるように設定さ
れる。
本発明の第一の特徴は、この受信復調信号を量子化し、
この量子化された各ビットについて誤り訂正符号回路3
の出力信号と比較を行うところにある。
比較回路51〜53の各出力は可変分周回路13の分周
値指定入力に接続される。この可変分周回路13には、
発振器14の信号が入力している。可変分周回路13の
出力はカウンタ6の入力に接続され、このカウンタ6の
出力は続出専用メモリ7のアドレス入力に接続される。
可変分周回路13には端子9から受信クロック信号が与
えられる。またカウンタ6および読出専用メモリ7には
それぞれ分周カウンタ10′からそれぞれリセットクロ
ックおよび続出クロックが与えられる。
本発明の第二の特徴は、カウンタ6の入力に3個の比較
回路の出力に重み付けを行う回路、具体的には可変分周
回路13を設けたところにある。
この装置の動作を説明すると、誤り訂正復号回路2およ
び誤り訂正符号回路3は、送信側と同一の誤り訂正の論
理で受信復調信号に対して誤り訂正を行い、さらにもう
一度誤り符号化を行うから、誤り訂正符号回路3の出力
には、誤り訂正の復号および符号が正しく実行されてい
る限り、送信側の送信出力と等しい信号が現れている。
この送信出力と等しい信号と、レベル判定回路11で量
子化された受信復調信号とを比較回路51で各ビット毎
に比較する。
この作用をアイパターンを用いて説明する。第3図は復
調アイパターンの一例を示す図である。
横軸は時間(1ビツト相当分)を表し、縦軸は信号振幅
(基準化された値)を表す。第3図の実線のパターンは
理想的な信号すなわち回路3の出力に現れる送信信号と
等しい信号を表す。破線のパターンは端子1に到来する
受信復調信号である。
すなわちこの破線の信号は回線の雑音により影響を受け
て、識別時点でαだけ振幅が小さくなり、それだけビッ
ト誤りを起こし易くなっている。
したがって、第3図の識別時点で破線のパターンの振幅
について、これを横軸に平行な点線で表す8つの領域に
ついて識別する。具体的にはレベル判定回路11で識別
時点の振幅がこの何れの領域にあるかにより、3ビツト
の判定信号として第2図右欄に示す量子化された信号を
送出する。
この第3図の例で考えると、誤り訂正符号回路3の出力
には、第2図に実線で示すパターンがあるから、識別時
点でその値はrlJである。これに対して、レベル判定
回路11は3ビツトの信号としてrl 10Jを送出し
ているから、はじめの2ビツトは「1」に対し一致する
が、最後の1ビツトは「1」に対して不一致である。す
なわち比較回路51および52は「0」を出力するが、
比較回路53は「1」を出力する。
可変分周回路13は発振器14の出力をその入力の値に
したがって分周して出力する。入力の3ビツトにいずれ
もrOJが入力すれば、その分周値は「0」であって、
出力パルスは送出されない。上述の例では可変分周回路
13の入力は「001」であるから、可変分周回路13
の出力には1個のパルスが送出される。かりに可変分周
回路13の入力がrl 11Jであれば、可変分周回路
13の出力には7個のパルスが出力される。すなわち、
第2図のαの値に応じて8段階の比較結果が送出される
ことになる。第2図で説明した従来例では、これが1ビ
ツトすなわち「1」とrOJとの2段階であったから、
4倍の精度で回線品質が検出されたことになる。
表 この可変分周回路13の1回の出力パルスの数を比較回
路51〜53の出力に対応させると表のとおりである。
この可変分周回路13の出力パルスはカウンタ6で累積
計数される。この計数はリセットクロックが入力される
まで累積される。この実施例ではリセットクロツタの周
期は0.5秒である。すなわち0.5秒毎にその回線品
質が数量で表示され、その信号が続出専用メモリ7のア
ドレス入力に与えられ、翻訳されて端子8にアンテナ方
向を制御するに便利な信号として出力される。
第3図の説明はアイパターンが上側の実線の状態にある
ときについて行ったが、アイパターンが下側の実線にあ
るときについても同様である。
第4図は受信信号の信号対雑音比(C/N : Cは搬
送波電力、Nは雑音電力)と、受信信号の信号対雑音比
推定値の標準偏差を示す図である。実線の曲線は計算値
であり、Q印は実測値を示す。
この図より、本発明の方法が従来方法に比べて精度の高
い検出を行っていることがわかる。
〔発明の効果〕
以上説明したように、本発明によれば、ディジタル無線
通信回線の回線品質を高い精度で短い時間に検出するこ
とができる。本発明の装置はすべてディジタル信号で処
理されるので、回路を集積回路で構成することができる
本発明の方法および装置は、アンテナの方向制御に利用
されてきわめて有用である。従来方式による制御にくら
べて、そのレベル判定のビット数を選択することにより
、所望の値だけ制御精度を向上することができる利点が
ある。
【図面の簡単な説明】
第1図は本発明実施例装置のブロック構成図。 第2図は実施例装置のブロック構成図。 第3図は受信復調信号のアイパターンの一例を示す図。 第4図は受信信号の信号対雑音比(C/N)に対する推
定値標準偏差を示す図。 1・・・受信復調信号の入力端子、2・・・誤り訂正復
号回路、3・・・誤り訂正符号回路、4.4’90.遅
延回路、5.51〜53・・・比較回路、6・・・カウ
ンタ、7・・・読出専用メモリ、8・・・出力端子、9
・・・クロック入力端子、10・・・分周回路、11・
・・レベル判定回路、13・・・可変分周回路、14・
・・発振器。

Claims (3)

    【特許請求の範囲】
  1. (1)受信ディジタル信号を誤り訂正復号化しこの復号
    化した信号を再度同一の誤り訂正の論理で誤り訂正符号
    化し、この符号化した信号と上記受信ディジタル信号か
    ら得られる判定信号とを比較して、その受信ディジタル
    信号の回線品質を検出する方法において、 上記判定信号は、受信ディジタル信号を多値レベルで識
    別して量子化した複数ビットの信号であり、 上記誤り訂正符号化した信号とこの判定信号とを上記複
    数ビットの各ビット毎に比較する ことを特徴とする回線品質検出方法。
  2. (2)受信ディジタル信号の誤り訂正復号回路と、この
    誤り訂正復号回路の出力信号にこの誤り訂正と同一の誤
    り訂正論理で誤り訂正符号化を行う誤り訂正符号回路と
    、 この誤り訂正符号回路の出力と上記受信ディジタル信号
    から得られる判定信号とを比較する比較回路と、 この比較回路の出力の一致または不一致出力を所定周期
    毎に積算する回路と、 この積算する回路の計数値を翻訳する回路とを備えた回
    線品質検出装置において、 上記受信ディジタル信号を多値レベルで識別し量子化し
    た複数ビットの信号を上記判定信号として出力するレベ
    ル判定回路を備え、 上記比較回路は、上記複数ビットの信号を各ビット毎に
    比較する回路を含み、 上記積算する回路はこの各ビット毎に比較する回路の出
    力について重み付けして積算する手段を含む ことを特徴とする回線品質検出装置。
  3. (3)重み付けして積算する手段は、比較回路の各ビッ
    トの出力を分周値とする可変分周回路を含む特許請求の
    範囲第(2)項に記載の回線品質検出装置。
JP7308985A 1985-04-05 1985-04-05 回線品質検出方法および装置 Pending JPS61232749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7308985A JPS61232749A (ja) 1985-04-05 1985-04-05 回線品質検出方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7308985A JPS61232749A (ja) 1985-04-05 1985-04-05 回線品質検出方法および装置

Publications (1)

Publication Number Publication Date
JPS61232749A true JPS61232749A (ja) 1986-10-17

Family

ID=13508261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7308985A Pending JPS61232749A (ja) 1985-04-05 1985-04-05 回線品質検出方法および装置

Country Status (1)

Country Link
JP (1) JPS61232749A (ja)

Similar Documents

Publication Publication Date Title
CA2055450C (en) Bit error rate detection
CA2127597C (en) Variable rate communication method and a variable rate communication system
JP3187036B2 (ja) デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器
RU2000123760A (ru) Связное приемное устройство
US4577332A (en) Digital decoding arrangement
US3457510A (en) Modified duobinary data transmission
US5987631A (en) Apparatus for measuring bit error ratio using a viterbi decoder
US4829523A (en) Error masking in digital signal transmission
JPS63296425A (ja) 通信方法及び符号化装置
US6519740B1 (en) Bit detection method in a radio communications system
RU2214690C2 (ru) Способ восстановления переданных информационных сигналов после прохождения их через канал связи
US5671256A (en) Method for decoding a digital signal
CA1052006A (en) Adaptive delta modulation system
US4791485A (en) System for detecting a transmission error
JPS61232749A (ja) 回線品質検出方法および装置
US6785298B1 (en) Method for detecting transmission rate of code division multiple access (CDMA) type communication terminals
US6647445B2 (en) Data transmission by an alternating frequency analog signal
JPH09247219A (ja) 信号判定器
RU2210858C2 (ru) Способ помехоустойчивой передачи информации
GB1560698A (en) Receiving apparatus
JPH02241249A (ja) 干渉検出方式
JPS63194440A (ja) デイジタル信号受信方式
JPH01296716A (ja) ビタビ復号器
JPH0152938B2 (ja)
JPH07112161B2 (ja) ブロック符号復号方法