JPS61230369A - トライアツク - Google Patents
トライアツクInfo
- Publication number
- JPS61230369A JPS61230369A JP7213185A JP7213185A JPS61230369A JP S61230369 A JPS61230369 A JP S61230369A JP 7213185 A JP7213185 A JP 7213185A JP 7213185 A JP7213185 A JP 7213185A JP S61230369 A JPS61230369 A JP S61230369A
- Authority
- JP
- Japan
- Prior art keywords
- opposite
- thyristor
- insulating films
- triac
- mutually
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 239000008188 pellet Substances 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトライブックの転流時臨界オフ電圧上昇率を改
良したトライブックに関する。
良したトライブックに関する。
第４図は従来のトライブックの一例を示す断面図である
。Ｎ型シリコン基板を使用して、通常の拡散技術により
容易に製作出来るものである。基Ｔ１電極９及びＴ、電
極７に接続する部分はＰ型エミッタ層として働く。
。Ｎ型シリコン基板を使用して、通常の拡散技術により
容易に製作出来るものである。基Ｔ１電極９及びＴ、電
極７に接続する部分はＰ型エミッタ層として働く。
このトライブックの駆動モードには４つある。
すなわちＴ１電極９に○、Ｔ雪電極電極７を印加し、ゲ
ート電極８に■又はｅを印加し逆阻止サイリスタと同じ
方向に導通させ為２つのモードと、ＴＩ電極９に■、Ｔ
３電極７にｅを印加し前記と逆の方向に導通させる２つ
のモードである。
ート電極８に■又はｅを印加し逆阻止サイリスタと同じ
方向に導通させ為２つのモードと、ＴＩ電極９に■、Ｔ
３電極７にｅを印加し前記と逆の方向に導通させる２つ
のモードである。
さてトライブックを導通、非導通の状態に制御する方法
としては、導通している方向と逆方向にバイアスをかけ
、導通時の電流を保持電流以下にして強制的にオフさせ
る方法である。
としては、導通している方向と逆方向にバイアスをかけ
、導通時の電流を保持電流以下にして強制的にオフさせ
る方法である。
さて、従来の逆バイアスを印加する方法は、近年の機器
の高速化に対して、逆バイアスの立ち上がり時間を短か
くして対応を計るという方向で対処して来た。しかしト
ライアックの機能が追いつかず、逆バイアスにより導通
時の方向と逆方向の方を導通させてしまう誤動作が起こ
った■この誤動作を防ぐために、臨界オフ電圧上昇率を
改良することが必要であり、従来方法としては、第４図
に示す、対向するＮ型エミツタ層４及び６に、互いが重
なり合わない対向部Ｌ（対向部の幅をＬとする）を設け
て、導通時の電荷を非導通のサイリスタ部に影響させな
い方策を取って来た。
の高速化に対して、逆バイアスの立ち上がり時間を短か
くして対応を計るという方向で対処して来た。しかしト
ライアックの機能が追いつかず、逆バイアスにより導通
時の方向と逆方向の方を導通させてしまう誤動作が起こ
った■この誤動作を防ぐために、臨界オフ電圧上昇率を
改良することが必要であり、従来方法としては、第４図
に示す、対向するＮ型エミツタ層４及び６に、互いが重
なり合わない対向部Ｌ（対向部の幅をＬとする）を設け
て、導通時の電荷を非導通のサイリスタ部に影響させな
い方策を取って来た。
しかるに本方法では、対向部りを十分に取らなければな
らず、チップ小型化の面で問題となる。又Ｐ型エミッタ
層２及び３とＴ８電極７及びＴ、電極９の接する部分は
等電位であるから、ある程度までしか電荷の残留をおさ
えることが出来ず、この為、臨界オフ電圧上昇率の改良
に対して制限が加わるという欠１点があった。
らず、チップ小型化の面で問題となる。又Ｐ型エミッタ
層２及び３とＴ８電極７及びＴ、電極９の接する部分は
等電位であるから、ある程度までしか電荷の残留をおさ
えることが出来ず、この為、臨界オフ電圧上昇率の改良
に対して制限が加わるという欠１点があった。
本発明の目的は、上記欠点を除去することＫよシ、臨界
オフ電圧上昇率が改善され、かつチップの小型化が可能
なトライアックを提供することにある。
オフ電圧上昇率が改善され、かつチップの小型化が可能
なトライアックを提供することにある。
〔問題点を解決するための手段〕
本発明のトライアックは、互いに隣接する層が第２のエ
ミツタ層の互に嵐なり合わない対向部に絶縁膜を設けた
ことからなっている。
ミツタ層の互に嵐なり合わない対向部に絶縁膜を設けた
ことからなっている。
第１図は本発明の第１の実施例を示す模式的断面図であ
る。本実施例は第４図に示す従来例に本発明を適用した
ものであり、同じ参照番号は同じ要素を表わす。本実施
例は、対向する２つのＮ型エミツタ層４及び６の互いに
電なり合わない対向部りに、それぞれ絶縁層１０を設け
たことを特徴としている。本実施例による絶縁層１０は
、各拡散層を設けた後にイオン注入法によりＮｔ又はＯ
８をＰ型領域２及び３の所定の位置に選択的に注入し１
０００℃程度の不活性ガス中にてアニールすることによ
り形成したものである。
る。本実施例は第４図に示す従来例に本発明を適用した
ものであり、同じ参照番号は同じ要素を表わす。本実施
例は、対向する２つのＮ型エミツタ層４及び６の互いに
電なり合わない対向部りに、それぞれ絶縁層１０を設け
たことを特徴としている。本実施例による絶縁層１０は
、各拡散層を設けた後にイオン注入法によりＮｔ又はＯ
８をＰ型領域２及び３の所定の位置に選択的に注入し１
０００℃程度の不活性ガス中にてアニールすることによ
り形成したものである。
第２図及び第３図は、本発明の第２及び第３の実施例を
示す平面図で、それぞれ本発明を実際に適用したトライ
アックの一例であり、第２図はサイドゲート型トライア
ック、第３図はセンターゲート型トライブックである。
示す平面図で、それぞれ本発明を実際に適用したトライ
アックの一例であり、第２図はサイドゲート型トライア
ック、第３図はセンターゲート型トライブックである。
両図中の参照番号は第１図の場合と同じでありどのトラ
イブックにも適用出来ることがわかる。
イブックにも適用出来ることがわかる。
本発明では、上記のように互いに対向するサイリスタ部
が、絶縁膜によって完全に分離されている為に、片方の
導通時におけるもう一つへのサイリスタ接合への影響を
最小限におさえることが出来る。そのため転流時の臨界
オフ電圧上昇率を改善することが可能となシ、高速な電
気機器へ使用出来るサイリスタが得られる。さらに対向
部りの幅りは、絶縁膜の幅の制御によシ、十分に小さく
することが可能となり、半導体ベレットそのものを小さ
く出来る効果がある。
が、絶縁膜によって完全に分離されている為に、片方の
導通時におけるもう一つへのサイリスタ接合への影響を
最小限におさえることが出来る。そのため転流時の臨界
オフ電圧上昇率を改善することが可能となシ、高速な電
気機器へ使用出来るサイリスタが得られる。さらに対向
部りの幅りは、絶縁膜の幅の制御によシ、十分に小さく
することが可能となり、半導体ベレットそのものを小さ
く出来る効果がある。
第１図は本発明の第１の実施例を示す模式的断面図、第
２図、第３図はそれぞれ本発明の第２゜第３の実施例を
示す平面図、第４図は一従来例を示す模式的断面図であ
る。 １・・・・・・Ｎｉｌペース層、２，３・・・・・・Ｐ
型領域、４゜５．６・・・・・・Ｎ型エミツタ層、７・
・・・・・Ｔ、電極、８・・・・・・ゲート電極、９・
・・・・・Ｔ１１ｉｃ極、１０・・・・・・絶縁層、Ｌ
・・・・・・対向部（対向部幅）。 Ｉ＝Ｎ型ヘーズ層 ７：Ｔ２噛り干封 Ａり；秀と末
飽■（第 １ 回 茅３ 回
２図、第３図はそれぞれ本発明の第２゜第３の実施例を
示す平面図、第４図は一従来例を示す模式的断面図であ
る。 １・・・・・・Ｎｉｌペース層、２，３・・・・・・Ｐ
型領域、４゜５．６・・・・・・Ｎ型エミツタ層、７・
・・・・・Ｔ、電極、８・・・・・・ゲート電極、９・
・・・・・Ｔ１１ｉｃ極、１０・・・・・・絶縁層、Ｌ
・・・・・・対向部（対向部幅）。 Ｉ＝Ｎ型ヘーズ層 ７：Ｔ２噛り干封 Ａり；秀と末
飽■（第 １ 回 茅３ 回
Claims (2)
- （１）互いに隣接する層が異なる導電型よりなる５層構
造のトライアックにおいて、一主面側の第１のエミッタ
層と他主面側の第２のエミッタ層の互いが重なり合わな
い対向部に絶縁層を設けたことを特徴とするトライアッ
ク。 - （２）絶縁層がＮ＿２又はＯ＿２をイオン注入し熱処理
することに形成されてなる特許請求の範囲第（１）項記
載のトライアック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7213185A JPS61230369A (ja) | 1985-04-05 | 1985-04-05 | トライアツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7213185A JPS61230369A (ja) | 1985-04-05 | 1985-04-05 | トライアツク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230369A true JPS61230369A (ja) | 1986-10-14 |
Family
ID=13480435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7213185A Pending JPS61230369A (ja) | 1985-04-05 | 1985-04-05 | トライアツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994885A (en) * | 1988-07-01 | 1991-02-19 | Sanken Electric Co., Ltd. | Bidirectional triode thyristor |
| EP1324394A1 (fr) * | 2001-12-28 | 2003-07-02 | STMicroelectronics S.A. | Commutateur statique bidirectionnel sensible dans les quadrants Q4 et Q1 |
| WO2017046944A1 (ja) * | 2015-09-18 | 2017-03-23 | 新電元工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
1985
- 1985-04-05 JP JP7213185A patent/JPS61230369A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994885A (en) * | 1988-07-01 | 1991-02-19 | Sanken Electric Co., Ltd. | Bidirectional triode thyristor |
| EP1324394A1 (fr) * | 2001-12-28 | 2003-07-02 | STMicroelectronics S.A. | Commutateur statique bidirectionnel sensible dans les quadrants Q4 et Q1 |
| FR2834385A1 (fr) * | 2001-12-28 | 2003-07-04 | St Microelectronics Sa | Commutateur statique bidirectionnel sensible dans les quadrants q4 et q1 |
| WO2017046944A1 (ja) * | 2015-09-18 | 2017-03-23 | 新電元工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
| CN106716643A (zh) * | 2015-09-18 | 2017-05-24 | 新电元工业株式会社 | 半导体装置、以及半导体装置的制造方法 |
| JP6157043B1 (ja) * | 2015-09-18 | 2017-07-05 | 新電元工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
| TWI594424B (zh) * | 2015-09-18 | 2017-08-01 | 新電元工業股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| US10326010B2 (en) | 2015-09-18 | 2019-06-18 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| CN106716643B (zh) * | 2015-09-18 | 2020-12-22 | 新电元工业株式会社 | 半导体装置、以及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091766A (en) | Thyristor with first and second independent control electrodes | |
| US5099300A (en) | Gated base controlled thyristor | |
| US5360746A (en) | Method of fabricating a semiconductor device | |
| JPS6150392B2 (ja) | ||
| JP3183055B2 (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| JP2585505B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0716005B2 (ja) | 半導体装置 | |
| US3696273A (en) | Bilateral, gate-controlled semiconductor devices | |
| JPS61230369A (ja) | トライアツク | |
| JP3371836B2 (ja) | 半導体装置 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPH0142510B2 (ja) | ||
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2508068B2 (ja) | 半導体装置 | |
| KR100298573B1 (ko) | 플레이너형트라이악소자 | |
| JPH045274B2 (ja) | ||
| JPH07120804B2 (ja) | 半導体装置の製造方法 | |
| JPH029463B2 (ja) | ||
| KR100336521B1 (ko) | 코너 게이트형 사이리스터 소자 | |
| JP3017783B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP3094682B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JP2515016B2 (ja) | サイリスタ | |
| JP2772215B2 (ja) | 静電誘導半導体装置 | |
| JPS62150780A (ja) | たて形ｍｏｓｆｅｔ |