JPS61229725A - Wafer processor - Google Patents

Wafer processor

Info

Publication number
JPS61229725A
JPS61229725A JP6790685A JP6790685A JPS61229725A JP S61229725 A JPS61229725 A JP S61229725A JP 6790685 A JP6790685 A JP 6790685A JP 6790685 A JP6790685 A JP 6790685A JP S61229725 A JPS61229725 A JP S61229725A
Authority
JP
Japan
Prior art keywords
wafer
wafers
cassette
cassettes
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6790685A
Other languages
Japanese (ja)
Inventor
Teruya Sato
光弥 佐藤
Ryozo Hiraga
平賀 亮三
Mitsuaki Seki
関 光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6790685A priority Critical patent/JPS61229725A/en
Publication of JPS61229725A publication Critical patent/JPS61229725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Sheets, Magazines, And Separation Thereof (AREA)
  • Warehouses Or Storage Devices (AREA)
  • Pile Receivers (AREA)
  • Feeding Of Articles By Means Other Than Belts Or Rollers (AREA)

Abstract

PURPOSE:To efficiently improve productivity and make into a smaller size by vertically moving cassettes accommodating a number of wafers interlockedly, centering the wafers carried out of the cassettes, transferring the wafers onto a wafer chuck for positioning and performing a chip test. CONSTITUTION:Wafer cassettes WK1-WK4 that accommodate a number of wafers are stacked to form two-decker stacks with openings opposed to one another and each of the two-decker stacks is vertically moved with one cassette interlocked with the other. A finger FG for placing the wafers is made capable of pantographical movement by arms AM1 and AM2 and shafts G1, G2 and G3. The wafer WF carried out of the cassette WK by the arms AM1 and AM2 and the finger FG is centered by a centering hand CH, transferred to a wafer chuck WCT on an X-Y stage ST, positioned by a sensor QS either manually under visual observation through a monitor TVD or automatically, and then a chip test operation is performed under a microscope OP.

Description

【発明の詳細な説明】 〔分 野〕 本発明は高密度集積回路製造用のウェハの処理即ち回路
焼付、表面検査、チップ動作試験等に用いるウェハ処理
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field] The present invention relates to a wafer processing apparatus used for processing wafers for manufacturing high-density integrated circuits, ie, circuit baking, surface inspection, chip operation testing, etc.

〔従来技術〕[Prior art]

゛従来この種の装置においては、その精密度、生産性、
占有面積等に難点が存し、特にウェハカセットの配置機
構、ウェハの取出し、収納機構に難点が存した。
゛Conventionally, in this type of equipment, its accuracy, productivity,
There were problems with the area occupied, and particularly with the wafer cassette placement mechanism, wafer removal and storage mechanisms.

〔目 的〕〔the purpose〕

本発明は上記難点を解消し、超精密性、高生産性、小型
化等の特徴を備え、特にウェハカセットの配置及びウェ
ハ取出し、収納機構に改良が施され、高生産性、小型化
に効果的なウェハ処理装置を提供することを目的とする
The present invention solves the above-mentioned difficulties and has features such as ultra-precision, high productivity, and miniaturization. In particular, the arrangement of the wafer cassette, wafer ejection, and storage mechanism are improved, and it is effective in high productivity and miniaturization. The purpose is to provide a wafer processing apparatus that is

(実施例) 第1図は本発明の一実施例に係るウェハプローバの全体
概観図にして、WKI〜WK4はウェハWFを多数枚収
納する4個のウェハカセットで、各々開口部を対向させ
て2段に積層する。WKDI、WKD2は各2段のウェ
ハカセットを連動して各々上下動させるための駆動部、
FGはウェハ載置用のフィンガ、AMI 。
(Embodiment) FIG. 1 is an overall overview diagram of a wafer prober according to an embodiment of the present invention, and WKI to WK4 are four wafer cassettes that store a large number of wafers WF, with openings facing each other. Stack in two layers. WKDI and WKD2 are drive units for interlocking the two stages of wafer cassettes and moving them up and down, respectively;
FG is the wafer mounting finger, AMI.

AM2はアーム、Gl、G2.G3は軸でフィンガFG
が伸縮自在に移動可能の如く構成される。ADは前記ア
ーム及びフィンガを上下動及び回転自在に移動可能にす
るための駆動部である。ウエハカセツ)WKからアーム
AMI。
AM2 is arm, Gl, G2. G3 is a shaft and finger FG
is constructed so that it can be moved telescopically. AD is a drive unit that allows the arm and finger to move vertically and rotatably. Wafer cassette) Arm AMI from WK.

AM2及びフィンガFGによって搬出されたウェハWF
はセンタリングハンドCHによって中心出しが行なわれ
XYステージST上のウェハチャックWC上に移される
。移されたウェハWFは静電容量型センサQSによって
再位置決めされる。またこのときテレビ(TV)カメラ
TVK及びテレビモニタTVDによって目視手動または
自動位置決めされる。
Wafer WF carried out by AM2 and finger FG
is centered by a centering hand CH and transferred onto a wafer chuck WC on an XY stage ST. The transferred wafer WF is repositioned by the capacitive sensor QS. At this time, the positioning is performed manually or automatically by visual observation using a television (TV) camera TVK and a television monitor TVD.

ウェハチャックWCにセンタリングハンドCHにより正
確に位置決めされたウェハWFはXYステージSTの移
動により顕微fiOPの真下に設定され、目視観察によ
るウェハWF上のチップ端子と不図示のプローブ端子と
の位置合せが行なわれる。その後所定のチップテスト動
作が行なわれ、テスト終了後ウェハWFはフィンガFC
,アームAMI 、AM2によりウェハカセットWKの
元の位置に戻され1以上の動作を繰り返すことによりチ
ップテスト動作が行なわれる。第2.第3図は第1図の
要部側面図及び上面図でウェハカセットWKからの取出
し。
The wafer WF, which has been accurately positioned on the wafer chuck WC by the centering hand CH, is set directly below the microscope fiOP by moving the XY stage ST, and the chip terminals on the wafer WF and the probe terminals (not shown) can be aligned by visual observation. It is done. After that, a predetermined chip test operation is performed, and after the test, the wafer WF is transferred to the finger FC.
, AMI, and AM2 return the wafer cassette WK to its original position and repeat one or more operations to perform a chip test operation. Second. FIG. 3 is a side view and a top view of the main part of FIG. 1, showing the removal of the wafer from the cassette WK.

収納の様子を示す図である0例えばウェハカセットWK
4はウェハカセットWK3と共にウェハカセット駆動部
WKDにより所定の位置まで上昇される。フィンガFG
及びアームAMI。
For example, a wafer cassette WK is a diagram showing how it is stored.
4 and the wafer cassette WK3 are raised to a predetermined position by the wafer cassette driving section WKD. Finger FG
and Arm AMI.

AM2はアーム伸縮駆動部ADにより左右に移動しウェ
ハWFI〜WF4等の取出し、収納を行なう、アーム伸
縮駆動部ADは昇降機構HDにより上下動され、ウェハ
WFI−WF4等の中から特定のウェハの選択を行なう
、MOはアーム伸縮駆動部ADに回転運動を与える駆動
部で、ウェハカセットWKとウェハチャックWC間のウ
ェハ搬送動作を行なう、LZは半導体レーザ源、HMは
半導体レーザ源LZからのレーザ光LWをウェハカセッ
ト側へ向けて照射するハーフミラ−で、ウェハカセット
外端に設けられた全反射ミラーFMで反射したレーザ光
LWを透過させ半導体レーザセンサPSに伝達する。半
導体レーザセンサPSはこの反射レーザ光を検出するこ
とによりウェハWFの現在位置を確実に知ることができ
、フィンガFGとウェハWFの衝突等の誤動作を防止す
ることができる。また光源として半導体レーザ源を用い
たので発光ダイオード等に比べてウェハ位置検出精度は
格段に向上する。またウェハ取出し及び収納を兼用する
ウェハカセットを多数設定できるのでウェハ処理速度が
格段に向上する。さらにセンサPSはウェハカセット識
別コード情報KC3,KO2等も読取らせることができ
る。
AM2 is moved left and right by an arm extension/contraction drive unit AD to take out and store wafers WFI to WF4, etc. The arm extension/contraction drive unit AD is moved up and down by an elevating mechanism HD to select a specific wafer from wafers WFI to WF4, etc. MO is a drive unit that provides rotational motion to the arm extension/contraction drive unit AD, and performs a wafer transfer operation between the wafer cassette WK and the wafer chuck WC.LZ is a semiconductor laser source, and HM is a laser beam from the semiconductor laser source LZ. The half mirror irradiates the light LW toward the wafer cassette side, and transmits the laser light LW reflected by the total reflection mirror FM provided at the outer end of the wafer cassette to the semiconductor laser sensor PS. By detecting this reflected laser light, the semiconductor laser sensor PS can reliably know the current position of the wafer WF, and can prevent malfunctions such as collision between the fingers FG and the wafer WF. Furthermore, since a semiconductor laser source is used as a light source, the accuracy of wafer position detection is significantly improved compared to a light emitting diode or the like. Further, since a large number of wafer cassettes can be set for both taking out and storing wafers, the wafer processing speed is greatly improved. Furthermore, the sensor PS can also read wafer cassette identification code information KC3, KO2, etc.

即ちKO2,KO2等は論理rlJ  、rQ」を表わ
すコードから成り、これをセンサPSが上下及びまたは
水平方向に移動してKO2等のコード情報を読取リカセ
ットNo等を知ることができる。
That is, KO2, KO2, etc. are made up of codes representing logic rlJ, rQ, and the sensor PS moves vertically and/or horizontally to read the code information of KO2, etc., and the cassette number etc. can be known.

第4図は回路焼付、検査等に用いられるウェハWFの一
例を示す図で、WCNはウェハを應別するコード情報で
、ウェハ番号、ウェハカセット番号、ロフト番号等が準
備・される、この情報の書込にはレクチル原板からの露
光焼付、レーザ焼付、インク等種々用いられ、この情報
の読取りには第1図のテレビカメラTVKが用いられる
。CHPは検査される回路チップ領域を示す。
FIG. 4 is a diagram showing an example of a wafer WF used for circuit burning, inspection, etc. WCN is code information for sorting wafers, and this information is used to prepare and prepare wafer numbers, wafer cassette numbers, loft numbers, etc. Various methods such as exposure printing from a reticle original plate, laser printing, and ink are used to write the information, and a television camera TVK shown in FIG. 1 is used to read this information. CHP indicates the circuit chip area to be tested.

第5図はウエハカセツ)WKの開口部を見た正面図で、
第4図のウェハWFが例えば25枚収納される様子を示
す、ここでウェハWF2゜WF3はウェハの種々の処理
により弧状に変形した場合を強調して示しである。この
ようにつエバは厳密には平面性を失なっているのが一般
的と見なされるので、ウェハの取出し等の際フィンガF
Gの突入位置には細心の注意を払う必要がある。そこで
フィンガの出入動作の前にあらかじめ各ウェハの位置を
正確に検出し、かつフィンガFGの最安全突入位置即ち
各ウェハ間の中心位置P1〜F26等を算出しておけば
良い。
Figure 5 is a front view looking at the opening of the wafer cassette (WK).
FIG. 4 shows how, for example, 25 wafers WF are stored. Here, wafers WF2 and WF3 are shown with an emphasis on the case where they have been deformed into arcuate shapes due to various treatments of the wafers. Strictly speaking, it is generally considered that the wafer has lost its flatness, so when taking out the wafer, etc.
It is necessary to pay close attention to the position of G entry. Therefore, the position of each wafer may be accurately detected in advance before the finger moves in and out, and the safest entry position of the finger FG, that is, the center position between each wafer, P1 to F26, etc., may be calculated.

第6図はフィンガ出入制御手順を示すフローチャートで
第1図のリードオンリーメモリROMにマイクロ命令と
して格納されているもので、以下この手順に従って動作
を説明する。
FIG. 6 is a flowchart showing a finger entry/exit control procedure, which is stored as a microinstruction in the read-only memory ROM of FIG. 1, and the operation will be described below according to this procedure.

ステップSAlではまずウェハ位置検出手段例えばレー
ザセンサPSを所定の原点位置例えば第5図の最下辺位
置から上昇を始め、ウェハ位、     微検出を開始
する。センサPSが最初のウェハFlを検出した段階で
最初の距離d1が決定され、同様に2枚目のウェハWF
2の最低部を検出した段階で距離d2が決定され、ステ
ップSA2にてdl、d2を第1図のランダムアクセス
メモリRAMに記憶させる。
In step SAl, first, the wafer position detecting means, for example, the laser sensor PS, starts to rise from a predetermined origin position, for example, the lowest position in FIG. 5, and fine detection of the wafer position is started. The first distance d1 is determined at the stage when the sensor PS detects the first wafer Fl, and the second wafer WF is similarly determined.
2 is detected, the distance d2 is determined, and in step SA2, dl and d2 are stored in the random access memory RAM shown in FIG.

次いでステップSA3で各ウェハ間の中心位置を求める
ためd 1/2 、d2/2を第1図のマイクロプロセ
ッサMPUが算出し、各値をRAMに記憶させる。この
高々2箇所の距離di、d2を計測するのみで最初のウ
ェハWF1の正確な取出し、収納は可能なのでセンサP
SをステップSA4にて原点まで下降させる0次いでウ
ェハWFIの取出しのためにフィンガFGをステップS
A3で算出したdl/2の位置まで上昇させる。これに
より第5図の最安全点P1にフィンガFCを位置させる
ことができる。この地点P1でフィンガFGをアームA
MI、AM2により伸長させウェハカセットWKに挿入
(ステップ5AD)させ1次いで更にd1/2だけフィ
ンガFCを上昇(ステップ5A7)させる、これでフィ
ンガFGの上面がウェハWFIの下面に接触することが
できるので、不図示の真空吸引機構がオンとなって作動
し、フィンガFGがウェハWFIを吸着(ステップ5A
8)L、その後ざらにd2/2だけ上昇(ステップ5A
9)させる0次いでフィンガFGはウェハWF2を吸着
したままウェハカセットWKから引抜(ステップSA 
10)かれ、ウェハWFIをxYステージSTにアーム
AM1、AM2により移送(ステップSA l l)さ
れ1回路焼付、検査等の処理(ステップ5A12)が行
なわれ、処理が終了すると処理済みウェハWFIはXY
ステージSTからフィンガFGに回収、再び吸着(ステ
ップ5A13)されて第5図の原点(最下辺位置)に回
動して対向待機する。ウェハWFIの収納のためにフィ
ンガFGを今度は第5図のdl+d2/2の位置即ち安
全点P2まで上昇(ステップ5A14)させる、この位
置P2にてフィンガFGをウェハカセットWKにアーム
AMI 、AM2により挿入(ステップ5A15)する
0次いでフィンガFGをd2/2だけ下降(ステップS
A 16)させる、これによりウェハWFLは元の位置
の突起KR,KLに乗り1次いで真空吸引機構がオフと
されるのでウェハWFIはフィンガFGから離脱(ステ
ップ5A17)され、その後フィンガFGをさらにd2
/2だけ下降(ステップS A 18)され、次いでフ
ィンガFGだけがカセットwKから引抜(ステップ5A
19)かれる0以上の制御によりウェハWFIの取出し
、収納が正確、安全に行なわれる0次いでウェハWF2
の取出し、収納時には今度はセンサpsがd2.d3を
計測、d2/2、d3/2を算出、記憶させて上記と同
様の制御を行なう、したがって各ウェハの全ての位11
dl−d28を記憶させる必要がなく高々2個所dn、
dn+1の記憶番地があれば良いのでメモリ節約効果が
大となるものである。しかし各ウェハの全ての位置を記
憶させても良い。
Next, in step SA3, the microprocessor MPU shown in FIG. 1 calculates d 1/2 and d2/2 in order to find the center position between each wafer, and stores each value in the RAM. Since it is possible to accurately take out and store the first wafer WF1 by simply measuring the distances di and d2 between these two locations, the sensor P
S is lowered to the origin in step SA4.Finger FG is then lowered to step S to take out the wafer WFI.
Raise it to the position of dl/2 calculated in A3. This allows the finger FC to be positioned at the safest point P1 in FIG. At this point P1, move finger FG to arm A.
MI and AM2 are used to extend the wafer and insert it into the wafer cassette WK (step 5AD), then further raise the finger FC by d1/2 (step 5A7), so that the upper surface of the finger FG can come into contact with the lower surface of the wafer WFI. Therefore, the vacuum suction mechanism (not shown) is turned on and operated, and the fingers FG attract the wafer WFI (step 5A).
8) L, then roughly rise by d2/2 (step 5A
9) Then, the fingers FG are pulled out from the wafer cassette WK while holding the wafer WF2 (step SA).
10) Then, the wafer WFI is transferred to the xY stage ST by arms AM1 and AM2 (step SA l l), and processing such as one circuit baking and inspection is performed (step 5A12). When the processing is completed, the processed wafer WFI is transferred to the xY stage ST.
It is collected from the stage ST to the finger FG, is adsorbed again (step 5A13), rotates to the origin (lowest position) in FIG. 5, and stands by facing it. In order to store the wafer WFI, the finger FG is now raised to the position dl+d2/2 in FIG. Insert (step 5A15) 0 Then lower finger FG by d2/2 (step S
A16) As a result, the wafer WFL rides on the protrusions KR and KL at the original position, and then the vacuum suction mechanism is turned off, so the wafer WFI is separated from the finger FG (step 5A17), and then the finger FG is further moved d2.
/2 (step S A 18), and then only the finger FG is pulled out from the cassette wK (step 5A
19) Taking out and storing the wafer WFI is performed accurately and safely by the control of 0 or more.
When taking out and storing the sensor ps is d2. Measure d3, calculate d2/2 and d3/2, store them, and perform the same control as above. Therefore, all positions 11 of each wafer
There is no need to memorize dl-d28, and dn can be stored in at most 2 locations.
Since it is sufficient to have a memory address of dn+1, the memory saving effect is large. However, all positions of each wafer may be stored.

第7図は第1図の4個のウェハカセットの処理方式の複
数モードを示すフローチャートで、前例同様にその命令
がROMに格納されている。即ち互いに開口部が対向し
ている2対のウェハカセットWK 1eWK3 、WK
2MWK4を利用して各カセットをウェハの取出し、収
納の両面に用いるモードかまたは取出し、収納各専用に
用いるモードかを選択できるようにした制御例を示すも
のである0例えば検査したウェハが不良品であることが
判明した場合、取出したときと同じ元の位置に戻さない
でエラーウェハをまとめて専用カセットに収納したい場
合がある。またウェハの処理速度向上即ちウェハカセッ
トの交換時間を節約したい場合もある。したがって上記
両モードを好適に選択できるようにすれば使い勝手が向
上し好ましい、第7図のステップSBIではまずどちら
のモードで動作させるかを判別する。これには第1図の
RAM内の特定フラグを調べ、特定フラグが例えばrl
Jであればステップ5B2111ち取出し、収納の両用
モードに、「0」であればステップSB7即ち取出し、
収納専用モードに各々進む、ステップ5B21に進んだ
ときはウエハカセツ)WKI、WK2の各ウェハを順に
取出し、検査等の処理終了後、元の場所に収納する。こ
の動作制御前述の886図の制御手順に従って進められ
る。ウエハカセツ)WKI、WK2を処理している時間
中にステップ5B22によりウエハカセツ)WK3.W
K4を処理予定のウェハが収納されている新しいものと
交換する。ウエハカセツ)WKI、WK2の全てのウェ
ハの処理が終了するとステップ5B41゜5B42に進
む、ステップ5B41ではステラ7’5B21と同様に
ウェハカセットWK3.WK4の各ウェハを順に取出し
、処理した後、元の場所トルに収納する動作を行なう、
同時にウエハカセツ)WKI、WK2の新旧交換を行な
う、ウェハカセットWK3の処理前にウェハカセット識
別用コード情報をマーク板KC3からセンサPSにより
読取らせRAMに記憶させても良い、このように構成す
ればウェハカセットの供給管理の際の無人化が促進され
、また環境のクリーン度の維持も容易となる。またウェ
ハカセットの識別用の専門のセンナも省略されるので小
型に構成でき、したがって広いクリーンルームが不要と
なり、クリーンルームの維持費用も安価となる。
FIG. 7 is a flowchart showing a plurality of modes of processing the four wafer cassettes shown in FIG. 1, and the instructions thereof are stored in the ROM as in the previous example. That is, two pairs of wafer cassettes WK 1eWK3 , WK whose openings face each other
2 This is an example of control in which the MWK4 can be used to select whether each cassette is used for both wafer ejection and storage, or only for ejection and storage.0 For example, if the inspected wafer is defective. If this is found to be the case, it may be desirable to store the error wafers together in a dedicated cassette without returning them to the same original position as when they were taken out. There are also cases where it is desired to improve the processing speed of wafers, that is, to save time for exchanging wafer cassettes. Therefore, it is preferable to be able to suitably select between the above two modes, as this will improve usability.In step SBI in FIG. 7, it is first determined which mode is to be operated. To do this, check the specific flag in the RAM shown in Figure 1, and if the specific flag is, for example, rl.
If it is "J", step 5B2111 is set to the dual-use mode of ejecting and storing; if it is "0", step SB7 is ejecting,
Each of the wafers WKI and WK2 (wafer cassette when proceeding to step 5B21) is taken out in sequence, and after processing such as inspection is completed, the wafers are stored in their original locations. This operation control is performed according to the control procedure shown in FIG. 886 described above. During the processing of wafer cassettes) WKI and WK2, the wafer cassettes) WK3. W
Replace K4 with a new one containing the wafer to be processed. Wafer cassette) When all the wafers in WKI and WK2 have been processed, the process proceeds to steps 5B41 and 5B42. In step 5B41, the wafer cassette WK3. Each wafer of WK4 is taken out in order, processed, and then stored in its original location.
At the same time, the wafer cassette (WKI, WK2) is replaced with the new one.Before processing the wafer cassette WK3, the wafer cassette identification code information may be read from the mark plate KC3 by the sensor PS and stored in the RAM.If configured in this way, Unmanned supply management of wafer cassettes is facilitated, and the cleanliness of the environment is also easily maintained. Furthermore, since a special sensor for identifying wafer cassettes is omitted, the structure can be made compact, and therefore a large clean room is not required, and the cost of maintaining the clean room is also reduced.

以上の手順をくり返し全カセットが終了したことをセン
サPS及びMPUが判別すると停止する。ステップSB
Iで取出し、収納各専用モードであると判別されたとき
はステップSR7に進む、ステップSB7ではウェハカ
セットWKIからウェハを取出し、処理した後、正常な
ウェハはウエハカセッ)WKIに戻し、エラーウェハは
対向するウェハカセットWK3に収納する。このと5の
収納方法は標準のウェハカセツ)WKのウェハ支持用突
起KR,KLの位置があらかじめROMまたはRAMに
記憶されているので、それをル出すことによりフィンガ
FGの位置制御が行なわれる。ウェハカセットWK1が
終了するとウエハカセッ)WK2に移行し、前述同様に
エラーウェハは対向するウエハカセツ)WK4に収納さ
れる。ウェハカセットWKI、WK2の全ウェハの処理
が終了するとステップSB9に進み、ウェハカセットW
KI #WK4の全てが新カセットと交換される。当然
の如く新カセツ)WKI、WK2には処理前のウェハが
収納されており、新カセットWK3.WK4は空とされ
る。所定の全カセットが終了したことをセンサPS及び
MPUが判別すると停止する。
The above procedure is repeated and when the sensor PS and MPU determine that all cassettes have been filled, the process stops. Step SB
When it is determined that the wafer is in the take-out/storage-only mode, the process proceeds to step SR7. In step SB7, the wafer is taken out from the wafer cassette WKI, processed, and then the normal wafer is returned to the wafer cassette WKI, and the error wafer is returned to the opposite wafer cassette WKI. wafer cassette WK3. (The storage method in step 5 is a standard wafer cassette.) Since the positions of the wafer supporting protrusions KR and KL of WK are stored in advance in the ROM or RAM, the position of the fingers FG is controlled by reading them out. When the wafer cassette WK1 is completed, the process moves to the wafer cassette WK2, and the error wafer is stored in the opposing wafer cassette WK4 as described above. When all the wafers in the wafer cassettes WKI and WK2 have been processed, the process proceeds to step SB9, and the wafer cassette W
All of KI #WK4 will be replaced with new cassettes. As a matter of course, the new cassettes WKI and WK2 contain unprocessed wafers, and the new cassette WK3. WK4 is left empty. When the sensor PS and MPU determine that all predetermined cassettes have been filled, the process stops.

以上の如く本発明はその高生産性、小型化に極めて多大
に寄与し得るものである。
As described above, the present invention can greatly contribute to high productivity and miniaturization.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の概観斜視図、第2図はその
一部拡大側面図、第3図はその一部拡大上面図、第4図
はウェハの正面図、第5図はウェハカセットの開口正面
図、第6図、第7図は制御用フローチャート図である。 F G−−−−フィンガ AM−−−−アーム P 5−−−−センサ W K−−−−ウェハカセット
FIG. 1 is an overview perspective view of one embodiment of the present invention, FIG. 2 is a partially enlarged side view thereof, FIG. 3 is a partially enlarged top view thereof, FIG. 4 is a front view of the wafer, and FIG. 5 is a partially enlarged side view thereof. The front view of the opening of the wafer cassette, FIGS. 6 and 7 are control flowcharts. F G---Finger AM---Arm P 5---Sensor W K---Wafer cassette

Claims (4)

【特許請求の範囲】[Claims] (1)複数のウェハを各々収納する複数のウェハカセッ
トと前記ウェハカセットの各々を上下動させる上下動機
構と前記ウェハカセットの各開口部に対向可能の如く移
動自在機構を備えたウェハ取出し、収納手段とを有する
ことを特徴とするウェハ処理装置。
(1) Wafer removal and storage equipped with a plurality of wafer cassettes that each store a plurality of wafers, a vertical movement mechanism that moves each of the wafer cassettes up and down, and a movable mechanism that can face each opening of the wafer cassette. A wafer processing apparatus comprising: means.
(2)前記ウェハ取出し、収納手段は半導体レーザ源、
半導体レーザセンサより成るウェハ位置検出機構を含む
ことを特徴とする特許請求の範囲第(1)項記載のウェ
ハ処理装置。
(2) The wafer removal and storage means includes a semiconductor laser source;
The wafer processing apparatus according to claim 1, further comprising a wafer position detection mechanism comprising a semiconductor laser sensor.
(3)前記移動自在機構は回転または上下動手段を含む
ことを特徴とする特許請求の範囲第(1)項記載のウェ
ハ処理装置。
(3) The wafer processing apparatus according to claim (1), wherein the movable mechanism includes rotation or vertical movement means.
(4)前記ウェハカセットは開口部を互いに対向させた
一対のウェハカセットを少なくとも含み、前記ウェハ取
出し、収納手段は前記一対のウェハカセットのほぼ中心
に配置されることを特徴とする特許請求の範囲第(1)
項記載のウェハ処理装置。
(4) The wafer cassette includes at least a pair of wafer cassettes with openings facing each other, and the wafer removal and storage means is arranged approximately at the center of the pair of wafer cassettes. Part (1)
The wafer processing apparatus described in Section 1.
JP6790685A 1985-04-03 1985-04-03 Wafer processor Pending JPS61229725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6790685A JPS61229725A (en) 1985-04-03 1985-04-03 Wafer processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6790685A JPS61229725A (en) 1985-04-03 1985-04-03 Wafer processor

Publications (1)

Publication Number Publication Date
JPS61229725A true JPS61229725A (en) 1986-10-14

Family

ID=13358406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6790685A Pending JPS61229725A (en) 1985-04-03 1985-04-03 Wafer processor

Country Status (1)

Country Link
JP (1) JPS61229725A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208452A (en) * 1987-02-20 1988-08-29 Canon Inc Substrate transporting device
JPS63208414A (en) * 1987-02-20 1988-08-29 Canon Inc Substrate carrying device
JPH02239035A (en) * 1989-03-10 1990-09-21 Nec Corp Method for detecting wafer
JPH04107841A (en) * 1990-08-28 1992-04-09 Nec Corp Apparatus and method for transporting semiconductor wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208452A (en) * 1987-02-20 1988-08-29 Canon Inc Substrate transporting device
JPS63208414A (en) * 1987-02-20 1988-08-29 Canon Inc Substrate carrying device
JPH02239035A (en) * 1989-03-10 1990-09-21 Nec Corp Method for detecting wafer
JPH04107841A (en) * 1990-08-28 1992-04-09 Nec Corp Apparatus and method for transporting semiconductor wafer
JP2606423B2 (en) * 1990-08-28 1997-05-07 日本電気株式会社 Semiconductor wafer transfer device and transfer method

Similar Documents

Publication Publication Date Title
US4789294A (en) Wafer handling apparatus and method
US6593045B2 (en) Substrate processing apparatus and method
TWI424520B (en) Detection device
EP0457843B1 (en) Method and apparatus for measuring registration between layers of a semiconductor wafer
KR100492158B1 (en) Apparatus for inspecting a wafer
US4818169A (en) Automated wafer inspection system
US7289661B2 (en) Apparatus and method for inspecting a substrate
JP6345611B2 (en) Peeling apparatus, peeling system, peeling method, program, and information storage medium
KR20010034647A (en) Cluster tool
JP2002313863A (en) Microscope apparatus for semiconductor wafer inspection
JP4557871B2 (en) Defect substrate detection method and detection apparatus
JPS61229725A (en) Wafer processor
JPS61228639A (en) Wafer processing apparatus
JPS61228610A (en) Wafer processing equipment
JPS61228611A (en) Wafer processing equipment
JPS61228640A (en) Wafer processing apparatus
JP2913609B2 (en) Probing apparatus, probing method and probe card
JP2004055837A (en) Prober and method for inspecting semiconductor device
JPH0737941A (en) Probe device
JP3116261B2 (en) Probe device
JPS6236229A (en) Device for wafer
JPH09326426A (en) Apparatus and method for testing wafers
JP3396565B2 (en) Wafer handling and processing system
JPS6236242A (en) Wafer processing device
JPS6245037A (en) Wafer processing