JP4557871B2 - Defect substrate detection method and detection apparatus - Google Patents

Description

この発明は、例えば半導体ウエハ等の基板の周辺部にチッピング（割れ、欠け等）が存在する欠損基板の検出方法及び検出装置に関するものである。   The present invention relates to a detection method and a detection apparatus for a defective substrate in which chipping (breaking, chipping, etc.) exists in a peripheral portion of a substrate such as a semiconductor wafer.

半導体装置製造プロセスにおいて、複数枚の半導体ウエハをウエハカセットや石英ボート等に載置する際に、ウエハ周辺部に欠損（以下チッピングという）が生じることがある。このような周辺部にチッピングのあるウエハは、半導体製造装置へのセット時に、機械的なクランプ機構のホルダによるストレスを受けたり、装置の稼働時におけるウエハの移動や回転に伴うショックにより割れ易い。   In a semiconductor device manufacturing process, when a plurality of semiconductor wafers are placed on a wafer cassette, a quartz boat, or the like, a defect (hereinafter referred to as chipping) may occur in the peripheral portion of the wafer. A wafer having such chipping in the peripheral portion is easily cracked due to a stress caused by a holder of a mechanical clamping mechanism when set in a semiconductor manufacturing apparatus or a shock caused by movement or rotation of the wafer during operation of the apparatus.

例えば、半導体装置の製造工程の一つであるリソグラフィ工程すなわち表面処理，洗浄工程，レジスト塗布，露光，現像工程やエッチング工程においては、半導体ウエハの搬送や処理台への固定方法として、ウエハの周辺をクランプするメカニカル方式を採用している。このメカニカル方式のクランプ機構によってウエハ外周を３〜４箇所で把持して移送処理する場合、ウエハにピッチングがあると、機械的ストレスによって、チッピング発生個所からクラックが生じ、さらにはウエハの破損に至ってしまうといった問題があった。   For example, in a lithography process that is one of the manufacturing processes of a semiconductor device, that is, a surface treatment, a cleaning process, a resist coating, an exposure, a development process, and an etching process, as a method for transporting a semiconductor wafer and fixing it to a processing table, The mechanical system that clamps When the outer periphery of the wafer is gripped at 3 to 4 locations by this mechanical clamp mechanism and transferred, if there is pitching on the wafer, mechanical stress will cause cracks at the locations where chipping occurs, leading to damage to the wafer. There was a problem such as.

このように製造装置の稼働時にウエハが割れた場合には、他のウエハや装置自体に損傷を与えるだけでなく、この装置のクリーニングや修理に多くの時間を費やすことになる。従って、予めチッピングのあるウエハを抜き取っておくことは、製造装置の被害を最小限に抑制してその稼働率を向上させる上で重要である。   Thus, when a wafer is cracked during operation of the manufacturing apparatus, not only is the other wafer and the apparatus itself damaged, but a lot of time is spent on cleaning and repairing the apparatus. Therefore, extracting a wafer with chipping in advance is important for improving the operating rate by minimizing damage to the manufacturing apparatus.

これに関連して、従来、チッピングの有無を光照射による反射光の検出出力に基づいて検出する基板欠損検出方法が既に知られている（例えば、特許文献１参照）。これは、ウエハの周辺部に光を照射し、上記周辺部からの反射光を受光部で検出し、この受光部の検出出力を予め設定した信号強度と比較してウエハ周辺部のチッピングの有無を検出するものである。
特開平１０−３１８９３３号公報 In relation to this, a substrate defect detection method for detecting the presence or absence of chipping based on the detection output of reflected light by light irradiation has been known (for example, see Patent Document 1). This is because the peripheral part of the wafer is irradiated with light, the reflected light from the peripheral part is detected by the light receiving part, and the detection output of the light receiving part is compared with a preset signal intensity to check whether there is chipping in the peripheral part of the wafer. Is detected.
JP 10-318933 A

しかしながら、従来の基板欠損検出方法は、単にウエハの周辺部におけるチッピングの有無を検出するものであり、後の工程において実際にクランプ機構が把持する位置との関係までは考慮していない。従って、従来の基板欠損検出方法の場合、ウエハのクランプ位置にはクランプ範囲より小さい無視しうる欠損しか存在しない場合にも、不良の欠損基板として取り扱われるという課題がある。   However, the conventional substrate defect detection method merely detects the presence / absence of chipping in the peripheral portion of the wafer, and does not consider the relationship with the position actually held by the clamp mechanism in the subsequent process. Therefore, in the case of the conventional substrate defect detection method, there is a problem that even when there is a negligible defect smaller than the clamp range at the wafer clamping position, it is handled as a defective defect substrate.

この発明は、上記事情に鑑みなされたもので、ウエハのクランプ位置に無視し得ない大きさの欠損が存在する場合にのみ、不良基板として扱う欠損基板の検出方法及び検出装置を提供することを課題とする。   The present invention has been made in view of the above circumstances, and provides a detection method and a detection apparatus for a defective substrate that is handled as a defective substrate only when a defect having a size that cannot be ignored exists at the clamping position of the wafer. Let it be an issue.

上記目的を達成するため、この発明の欠損基板の検出方法は、回転する基板の周辺部の欠損の有無を検出する光電式の検出器により基板外周部の基準位置から周方向に欠損情報を取得する工程と、 取得した欠損情報を、基板外周部の既知の基板を把持するためのクランプ予定位置の情報と対比する工程と、 上記対比により各クランプ予定位置のクランプ範囲に欠損が有ると判断された場合に、その欠損の周方向長さが上記クランプ範囲より長いとき、又は、その欠損の数が同一クランプ範囲内に２以上あるときに基板不良と判定する工程と、 上記基板不良と判定された基板を抜き取る工程と、を有することを特徴とする（請求項１）。 In order to achieve the above object, the defect substrate detection method of the present invention acquires defect information in the circumferential direction from the reference position of the substrate outer peripheral portion by a photoelectric detector that detects the presence or absence of defects in the peripheral portion of the rotating substrate. A step of comparing the acquired defect information with information on a planned clamp position for grasping a known substrate on the outer periphery of the substrate, and by the above comparison, it is determined that there is a defect in the clamp range at each clamp position. In the case where the circumferential length of the defect is longer than the clamp range , or when the number of defects is 2 or more in the same clamp range, the substrate is determined to be defective. And a step of removing the substrate (claim 1).

また、この発明の欠損基板の検出装置は、上記欠損基板の検出方法を具現化するもので、回転する基板の周辺部の欠損の有無を検出する光電式の検出器と、 上記検出器により基板外周部の基準位置から周方向に（約一周分の）欠損情報を取得する欠損情報取得手段と、 取得した（約一周分の）欠損情報を、予めメモリに格納してある基板周方向の既知の基板を把持するためのクランプ予定位置情報と対比する手段と、 上記対比手段による対比の結果、各クランプ予定位置のクランプ範囲に欠損が有ると判断された場合に、その欠損の周方向長さが上記クランプ範囲より長いとき、又は、その欠損の数が同一クランプ範囲内に２以上あるときに基板不良（欠損基板）と判定する手段と、 上記基板不良と判定された基板を抜き取る手段と、を有することを特徴とする。   The defect substrate detection apparatus of the present invention embodies the defect substrate detection method, and includes a photoelectric detector that detects the presence or absence of defects in the peripheral portion of the rotating substrate, and the substrate by the detector. Defect information acquisition means for acquiring defect information (for about one turn) in the circumferential direction from the reference position of the outer peripheral portion, and the known information in the circumferential direction of the substrate in which the acquired defect information (for about one turn) is stored in the memory in advance The means for comparing with the planned clamping position information for gripping the substrate of the substrate, and as a result of the comparison by the comparing means, when it is determined that there is a defect in the clamp range at each planned clamping position, the circumferential length of the defect Is longer than the clamp range, or when the number of defects is 2 or more in the same clamp range, means for determining a substrate failure (defect substrate), means for extracting the substrate determined to be the substrate failure, Characterized in that it has.

請求項１又は２記載の発明によれば、後の工程でクランプ機構により把持されると予想される各クランプ予定位置との関係で、欠損の有無を判断し、しかも、その欠損の周方向長さがクランプ範囲より長いときに基板不良と判定するので、クラックの発生する基板を高い確率で予知することができる。また、そのような不良基板は抜き取られるが、欠損の周方向長さがクランプ範囲より小さい無視しうる欠損の場合は抜き取りを行わないので、クラックの発生する可能性が大きい不良基板だけを取り除くことができる。 According to invention of Claim 1 or 2 , the presence or absence of a defect | deletion is judged with respect to each clamp planned position estimated to be hold | gripped by a clamp mechanism at a later process, and also the circumferential direction length of the defect | deletion When the length is longer than the clamp range, it is determined that the substrate is defective. Therefore, it is possible to predict with high probability the substrate where the crack occurs. In addition, such defective substrates are extracted, but in the case of a negligible defect whose circumferential length is smaller than the clamp range, it is not extracted, so remove only the defective substrate that is highly likely to cause cracks. Can do.

また、請求項１又は２記載の発明によれば、欠損の周方向長さがクランプ範囲より小さい場合でも、欠損の数が同一クランプ範囲内に２以上あるときには基板不良と判定するので、より正確に、クラックの発生する可能性が大きい不良基板だけを取り除くことができる。 According to the invention of claim 1 or 2, wherein, even if the circumferential length of the defect is smaller than the clamp range, when the number of defects is 2 or more in the same clamping range is determined to substrate defects, more precisely In addition, it is possible to remove only defective substrates that are highly likely to crack.

以下、この発明の最良の形態について、添付図面に基づいて説明する。   The best mode of the present invention will be described below with reference to the accompanying drawings.

図１は本実施形態に係る欠損基板の検出装置を示したもので、円板状の載置台５に、被処理体基板としての半導体ウエハＷ（以下にウエハＷという）が、真空吸引されて吸着保持されている。載置台５は、例えば回転角度がパルス制御可能なステッピングモータを備える回転機構６の回転軸に連結されて回転可能とされており、この載置台５の回転により、これに吸着保持されたウエハＷが回転させられるようになっている。この場合、載置台５の回転中心位置とウエハＷの中心位置とが一致する状態で、ウエハＷは載置台５上に載置されるものである。また、回転機構６の回転軸にはエンコーダ７が連結されており、所定の分解能でウエハＷの回転角度位置を検出する構成となっている。   FIG. 1 shows a defect substrate detection apparatus according to this embodiment. A semiconductor wafer W (hereinafter referred to as a wafer W) as a substrate to be processed is vacuum-sucked on a disk-shaped mounting table 5. Adsorption is held. The mounting table 5 is connected to a rotating shaft of a rotating mechanism 6 having a stepping motor whose pulse angle can be controlled, for example. The mounting table 5 is rotatable, and the wafer W attracted and held by the rotation of the mounting table 5. Can be rotated. In this case, the wafer W is mounted on the mounting table 5 in a state where the rotation center position of the mounting table 5 and the center position of the wafer W coincide. An encoder 7 is connected to the rotation shaft of the rotation mechanism 6 so that the rotation angle position of the wafer W is detected with a predetermined resolution.

載置台５の近傍には、回転するウエハＷの周辺部の欠損の有無を検出するため、光電式検出器８（光電式検出手段）が設けられている。この光電式検出器８はウエハＷの外周面を検知可能なように、光源９と光センサ１１とがウエハＷの外周端面を挟むように設けられる。この例では、光源９は光源駆動回路１２により駆動される赤色ＬＥＤランプ１３からなるが、レーザ光源であってもよい。また、一次元配列されたＬＥＤでもよく、面光源でもよい。一方、光センサ１１は、ＣＣＤ（電荷結合ディバイス）の素子をウエハＷの外周縁を半径方向に交差するようにライン状に並べられたＣＣＤラインセンサ１４からなるが、ＢＢＤ（バケットブリゲートディバイス）などの他の個体撮像素子で構成してもよい。   A photoelectric detector 8 (photoelectric detection means) is provided in the vicinity of the mounting table 5 in order to detect the presence or absence of a defect in the peripheral portion of the rotating wafer W. The photoelectric detector 8 is provided so that the light source 9 and the optical sensor 11 sandwich the outer peripheral end surface of the wafer W so that the outer peripheral surface of the wafer W can be detected. In this example, the light source 9 is composed of a red LED lamp 13 driven by a light source driving circuit 12, but may be a laser light source. Further, the LED may be a one-dimensional array or a surface light source. On the other hand, the optical sensor 11 includes a CCD line sensor 14 in which elements of a CCD (charge coupled device) are arranged in a line so as to cross the outer peripheral edge of the wafer W in the radial direction, and a BBD (bucket brigate device). You may comprise by other individual image pick-up elements.

光電式検出器８はセンサ駆動回路１５を内蔵しており、このセンサ駆動回路１５は、ウエハＷを回転させている間、ウエハＷの回転角度α（図２参照）ごとに、ＣＣＤラインセンサ１４の構成素子を走査し、ＣＣＤラインセンサ１４へ当たる光の位置（境目）を検出するサンプリングを行う。一方、光電式検出器８は二値化回路を備えており、一直線上に並んだＣＣＤラインセンサ１４の構成素子に光が当たる素子と当たらない素子が存在し、両者で出力レベルが異なることから、ウエハＷの外周部の欠損状態を認識し、ＣＣＤラインセンサ１４の境目についての変化量を取得する。従って、この変化量で、ソフトウエアにより、ウエハ外周の欠損やノッチやオリエンテーションフラットといった部分を判断することができる。   The photoelectric detector 8 has a built-in sensor drive circuit 15 that is in charge of the CCD line sensor 14 for each rotation angle α (see FIG. 2) of the wafer W while the wafer W is being rotated. These components are scanned and sampling is performed to detect the position (boundary) of the light hitting the CCD line sensor 14. On the other hand, the photoelectric detector 8 is provided with a binarization circuit, and there are elements that are exposed to light and elements that do not impinge on the constituent elements of the CCD line sensor 14 arranged in a straight line, and the output level differs between them. Then, the defect state of the outer peripheral portion of the wafer W is recognized, and the change amount at the boundary of the CCD line sensor 14 is acquired. Therefore, with this amount of change, it is possible to determine a portion such as a defect on the wafer outer periphery, a notch, or an orientation flat by software.

この実施形態の場合、ウエハ外周部１６（図２参照）に欠損がなければ、ウエハ外周部１６より内側に臨むＣＣＤラインセンサ部分（図１中の斜線部）には光源９からの光が到達しないため、光センサ１１の出力は例えばＬレベルにある。しかし、ウエハ外周部１６に図２に示すような欠損１７がある場合には、この部分を透過して光がＣＣＤの光センサ１１に受光されるため、その区間だけ光センサ１１の出力が例えばＨレベルとなる。   In the case of this embodiment, if there is no defect in the wafer outer peripheral portion 16 (see FIG. 2), the light from the light source 9 reaches the CCD line sensor portion (shaded portion in FIG. 1) facing inside the wafer outer peripheral portion 16. Therefore, the output of the optical sensor 11 is at L level, for example. However, when there is a defect 17 as shown in FIG. 2 on the wafer outer peripheral portion 16, light passes through this portion and is received by the CCD optical sensor 11, so that the output of the optical sensor 11 is only for that interval, for example. Becomes H level.

本実施形態に係る欠損基板の検出装置は、主として、回転するウエハＷの周辺部の欠損１７の有無を検出する上記光電式検出器８と、この光電式検出器８によりウエハ外周部１６の基準位置から周方向に約一周分の欠損情報Ａを取得する欠損情報取得手段１８と、取得した約一周分の欠損情報Ａを、予めメモリ１９に格納してある基板周方向の既知のウエハＷを把持するためのクランプ予定位置Ｂの情報（クランプ予定位置情報２６）と対比する対比手段２８と、この対比手段２８による対比の結果、各クランプ予定位置Ｂのクランプ範囲Ｃに、図２に示すように欠損１７が有ると判断された場合に、予めメモリに記憶された既知の許容欠損長さ、許容欠損数のデータ２６ａと比較し、その欠損１７の周方向長さが上記クランプ範囲Ｃより長いとき、又は、その欠損１７の数が同一クランプ範囲Ｃ内に２以上あるときに基板不良（欠損基板）と判定する判定手段２９と、この基板不良と判定されたウエハＷを抜き取る抜き取り手段３５とを有して構成される。   The defect substrate detection apparatus according to the present embodiment mainly includes the photoelectric detector 8 that detects the presence or absence of the defect 17 in the peripheral portion of the rotating wafer W, and the reference of the wafer outer peripheral portion 16 by the photoelectric detector 8. The defect information acquisition means 18 for acquiring defect information A for about one turn in the circumferential direction from the position, and the known wafer W in the substrate circumferential direction in which the acquired defect information A for about one turn is stored in the memory 19 in advance. As shown in FIG. 2, the comparison means 28 for comparing with the information of the planned clamp position B for clamping (preliminary clamp position information 26) and the result of the comparison by the comparison means 28 are the clamp ranges C of the respective clamp planned positions B. If it is determined that there is a defect 17, the circumferential length of the defect 17 is longer than the clamp range C compared to the known allowable defect length and allowable defect number data 26 a stored in the memory in advance. Or when the number of the defects 17 is 2 or more in the same clamp range C, a determination means 29 for determining that the substrate is defective (defect substrate), and a sampling means 35 for extracting the wafer W determined to be defective. It is comprised.

これらの構成要素のうち、特に、上記欠損情報取得手段１８、対比手段２８、及び判定手段２９は、具体的にはコンピュータの演算制御部やメモリ１９を主体として構成される。   Among these constituent elements, in particular, the missing information acquisition unit 18, the comparison unit 28, and the determination unit 29 are specifically configured mainly by an arithmetic control unit and a memory 19 of a computer.

次に、上記欠損基板の検出装置の動作を、図３のフローにより説明する。   Next, the operation of the defective substrate detection apparatus will be described with reference to the flowchart of FIG.

まずウエハＷを載置台５に載せて吸着保持して固定し、回転機構６のモータを起動してウエハＷを回転し（ステップＳ１〜Ｓ２）、ウエハ外周部１６の基準位置が光電式の検出器により検出されるのを待つ（ステップＳ３）。このウエハ外周部１６の基準位置は、例えばノッチ又はオリエンテーションフラットの位置である。   First, the wafer W is placed on the mounting table 5 and held and fixed, and the motor of the rotating mechanism 6 is activated to rotate the wafer W (Steps S1 and S2). The reference position of the wafer outer peripheral portion 16 is photoelectrically detected. Waiting for detection by the instrument (step S3). The reference position of the wafer outer peripheral portion 16 is, for example, a notch or orientation flat position.

ウエハ外周部１６の基準位置が検出されると、その時から、欠損情報取得手段１８により、ウエハ外周部１６のウエハ周方向についての欠損情報Ａの取得が開始される（ステップＳ４）。基準位置からのウエハＷの回転に伴い、光電式の検出器の出力信号、つまりウエハ外周部１６に沿った欠損情報Ａが欠損情報取得手段１８に入力される。欠損情報取得手段１８は、上記光電式検出器８からの検出信号を受け、上記エンコーダ７から所定の分解能で出力されるパルスからなる回転角度位置信号のタイミング下で、ウエハ外周部１６の基準位置から周方向に約一周分の欠損情報Ａを取得し（ステップＳ４）、結果をメモリ１９の作業領域に保持する（ステップＳ５）。   When the reference position of the wafer outer peripheral part 16 is detected, the defect information acquisition means 18 starts acquiring defect information A in the wafer peripheral direction of the wafer outer peripheral part 16 from that time (step S4). With the rotation of the wafer W from the reference position, the output signal of the photoelectric detector, that is, the defect information A along the wafer outer peripheral portion 16 is input to the defect information acquisition means 18. The defect information acquisition means 18 receives the detection signal from the photoelectric detector 8 and receives the reference position of the wafer outer peripheral portion 16 under the timing of the rotation angle position signal composed of pulses output from the encoder 7 with a predetermined resolution. The loss information A for about one turn in the circumferential direction is acquired from the memory (step S4), and the result is held in the work area of the memory 19 (step S5).

このウエハ外周部１６の約一周分の欠損情報Ａは、対比手段２８に入力される。対比手段２８は、予めメモリ１９に格納してある基板周方向の既知のクランプ予定位置Ｂのデータを読み出し（ステップＳ６）、クランプ予定位置Ｂでのクランプ範囲Ｃを確定する（ステップＳ７）。   The defect information A for about one round of the wafer outer peripheral portion 16 is input to the comparison means 28. The comparison means 28 reads the data of the known clamping planned position B in the circumferential direction of the substrate stored in the memory 19 in advance (step S6), and determines the clamping range C at the clamping planned position B (step S7).

このクランプ予定位置Ｂは、下流工程で機械式クランパがウエハ外周部１６を把持する位置として予定されたクランプ位置（ここでは３箇所）であり、そのデータであるクランプ予定位置情報２６はメモリ１９に記憶されている。このクランプ予定位置Ｂのデータは、例えば図２に示すように、基板に刻まれたノッチ位置のセンターを基準とした中心角度から基板外周の位置座標（α、円周距離）のデータである。またクランプ範囲Ｃは、この各クランプ予定位置Ｂごとに、使用する機械式クランパの把持幅に応じて予め定めた周方向長さであり、ステップＳ７のタイミングでその都度算出するか、又は予め既知のデータとしてメモリに記憶しておき、これをステップＳ７のタイミングで読み出すことで確定する。   This planned clamp position B is a clamp position (here, three positions) that is planned as a position where the mechanical clamper grips the wafer outer peripheral portion 16 in the downstream process, and the clamp planned position information 26 that is the data is stored in the memory 19. It is remembered. The data of the planned clamping position B is, for example, as shown in FIG. 2, position coordinate data (α, circumferential distance) of the outer periphery of the substrate from the center angle with respect to the center of the notch position carved on the substrate. The clamp range C is a circumferential length predetermined in accordance with the gripping width of the mechanical clamper to be used for each planned clamp position B, and is calculated each time at the timing of step S7 or is known in advance. This data is stored in the memory as data and is confirmed by reading it at the timing of step S7.

対比手段２８は、上記エンコーダ７からの回転角度位置信号のタイミング下で、逐次、上記したウエハ外周部１６の約一周分の欠損情報Ａを、上記読み出したクランプ予定位置Ｂごとのクランプ範囲Ｃと対比し、各クランプ予定位置Ｂのクランプ範囲Ｃに欠損１７が有るかどうか、照合して行く。最初は欠損情報Ａを１番目（カウンタの初期設定値ｎはｎ＝１）のクランプ範囲Ｃと対比する（ステップＳ８）。   The comparison means 28 sequentially obtains the defect information A for about one turn of the wafer outer peripheral portion 16 described above at the timing of the rotation angle position signal from the encoder 7 and the clamp range C for each of the read scheduled clamp positions B. In contrast, it is verified whether or not there is a defect 17 in the clamp range C of each planned clamping position B. First, the missing information A is compared with the first clamp range C (the initial setting value n of the counter is n = 1) (step S8).

上記対比手段２８による対比の結果、１番目のクランプ予定位置Ｂにおけるクランプ範囲Ｃに欠損１７が有ると判断された場合（ステップＳ９）、当該ウエハＷがクランプにより割れを生じるような欠損１７を持つ不良品かどうかの判定処理に移行する。この判定処理では、許容欠損長さ、許容欠損数のデータ２６ａが予め既知の値としてメモリ１９に記憶されている。   As a result of the comparison by the comparison means 28, when it is determined that there is a defect 17 in the clamp range C at the first planned clamping position B (step S9), the wafer W has a defect 17 that causes a crack due to clamping. The process proceeds to a process for determining whether the product is defective. In this determination processing, the allowable defect length and allowable defect number data 26a are stored in the memory 19 as known values in advance.

まず判定手段２９は、その欠損１７の周方向長さが上記したクランプ範囲Ｃより長いかどうか、その欠損１７の数が同一クランプ範囲Ｃ内に２以上あるかどうかを順次チェックして行く（ステップＳ１０、Ｓ１１）。そして欠損１７の周方向長さが上記したクランプ範囲Ｃより長いとき、又は欠損１７の数が同一クランプ範囲Ｃ内に２以上あるときは、基板不良（欠損基板）と判定し、適切な時期に、ウエハ抜き取り手段を作動させて自動にて当該ウエハＷを抜き取らせるか、又はオペレータに知らせて手動にて当該ウエハＷを抜き取らせる（ステップＳ１２）。   First, the determination means 29 sequentially checks whether the circumferential length of the defect 17 is longer than the clamp range C described above and whether the number of the defects 17 is 2 or more in the same clamp range C (step) S10, S11). When the circumferential direction length of the defect 17 is longer than the clamp range C described above, or when the number of the defects 17 is 2 or more in the same clamp range C, it is determined that the substrate is defective (defect substrate), and at an appropriate time. Then, the wafer extraction means is operated to automatically extract the wafer W, or the operator is notified and the wafer W is extracted manually (step S12).

一方、欠損１７の周方向長さがクランプ範囲Ｃより短く、かつ、その欠損１７の数が同一クランプ範囲Ｃ内に１個しか存在しない場合、この１番目のクランプ予定位置Ｂには、後の工程でのクランプ時に割れの生じる恐れはないものと判断して、次の２番目のクランプ予定位置Ｂでのクランプ範囲Ｃとの対比に移行する。すなわち、プログラムはまだ３箇所のクランプ予定位置Ｂをチェックし終わっていないことを確認し（ステップＳ１３）、カウンタの数値ｎを＋１した後（ステップＳ１４）、ステップＳ８に戻る。   On the other hand, when the circumferential length of the defect 17 is shorter than the clamp range C, and there is only one defect 17 within the same clamp range C, the first scheduled clamping position B has the following It is judged that there is no possibility of cracking at the time of clamping in the process, and a transition is made to comparison with the clamping range C at the next second scheduled clamping position B. That is, it is confirmed that the program has not yet finished checking the three planned clamping positions B (step S13), the numerical value n of the counter is incremented by 1 (step S14), and the process returns to step S8.

２番目のクランプ予定位置Ｂについて、上記ステップＳ８〜Ｓ１２を繰り返し、欠損１７の周方向長さがクランプ範囲Ｃより長いとき、又は欠損１７の数が同一クランプ範囲Ｃ内に２以上あるときは、基板不良（欠損基板）と判定し、ウエハ抜き取り手段によりウエハＷを抜き取る（ステップＳ１２）。また欠損１７の周方向長さがクランプ範囲Ｃより短く、かつ、その欠損１７の数が同一クランプ範囲Ｃ内に１個しか存在しない場合、この２番目のクランプ予定位置Ｂには、後の工程でのクランプ時に割れの生じる恐れはないものと判断して、次の３番目のクランプ予定位置Ｂでのクランプ範囲Ｃとの対比に移行する。その際、プログラムはまだ３箇所のクランプ予定位置Ｂをチェックし終わっていないことを確認し（ステップＳ１３）、カウンタの数値ｎを＋１した後（ステップＳ１４）、ステップＳ８に戻る。   For the second scheduled clamping position B, the above steps S8 to S12 are repeated, and when the circumferential length of the defect 17 is longer than the clamp range C, or when the number of the defects 17 is two or more in the same clamp range C, It is determined that the substrate is defective (a defective substrate), and the wafer W is extracted by the wafer extracting means (step S12). When the circumferential length of the defect 17 is shorter than the clamp range C and only one defect 17 exists in the same clamp range C, the second clamping scheduled position B has a subsequent process. Since it is determined that there is no risk of cracking during clamping, the process shifts to a comparison with the clamp range C at the next third scheduled clamping position B. At that time, it is confirmed that the program has not yet finished checking the three clamping scheduled positions B (step S13), the counter n is incremented by 1 (step S14), and the process returns to step S8.

そして３番目のクランプ予定位置Ｂについて、上記ステップＳ８〜Ｓ１２を繰り返し、基板不良（欠損基板）と判定した場合には、ウエハ抜き取り手段によりウエハＷを抜き取る（ステップＳ１２）。また、この３番目のクランプ予定位置Ｂについても、欠損１７の周方向長さがクランプ範囲Ｃより短く、かつ、その欠損１７の数が同一クランプ範囲Ｃ内に１個しか存在しない場合、つまり、第１番目から２番目のクランプ予定位置Ｂの全てについて、後の工程のクランプ時に割れの生じる恐れはないものと判断された場合には、ステップＳ１３の判断がＹｅｓとなり、処理を終了する。   Then, for the third scheduled clamping position B, the above steps S8 to S12 are repeated, and if it is determined that the substrate is defective (defect substrate), the wafer W is extracted by the wafer extracting means (step S12). Also, for the third planned clamping position B, when the circumferential length of the defect 17 is shorter than the clamp range C and there is only one defect 17 within the same clamp range C, that is, If it is determined that there is no risk of cracking during the subsequent clamping process for all of the first to second scheduled clamping positions B, the determination in step S13 is Yes, and the process ends.

上述した実施形態によれば、後の工程で機械式クランプ機構により把持されると予想される各クランプ予定位置Ｂとの関係で、欠損１７の有無を判断し、しかも、その欠損１７の周方向長さがクランプ範囲Ｃより長いとき、又はその欠損１７の数が同一クランプ範囲Ｃ内に２以上あるときに、基板不良と判定するので、クラックの発生する基板を高い確率で予知することができる。また、そのような不良基板は抜き取られるが、欠損１７の周方向長さがクランプ範囲Ｃより小さく１個のみという無視しうる欠損１７の場合は抜き取りを行わないので、クラックの発生する可能性が大きい不良基板だけを取り除くことができる。   According to the above-described embodiment, the presence or absence of the defect 17 is determined in relation to each planned clamping position B that is expected to be gripped by the mechanical clamp mechanism in a later process, and the circumferential direction of the defect 17 is determined. When the length is longer than the clamp range C, or when the number of the defects 17 is 2 or more in the same clamp range C, it is determined that the substrate is defective. Therefore, it is possible to predict with high probability the substrate where the crack occurs. . In addition, although such a defective substrate is extracted, in the case of a negligible defect 17 in which the circumferential length of the defect 17 is smaller than the clamp range C and only one is neglected, the extraction is not performed, and thus a crack may occur. Only large defective substrates can be removed.

以下に、この発明に係る欠損基板の検出方法を、半導体ウエハのレジスト液塗布・現像処理システムに適用した場合について説明する。   The case where the defective substrate detection method according to the present invention is applied to a semiconductor wafer resist solution coating / development processing system will be described below.

図４は、上記レジスト液塗布・現像処理システムの一実施形態の概略平面図、図５は、図４の正面図、図６は、図４の背面図である。   4 is a schematic plan view of an embodiment of the resist solution coating / development processing system, FIG. 5 is a front view of FIG. 4, and FIG. 6 is a rear view of FIG.

上記レジスト液塗布・現像処理システムは、被処理基板である半導体ウエハＷ（以下にウエハＷという）をウエハカセット１で複数枚例えば２５枚単位で外部からシステムに搬入又はシステムから搬出したり、ウエハカセット１に対してウエハＷを搬出・搬入したりするためのカセットステーション１０と、塗布現像工程の中で１枚ずつウエハＷに所定の処理を施す枚葉式の各種処理ユニットを所定位置に多段配置してなる処理装置を具備する処理ステーション２０と、この処理ステーション２０と隣接して設けられる露光装置との間でウエハＷを受け渡すためのインター・フェース部３０とで主要部が構成されている。   In the resist solution coating / developing system, a plurality of semiconductor wafers W (hereinafter referred to as wafers W), which are substrates to be processed, are carried into or out of the system from the outside in units of a plurality of, for example, 25 wafers by wafer cassette 1 A cassette station 10 for carrying wafers W in and out of the cassette 1 and various single-wafer processing units for carrying out predetermined processing on the wafers W one by one in the coating and developing process are arranged in multiple stages. The main part is composed of a processing station 20 having a processing apparatus arranged and an interface unit 30 for transferring the wafer W between the processing station 20 and an exposure apparatus provided adjacent to the processing station 20. Yes.

上記カセットステーション１０は、図４に示すように、カセット載置台２上の突起３の位置に複数個例えば４個までのウエハカセット１がそれぞれのウエハ出入口を処理ステーション２０側に向けて水平のＸ方向に沿って一列に載置され、カセット配列方向（Ｘ方向）及びウエハカセット１内に垂直方向に沿って収容されたウエハＷのウエハ配列方向（Ｚ方向）に移動可能なウエハ搬送用ピンセット４が各ウエハカセット１に選択的に搬送するように構成されている。また、ウエハ搬送用ピンセット４は、θ方向に回転可能に構成されており、後述する処理ステーション２０側の第３の組Ｇ３の多段ユニット部に属するアライメントユニット（ＡＬＩＭ）及びエクステンションユニット（ＥＸＴ）にも搬送できるようになっている。   As shown in FIG. 4, the cassette station 10 includes a plurality of, for example, up to four wafer cassettes 1 at the position of the projection 3 on the cassette mounting table 2 with the respective wafer entrances facing the processing station 20 side. Wafer transfer tweezers 4 mounted in a line along the direction and movable in the cassette arrangement direction (X direction) and in the wafer arrangement direction (Z direction) of the wafer W accommodated in the wafer cassette 1 along the vertical direction. Is configured to be selectively transferred to each wafer cassette 1. Further, the wafer transfer tweezers 4 are configured to be rotatable in the θ direction, and are arranged in alignment units (ALIM) and extension units (EXT) belonging to a multi-stage unit portion of a third group G3 on the processing station 20 side described later. Can also be transported.

上記処理ステーション２０は、図４に示すように、中心部に垂直搬送型の主ウエハ搬送機構２１が設けられ、この主ウエハ搬送機構２１を収容する室２２の周りに全ての処理ユニットが１組又は複数の組に渡って多段に配置されている。この例では、５組Ｇ１，Ｇ２，Ｇ３，Ｇ４及びＧ５の多段配置構成であり、第１及び第２の組Ｇ１，Ｇ２の多段ユニットはシステム正面側に並列され、第３の組Ｇ３の多段ユニットはカセットステーション１０に隣接して配置され、第４の組Ｇ４の多段ユニットはインター・フェース部３０に隣接して配置され、第５の組Ｇ５の多段ユニットは背部側に配置されている。   As shown in FIG. 4, the processing station 20 is provided with a vertical transfer type main wafer transfer mechanism 21 at the center, and one set of all the processing units is provided around a chamber 22 that houses the main wafer transfer mechanism 21. Alternatively, they are arranged in multiple stages over a plurality of sets. In this example, the multi-stage arrangement configuration includes five groups G1, G2, G3, G4, and G5. The multi-stage units of the first and second groups G1, G2 are arranged in parallel on the system front side, and the multi-stage unit of the third group G3. The units are disposed adjacent to the cassette station 10, the multistage units of the fourth group G4 are disposed adjacent to the interface unit 30, and the multistage units of the fifth group G5 are disposed on the back side.

この場合、図５に示すように、第１の組Ｇ１では、容器としてのカップ２３内でウエハＷと現像液供給手段（図示せず）とを対峙させてレジストパターンを現像する現像ユニット（ＤＥＶ）と、ウエハＷをスピンチャック（図示せず）に載置して所定の処理を行う基板処理装置にて構成されるレジスト塗布ユニット（ＣＯＴ）とが垂直方向の下から順に２段に重ねられている。第２の組Ｇ２も同様に、２台のレジスト塗布ユニット（ＣＯＴ）及び現像ユニット（ＤＥＶ）が垂直方向の下から順に２段に重ねられている。このようにレジスト塗布ユニット（ＣＯＴ）を下段側に配置した理由は、レジスト液の排液が機構的にもメンテナンスの上でも面倒であるためである。しかし、必要に応じてレジスト塗布ユニット（ＣＯＴ）を上段に配置することも可能である。   In this case, as shown in FIG. 5, in the first group G1, the developing unit (DEV) that develops the resist pattern by facing the wafer W and the developer supply means (not shown) in the cup 23 as a container. ) And a resist coating unit (COT) configured by a substrate processing apparatus for performing a predetermined process by placing the wafer W on a spin chuck (not shown) are stacked in two stages from the bottom in the vertical direction. ing. Similarly, in the second group G2, two resist coating units (COT) and a developing unit (DEV) are stacked in two stages from the bottom in the vertical direction. The reason why the resist coating unit (COT) is arranged on the lower side in this way is that the drain of the resist solution is troublesome both in terms of mechanism and maintenance. However, the resist coating unit (COT) can be arranged in the upper stage as required.

図６に示すように、第３の組Ｇ３では、ウエハＷをウエハ載置台２４（図４参照）に載置して所定の処理を行うオーブン型の処理ユニット例えばウエハＷを冷却するクーリングユニット（ＣＯＬ）、ウエハＷに疎水化処理を行うアドヒージョンユニット（ＡＤ）、ウエハＷの位置合わせを行うアライメントユニット（ＡＬＩＭ）、ウエハＷの搬入出を行うエクステンションユニット（ＥＸＴ）、ウエハＷをベークする４つのホットプレートユニット（ＨＰ）が垂直方向の下から順に例えば８段に重ねられている。第４の組Ｇ４も同様に、オーブン型処理ユニット例えばクーリングユニット（ＣＯＬ）、エクステンション・クーリングユニット（ＥＸＴＣＯＬ）、エクステンションユニット（ＥＸＴ）、クーリングユニット（ＣＯＬ）、急冷機能を有する２つのチリングホットプレートユニット（ＣＨＰ）及び２つのホットプレートユニット（ＨＰ）が垂直方向の下から順に例えば８段に重ねられている。   As shown in FIG. 6, in the third group G3, an oven-type processing unit that performs a predetermined process by placing the wafer W on the wafer mounting table 24 (see FIG. 4), for example, a cooling unit that cools the wafer W ( COL), an adhesion unit (AD) for hydrophobizing the wafer W, an alignment unit (ALIM) for aligning the wafer W, an extension unit (EXT) for loading / unloading the wafer W, and baking the wafer W Four hot plate units (HP) are stacked in, for example, eight stages in order from the bottom in the vertical direction. Similarly, the fourth group G4 is an oven-type processing unit such as a cooling unit (COL), an extension / cooling unit (EXTCOL), an extension unit (EXT), a cooling unit (COL), and two chilling hot plate units having a rapid cooling function. (CHP) and two hot plate units (HP) are stacked in, for example, eight stages in order from the bottom in the vertical direction.

上記のように処理温度の低いクーリングユニット（ＣＯＬ）、エクステンション・クーリングユニット（ＥＸＴＣＯＬ）を下段に配置し、処理温度の高いホットプレートユニット（ＨＰ）、チリングホットプレートユニット（ＣＨＰ）及びアドヒージョンユニット（ＡＤ）を上段に配置することで、ユニット間の熱的な相互干渉を少なくすることができる。勿論、ランダムな多段配置とすることも可能である。   As described above, the cooling unit (COL) and the extension cooling unit (EXTCOL) having a low processing temperature are arranged in the lower stage, and the hot plate unit (HP), the chilling hot plate unit (CHP) and the adhesion unit having a high processing temperature. By disposing (AD) in the upper stage, it is possible to reduce thermal mutual interference between units. Of course, a random multi-stage arrangement is also possible.

なお、図４に示すように、処理ステーション２０において、第１及び第２の組Ｇ１，Ｇ２の多段ユニット（スピナ型処理ユニット）に隣接する第３及び第４の組Ｇ３，Ｇ４の多段ユニット（オーブン型処理ユニット）の側壁の中には、それぞれダクト２５，ダクト２５が垂直方向に縦断して設けられている。これらのダクト２５，２６には、ダウンフローの清浄空気又は特別に温度調整された空気が流されるようになっている。このダクト構造によって、第３及び第４の組Ｇ３，Ｇ４のオーブン型処理ユニットで発生した熱は遮断され、第１及び第２の組Ｇ１，Ｇ２のスピナ型処理ユニットへは及ばないようになっている。   As shown in FIG. 4, in the processing station 20, the third and fourth sets G3 and G4 of multistage units (spinner type processing units) adjacent to the first and second sets G1 and G2 of multistage units (spinner type processing units) ( In the side wall of the oven-type processing unit, a duct 25 and a duct 25 are vertically cut in the vertical direction. Downflow clean air or specially temperature-controlled air is allowed to flow through these ducts 25 and 26. By this duct structure, the heat generated in the oven type processing units of the third and fourth groups G3 and G4 is cut off and does not reach the spinner type processing units of the first and second groups G1 and G2. ing.

また、この処理システムでは、主ウエハ搬送機構２１の背部側にも図４に点線で示すように第５の組Ｇ５の多段ユニットが配置できるようになっている。この第５の組Ｇ５の多段ユニットは、案内レール２７に沿って主ウエハ搬送機構２１から見て側方へ移動できるようになっている。したがって、第５の組Ｇ５の多段ユニットを設けた場合でも、ユニットをスライドすることにより空間部が確保されるので、主ウエハ搬送機構２１に対して背後からメンテナンス作業を容易に行うことができる。   Further, in this processing system, a fifth stage G5 multi-stage unit can be arranged on the back side of the main wafer transfer mechanism 21 as shown by a dotted line in FIG. The multistage units of the fifth group G5 can move sideways along the guide rail 27 as viewed from the main wafer transfer mechanism 21. Therefore, even when the multi-stage unit of the fifth group G5 is provided, the space portion is secured by sliding the unit, so that the maintenance work can be easily performed from the back with respect to the main wafer transfer mechanism 21.

上記インター・フェース部３０は、奥行き方向では処理ステーション２０と同じ寸法を有するが、幅方向では小さなサイズに作られている。このインター・フェース部３０の正面部には可搬性のピックアップカセット３１と定置型のバッファカセット３２が２段に配置され、背面部には、ウエハＷの周辺部の露光及び識別マーク領域の露光を行う露光手段である周辺露光装置３３が配設され、中央部には、搬送手段であるウエハの搬送アーム３４が配設されている。この搬送アーム３４は、Ｘ，Ｚ方向に移動して両カセット３１，３２及び周辺露光装置３３に搬送するように構成されている。また、搬送アーム３４は、θ方向に回転可能に構成され、処理ステーション２０側の第４の組Ｇ４の多段ユニットに属するエクステンションユニット（ＥＸＴ）及び隣接する露光装置側のウエハ受渡し台（図示せず）にも搬送できるように構成されている。   The interface unit 30 has the same dimensions as the processing station 20 in the depth direction, but is made small in the width direction. A portable pickup cassette 31 and a stationary buffer cassette 32 are arranged in two stages on the front part of the interface part 30, and the peripheral part of the wafer W and the identification mark area are exposed on the rear part. A peripheral exposure device 33 which is an exposure unit to be performed is provided, and a wafer transfer arm 34 which is a transfer unit is provided at the center. The transport arm 34 is configured to move in the X and Z directions and transport to both cassettes 31 and 32 and the peripheral exposure device 33. Further, the transfer arm 34 is configured to be rotatable in the θ direction, and the extension unit (EXT) belonging to the multi-stage unit of the fourth group G4 on the processing station 20 side and a wafer transfer table (not shown) on the adjacent exposure apparatus side. ) Can also be transported.

上記のように構成される処理システムは、クリーンルーム４０内に設置されるが、更にシステム内でも効率的な垂直層流方式によって各部の清浄度を高めている。   The processing system configured as described above is installed in the clean room 40, and the cleanliness of each part is increased by an efficient vertical laminar flow method in the system.

上記周辺露光装置３３は、図７及び図８に示すように、一端にウエハＷの搬入・搬出口５１を有する露光処理室５２を形成する筐体５０を具備しており、この筐体５０の他端側の上部には露光手段６０が装着されている。また、筐体５０内には、ウエハＷを表面が上方になるように保持する保持手段例えば真空吸着によりウエハＷを保持するチャック８０と、このチャック８０を回転駆動する回転手段であるモータ８１と、チャック８０及びモータ８１をウエハ搬送アーム３４側すなわちウエハ搬入・搬出口５１側又は露光手段６０側に移動する移動手段９０と、チャック８０にて保持されたウエハＷの中心からの偏心量を検出する検出手段、例えばＣＣＤ個体撮像素子を有する位置検出器１００と、ウエハ搬入・搬出口５１を介して筐体５０内に挿入される上記搬送アーム３４とチャック８０との間で、ウエハＷを受け渡す受け渡し手段であるバッファ８５とを具備している。   As shown in FIGS. 7 and 8, the peripheral exposure apparatus 33 includes a housing 50 that forms an exposure processing chamber 52 having a wafer W loading / unloading port 51 at one end. An exposure means 60 is attached to the upper part on the other end side. Further, in the casing 50, holding means for holding the wafer W so that the surface thereof is upward, for example, a chuck 80 for holding the wafer W by vacuum suction, and a motor 81 which is a rotating means for driving the chuck 80 to rotate. Further, the moving means 90 for moving the chuck 80 and the motor 81 to the wafer transfer arm 34 side, that is, the wafer loading / unloading exit 51 side or the exposure means 60 side, and the amount of eccentricity from the center of the wafer W held by the chuck 80 are detected. Receiving means W, for example, a position detector 100 having a CCD individual imaging device, and the wafer W received between the transfer arm 34 and the chuck 80 inserted into the housing 50 via the wafer loading / unloading port 51. A buffer 85 serving as a delivery means for delivery.

このＣＣＤ個体撮像素子を有する位置検出器１００は、この発明の欠損基板の検出装置における回転する基板の周辺部の欠損１７の有無を検出する光電式の検出器として兼用されている。この位置検出器１００は、図９に示すように、赤色ＬＥＤランプ１３からなる光源９と、ＣＣＤラインセンサ１４からなる光センサ１１からなり、この両者は、ウエハＷの周辺部を上下から挟む形で上下に配置されている。下方のＣＣＤラインセンサ１４は、上記の露光手段６０が設けられている位置とはウエハＷの周方向に異なる位置、ここではウエハＷの直径方向に１８０°異なる位置において、ウエハＷの外周縁を半径方向に交差するように配向して設けられている。そして、上方の赤色ＬＥＤランプ１３からの光で、水平方向に回転するウエハＷの外周部を照射する構成となっている。このＬＥＤランプからの光のうち、ウエハＷの外周部で遮光されなかった光がＣＣＤラインセンサ１４の対応部分で受光される。   The position detector 100 having this CCD individual imaging device is also used as a photoelectric detector for detecting the presence or absence of a defect 17 in the peripheral portion of the rotating substrate in the defect substrate detection apparatus of the present invention. As shown in FIG. 9, the position detector 100 includes a light source 9 including a red LED lamp 13 and an optical sensor 11 including a CCD line sensor 14, both of which sandwich a peripheral portion of the wafer W from above and below. It is arranged up and down. The lower CCD line sensor 14 detects the outer peripheral edge of the wafer W at a position different from the position where the exposure means 60 is provided in the circumferential direction of the wafer W, here, at a position different by 180 ° in the diameter direction of the wafer W. They are oriented so as to intersect in the radial direction. And it has the structure which irradiates the outer peripheral part of the wafer W rotated in a horizontal direction with the light from the upper red LED lamp 13. Of the light from the LED lamp, light that has not been shielded by the outer periphery of the wafer W is received by the corresponding part of the CCD line sensor 14.

従って、例えばウエハＷのノッチ３６がこのＣＣＤラインセンサ１４の位置を通過した場合、ＣＣＤラインセンサ１４は、ウエハＷの通常の外周縁より内側に位置するＣＣＤ受光部分が光を感知し、ノッチ３６の周方向の大きさに応じた時間長さ、及びノッチ３６の半径方向の深さに対応したＣＣＤ受光部の位置変化を伴った出力が現れる。このためウエハ外周部１６のノッチ３６が計測の基準位置として検出できる。また、ウエハＷの外周部に欠損１７がある場合には、その周方向長さ及び半径方向深さに対応した出力変化が、ウエハＷが回転する時間軸上で得られる。   Therefore, for example, when the notch 36 of the wafer W passes through the position of the CCD line sensor 14, the CCD line sensor 14 senses light by the CCD light receiving portion located inside the normal outer peripheral edge of the wafer W, and the notch 36. An output accompanied by a change in the position of the CCD light-receiving portion corresponding to the length of time in accordance with the circumferential direction and the depth in the radial direction of the notch 36 appears. For this reason, the notch 36 of the wafer outer peripheral portion 16 can be detected as a measurement reference position. Further, when there is a defect 17 on the outer peripheral portion of the wafer W, an output change corresponding to the circumferential length and the radial depth is obtained on the time axis along which the wafer W rotates.

この実施形態の欠損基板の検出方法は、上記構成の位置検出器１００を光電式の検出器８として利用すること以外は、既に図１及び図２で説明したところと同じである。すなわち、位置検出器１００により、回転するウエハＷの周辺部の欠損１７の有無を検出し、これに基づいて欠損情報取得手段１８によりウエハ外周部１６の基準位置から周方向に約一周分の欠損情報Ａを取得する。そして、取得した約一周分の欠損情報Ａを、予めメモリ１９に格納してある基板周方向の既知のクランプ予定位置Ｂの情報（クランプ予定位置情報２６）と、対比手段２８により対比する。この対比手段２８による対比の結果、各クランプ予定位置Ｂのクランプ範囲Ｃに、欠損１７が有ると判断された場合には、その欠損１７が許容できる大きさであるかどうかを判定手段２９により判断する。すなわち、その欠損１７の周方向長さが上記クランプ範囲Ｃより長いとき、又は、その欠損１７の数が同一クランプ範囲Ｃ内に２以上あるときは、基板不良（欠損基板）と判定する。従って、正確かつ自動的に欠損基板を検出することができる。この基板不良と判定されたウエハＷは、適切な段階で自動的又は手動による抜き取り手段３５により抜き取られる。例えば、インター・フェース部３０内の搬送アーム３４を抜き取り手段として使用して周辺露光されるウエハＷ中の不良基板と判定されたウエハＷをバッファカセット（図示せず）に搬送する。このため、ウエハのクランプ位置に無視し得ない大きさの欠損１７が存在する場合にのみ、不良基板として扱うことができる。   The defect substrate detection method of this embodiment is the same as that already described with reference to FIGS. 1 and 2 except that the position detector 100 having the above configuration is used as the photoelectric detector 8. That is, the position detector 100 detects the presence or absence of a defect 17 in the peripheral part of the rotating wafer W, and based on this, the defect information acquisition means 18 detects a defect corresponding to about one round in the circumferential direction from the reference position of the wafer outer peripheral part 16. Information A is acquired. The acquired defect information A for about one round is compared by the comparison means 28 with information on the known planned clamping position B in the circumferential direction of the substrate (preliminary clamping position information 26) stored in the memory 19 in advance. As a result of the comparison by the comparison means 28, when it is determined that there is a defect 17 in the clamp range C of each planned clamping position B, the determination means 29 determines whether or not the defect 17 has an allowable size. To do. That is, when the circumferential length of the defect 17 is longer than the clamp range C, or when the number of the defects 17 is 2 or more in the same clamp range C, it is determined that the substrate is defective (defect substrate). Therefore, a defective substrate can be detected accurately and automatically. The wafer W determined to be defective in the substrate is extracted by the automatic or manual extraction means 35 at an appropriate stage. For example, the wafer W determined to be a defective substrate in the wafer W to be peripherally exposed is transferred to a buffer cassette (not shown) by using the transfer arm 34 in the interface unit 30 as the extracting means. For this reason, it can be handled as a defective substrate only when a defect 17 having a size that cannot be ignored exists at the clamping position of the wafer.

上記露光手段６０は、図８及び図９に示すように、例えば超高圧水銀ランプにて形成される露光光源６１と、露光光源６１からの光を集光する集光ミラー６２と、露光光源６１と集光ミラー６２を収納する光源ボックス６３と、光源ボックス６３の下部に設けられて、露光光源６１からの光を下方のレンズ群からなる光学系６４に誘導するロッド６５と、ロッド６５の下端開口部の近傍に配設されて、露光面積を調節する矩形状スリット６６を有する第１のマスク６７と、ロッド６５と光学系６４との間に選択的に組み込まれる、露光面積を調節する矩形状スリット６６とは大きさの異なる例えばスリット６６より小径の円形スリット６８を有する第２のマスク６９と、第２のマスク６９の円形スリット６８を露光光源６１の直下位置又は露光光源６１の直下位置から外れた待機位置への切換移動を司るマスク移動機構であるマスク切換用モータ７０とを具備している。   As shown in FIGS. 8 and 9, the exposure means 60 includes an exposure light source 61 formed by, for example, an ultrahigh pressure mercury lamp, a condensing mirror 62 that collects light from the exposure light source 61, and an exposure light source 61. A light source box 63 that houses the condenser mirror 62, a rod 65 that is provided below the light source box 63 and guides the light from the exposure light source 61 to the optical system 64 including a lower lens group, and a lower end of the rod 65. A first mask 67 disposed in the vicinity of the opening and having a rectangular slit 66 that adjusts the exposure area, and a rectangle that is selectively incorporated between the rod 65 and the optical system 64 to adjust the exposure area. The second mask 69 having a circular slit 68 having a different size from the shape slit 66, for example, a smaller diameter than the slit 66, and the circular slit 68 of the second mask 69 are positioned directly below the exposure light source 61 or exposed. It has and a mask switching motor 70 is a mask moving mechanism for governing the switching movement to the standby position off the position directly below the light source 61.

この場合、第１のマスク６７に設けられる矩形状スリット６６の寸法は、例えば４ｍｍ×５ｍｍ、又は４ｍｍ×１０ｍｍに設定されている。また、第２のマスク６９の円形スリット６８の径は、ウエハＷに施されたアライメントマークＭの領域例えば５０〜２５０μｍをカバーできる寸法に設定されている。なお、第２のマスク６９に設けられるスリット６８は、必ずしも円形である必要はなく、アライメントマークＭの領域に光を誘導できる寸法を有するものであれば、例えば、楕円形、三角形や矩形等であってもよい。   In this case, the size of the rectangular slit 66 provided in the first mask 67 is set to 4 mm × 5 mm or 4 mm × 10 mm, for example. The diameter of the circular slit 68 of the second mask 69 is set to a dimension that can cover an area of the alignment mark M formed on the wafer W, for example, 50 to 250 μm. Note that the slit 68 provided in the second mask 69 is not necessarily circular, and may be, for example, an ellipse, a triangle, a rectangle, or the like as long as it has a dimension capable of guiding light to the region of the alignment mark M. There may be.

このように構成される露光手段６０において、第２のマスク６９を待機位置においた状態では、露光光源６１からの光が、図９に示すように、第１のマスク６７に設けられた矩形状スリット６６によって誘導されて、ウエハＷ表面の周辺部の所定の領域に均一に照射される。この状態で、モータ８１によってウエハＷが回転することで、ウエハＷ表面の周辺部の余剰レジスト膜（部）に光を照射すなわち露光（周辺露光）｛第１の露光工程｝することができる。   In the exposure means 60 configured as described above, when the second mask 69 is in the standby position, the light from the exposure light source 61 is in a rectangular shape provided on the first mask 67 as shown in FIG. It is guided by the slit 66 and uniformly irradiates a predetermined area on the periphery of the surface of the wafer W. In this state, by rotating the wafer W by the motor 81, the surplus resist film (portion) on the periphery of the surface of the wafer W can be irradiated with light, that is, exposed (peripheral exposure) {first exposure step}.

また、第２のマスク６９の円形スリット６８を露光光源６１の直下位置においた状態では、第９図に示すように、露光光源６１からの光が円形スリット６８によって誘導され、ウエハＷ表面に形成されたアライメントマークＭの領域のレジスト膜に照射して露光（アライメントマーク露光）｛第２の露光工程｝することができる。   Further, in a state where the circular slit 68 of the second mask 69 is located immediately below the exposure light source 61, the light from the exposure light source 61 is guided by the circular slit 68 and formed on the surface of the wafer W as shown in FIG. Exposure (alignment mark exposure) {second exposure step} can be performed by irradiating the resist film in the region of the alignment mark M.

上記の移動手段９０は、図７及び図８に示すように、チャック８０とモータ８１を載置するチャック載置台９１と、このチャック載置台９１をウエハ搬送アーム３４側すなわちウエハ搬入・搬出口５１側又は露光手段６０側に移動するボールねじ機構９２とで主に構成されている。この場合、ボールねじ機構９２は、チャック載置台９１を軸方向に移動可能に係合（螺合）するねじ軸９３と、ねじ軸９３を正逆回転する移動用モータ９４とで構成されている。また、ねじ軸９３と平行に配設されて、チャック載置台９１を摺動可能に支持する一対のガイド軸９５が設けられている。このように構成される移動手段９０において、移動用モータ９４を正逆方向に回転駆動することによって、チャック８０及びモータ８１が、ウエハ搬送アーム３４側すなわちウエハ搬入・搬出口５１側又は露光手段６０側に移動される。   As shown in FIGS. 7 and 8, the moving means 90 includes a chuck mounting table 91 on which the chuck 80 and the motor 81 are mounted, and the chuck mounting table 91 on the wafer transfer arm 34 side, that is, the wafer loading / unloading port 51. And the ball screw mechanism 92 moving to the exposure unit 60 side. In this case, the ball screw mechanism 92 includes a screw shaft 93 that engages (screws together) the chuck mounting table 91 so as to be movable in the axial direction, and a moving motor 94 that rotates the screw shaft 93 forward and backward. . In addition, a pair of guide shafts 95 that are disposed in parallel with the screw shaft 93 and slidably support the chuck mounting table 91 are provided. In the moving means 90 configured in this manner, the moving motor 94 is driven to rotate in the forward and reverse directions, whereby the chuck 80 and the motor 81 are moved to the wafer transfer arm 34 side, that is, the wafer loading / unloading exit 51 side or the exposure means 60. Moved to the side.

上記バッファ８５は、図７に示すように、平面視においてチャック８０の外方を包囲する円弧状の切欠き８６ａを有する支持板８６と、この支持板８６の円弧状の切欠き８６ａ側近傍の３箇所に起立する支持ピン８７と、支持板８６をチャック８０の上下方向に昇降する昇降機構例えば昇降用のエアーシリンダ８８とを具備している。このように構成されるバッファ８５は、エアーシリンダ８８の駆動によりチャック８０より上方に上昇した状態で、搬送アーム３４にて保持されたウエハＷを支持ピン８７で受け取り、その後、チャック８０より下方に下降することで、チャック８０にウエハＷを受け渡す。また、逆にチャック８０の下方位置から上昇することで、チャック８０に保持されたウエハＷをチャック８０から支持ピン８７が受け取り、その後、周辺露光装置３３の筐体５０内に進入してウエハＷの下方に位置する搬送アーム３４にウエハＷを受け渡すように構成されている。   As shown in FIG. 7, the buffer 85 includes a support plate 86 having an arc-shaped notch 86a surrounding the outside of the chuck 80 in a plan view, and the support plate 86 in the vicinity of the arc-shaped notch 86a side. A support pin 87 erected at three locations and an elevating mechanism for elevating the support plate 86 in the vertical direction of the chuck 80, for example, an air cylinder 88 for elevating are provided. The buffer 85 configured as described above receives the wafer W held by the transfer arm 34 with the support pins 87 while being raised above the chuck 80 by driving the air cylinder 88, and thereafter, below the chuck 80. By descending, the wafer W is delivered to the chuck 80. On the other hand, the wafer W held by the chuck 80 is received from the chuck 80 by ascending from the lower position of the chuck 80, and then enters the housing 50 of the peripheral exposure apparatus 33 to enter the wafer W. The wafer W is transferred to the transfer arm 34 located below the transfer arm 34.

上記モータ８１、マスク切換用モータ７０、移動用モータ９４、昇降用のエアーシリンダ８８及び位置検出器１００は、それぞれ制御手段例えば中央演算処理装置２００（以下にＣＰＵ２００という）に電気的に接続されており、ＣＰＵ２００に予め記憶された情報、例えばウエハＷの縁部から回路パターンのチップまでの距離、アライメント（図示せず）の位置や寸法等の情報に基づいて、あるいは、位置検出器１００からの検出信号に基づいてモータ８１、マスク切換用モータ７０、移動用モータ９４及び昇降用エアーシリンダ８８等が作動するようになっている。   The motor 81, the mask switching motor 70, the moving motor 94, the lifting air cylinder 88, and the position detector 100 are electrically connected to control means such as a central processing unit 200 (hereinafter referred to as CPU 200). Based on information stored in the CPU 200 in advance, for example, information such as the distance from the edge of the wafer W to the chip of the circuit pattern, the position and dimensions of alignment (not shown), or from the position detector 100 Based on the detection signal, the motor 81, the mask switching motor 70, the moving motor 94, the lifting air cylinder 88, and the like are operated.

次に、上記レジスト液塗布・現像処理システムの動作について説明する。この発明の欠損基板の検出処理は、下記の任意の工程間において行うことができる。   Next, the operation of the resist solution coating / developing system will be described. The defective substrate detection process of the present invention can be performed between the following arbitrary steps.

まず、カセットステーション１０において、ウエハ搬送用ピンセット４がカセット載置台２上の未処理のウエハＷを収容しているカセット１にアクセスして、そのカセット１から１枚のウエハＷを取り出す。ウエハ搬送用ピンセット４は、カセット１よりウエハＷを取り出すと、処理ステーション２０側の第３の組Ｇ３の多段ユニット内に配置されているアライメントユニット（ＡＬＩＭ）まで移動し、ユニット（ＡＬＩＭ）内のウエハ載置台２４上にウエハＷを載せる。ウエハＷは、ウエハ載置台２４上でオリフラ合せ及びセンタリングを受ける。その後、主ウエハ搬送機構２１がアライメントユニット（ＡＬＩＭ）に反対側からアクセスし、ウエハ載置台２４からウエハＷを受け取る。   First, in the cassette station 10, the tweezers 4 for wafer transfer access the cassette 1 containing unprocessed wafers W on the cassette mounting table 2, and take out one wafer W from the cassette 1. When the wafer tweezers 4 takes out the wafer W from the cassette 1, it moves to the alignment unit (ALIM) arranged in the multi-stage unit of the third group G3 on the processing station 20 side, and in the unit (ALIM) A wafer W is placed on the wafer mounting table 24. The wafer W undergoes orientation flat alignment and centering on the wafer mounting table 24. Thereafter, the main wafer transfer mechanism 21 accesses the alignment unit (ALIM) from the opposite side, and receives the wafer W from the wafer mounting table 24.

処理ステーション２０において、主ウエハ搬送機構２１はウエハＷを最初に第３の組Ｇ３の多段ユニットに属するアドヒージョンユニット（ＡＤ）に搬入する。このアドヒージョンユニット（ＡＤ）内でウエハＷは疎水化処理を受ける。疎水化処理が終了すると、主ウエハ搬送機構２１は、ウエハＷをアドヒージョンユニット（ＡＤ）から搬出して、次に第３の組Ｇ３又は第４の組Ｇ４の多段ユニットに属するクーリングユニット（ＣＯＬ）へ搬入する。このクーリングユニット（ＣＯＬ）内でウエハＷはレジスト塗布処理前の設定温度例えば２３℃まで冷却される。冷却処理が終了すると、主ウエハ搬送機構２１は、ウエハＷをクーリングユニット（ＣＯＬ）から搬出し、次に第１の組Ｇ１又は第２の組Ｇ２の多段ユニットに属するレジスト塗布ユニット（ＣＯＴ）へ搬入する。このレジスト塗布ユニット（ＣＯＴ）内でウエハＷはスピンコート法によりウエハ表面に一様な膜厚でレジストを塗布する。   In the processing station 20, the main wafer transfer mechanism 21 first carries the wafer W into an adhesion unit (AD) belonging to the multistage unit of the third group G3. Within this adhesion unit (AD), the wafer W is subjected to a hydrophobic treatment. When the hydrophobization process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the adhesion unit (AD), and then cools the cooling units (belonging to the third group G3 or the fourth group G4 multi-stage unit). COL). In this cooling unit (COL), the wafer W is cooled to a set temperature before the resist coating process, for example, 23 ° C. When the cooling process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the cooling unit (COL), and then to the resist coating unit (COT) belonging to the first group G1 or the second group G2 multistage unit. Carry in. In this resist coating unit (COT), the wafer W is coated with a resist with a uniform film thickness on the wafer surface by spin coating.

レジスト塗布処理が終了すると、主ウエハ搬送機構２１は、ウエハＷをレジスト塗布ユニット（ＣＯＴ）から搬出し、次にホットプレートユニット（ＨＰ）内へ搬入する。ホットプレートユニット（ＨＰ）内でウエハＷは載置台５上に載置され、所定温度例えば１００℃で所定時間プリベーク処理される。これによって、ウエハＷ上の塗布膜から残存溶剤を蒸発除去することができる。プリベークが終了すると、主ウエハ搬送機構２１は、ウエハＷをホットプレートユニット（ＨＰ）から搬出し、次に第４の組Ｇ４の多段ユニットに属するエクステンション・クーリングユニット（ＥＸＴＣＯＬ）へ搬送する。このユニット（ＥＸＴＣＯＬ）内でウエハＷは次工程すなわち周辺露光装置３３における周辺露光処理に適した温度例えば２４℃まで冷却される。この冷却後、主ウエハ搬送機構２１は、ウエハＷを直ぐ上のエクステンションユニット（ＥＸＴ）へ搬送し、このユニット（ＥＸＴ）内の載置台５（図示せず）の上にウエハＷを載置する。このエクステンションユニット（ＥＸＴ）の載置台５上にウエハＷが載置されると、インター・フェース部３０の搬送アーム３４が反対側からアクセスして、ウエハＷを受け取る。そして、搬送アーム３４はウエハＷをインター・フェース部３０内の周辺露光装置３３へ搬入する。   When the resist coating process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the resist coating unit (COT) and then loads it into the hot plate unit (HP). In the hot plate unit (HP), the wafer W is mounted on the mounting table 5 and prebaked at a predetermined temperature, for example, 100 ° C. for a predetermined time. As a result, the residual solvent can be removed by evaporation from the coating film on the wafer W. When pre-baking is completed, the main wafer transfer mechanism 21 unloads the wafer W from the hot plate unit (HP), and then transfers the wafer W to the extension cooling unit (EXTCOL) belonging to the multistage unit of the fourth group G4. In this unit (EXTCOL), the wafer W is cooled to a temperature suitable for the peripheral exposure process in the next process, that is, the peripheral exposure apparatus 33, for example, 24 ° C. After this cooling, the main wafer transfer mechanism 21 transfers the wafer W to the extension unit (EXT) immediately above, and places the wafer W on the mounting table 5 (not shown) in the unit (EXT). . When the wafer W is mounted on the mounting table 5 of the extension unit (EXT), the transfer arm 34 of the interface unit 30 accesses from the opposite side to receive the wafer W. Then, the transfer arm 34 carries the wafer W into the peripheral exposure apparatus 33 in the interface unit 30.

すなわち、搬送アーム３４にて保持されたウエハＷは、周辺露光装置３３の筐体５０内に搬入され、上昇されたバッファ８５の支持ピン８７に受け渡される。次いで、バッファ８５の支持板８６が下降し、支持ピン８７にて支持されたウエハＷは、チャック８０に保持される。すると、移動手段９０の移動用モータ９４が駆動して、チャック８０と共にウエハＷが露光手段６０側に移動される。この際、モータ８１を低速回転させて位置検出器１００から照射されるレーザー光によってウエハＷの縁部に設けられたノッチ３６（図示せず）が検出されると共に、チャック８０にて保持されたウエハＷの中心からの偏心量が検出され、検出信号がＣＰＵ２００に伝達される。これに基づいてＣＰＵ２００からの制御信号が移動用モータ９４に伝達されて、チャック８０にて保持されたウエハＷの周辺部を露光手段６０側の位置が設定される。この際、この発明の欠損基板の検出装置により、ウエハＷが不良基板か否か判定される。   That is, the wafer W held by the transfer arm 34 is carried into the housing 50 of the peripheral exposure apparatus 33 and transferred to the support pins 87 of the raised buffer 85. Next, the support plate 86 of the buffer 85 is lowered, and the wafer W supported by the support pins 87 is held by the chuck 80. Then, the moving motor 94 of the moving unit 90 is driven to move the wafer W together with the chuck 80 to the exposure unit 60 side. At this time, the notch 36 (not shown) provided at the edge of the wafer W is detected by the laser light emitted from the position detector 100 by rotating the motor 81 at a low speed and held by the chuck 80. The amount of eccentricity from the center of the wafer W is detected, and a detection signal is transmitted to the CPU 200. Based on this, a control signal from the CPU 200 is transmitted to the movement motor 94, and the position of the peripheral portion of the wafer W held by the chuck 80 on the exposure means 60 side is set. At this time, whether or not the wafer W is a defective substrate is determined by the defective substrate detection apparatus of the present invention.

ウエハＷが露光手段６０の下方すなわち露光手段６０の露光光源６１及びロッド６５の直下位置に移動されると、露光手段６０が作動して、図９に示すように、露光光源６１からの光が第１のマスク６７に設けられた矩形状スリット６６によって誘導されてウエハＷ表面の周辺部の所定の領域に均一に照射される。この状態で、モータ８１によってウエハＷが回転して、ウエハＷ表面の周辺部の余剰レジスト膜（部）に光が照射されて露光（周辺露光）｛第１の露光工程｝が行われる。   When the wafer W is moved below the exposure unit 60, that is, to a position just below the exposure light source 61 and the rod 65 of the exposure unit 60, the exposure unit 60 is operated, and the light from the exposure light source 61 is emitted as shown in FIG. It is guided by a rectangular slit 66 provided in the first mask 67 and uniformly irradiates a predetermined area on the periphery of the surface of the wafer W. In this state, the wafer W is rotated by the motor 81, and light is applied to the surplus resist film (portion) on the periphery of the surface of the wafer W to perform exposure (peripheral exposure) {first exposure step}.

周辺露光が終了した後、ＣＰＵ２００からの制御信号に基づいて移動用モータ９４が駆動し、ウエハＷに施されたアライメントマークＭの領域を露光手段６０のロッド６５の直下位置に移動する一方、切換用モータ７０が駆動して第２のマスク６９の円形スリット６８をロッド６５と光学系６４との間に配設する。この状態で露光手段６０が作動して、露光光源６１からの光が第２のマスク６９の円形スリット６８によって誘導され、ウエハＷ表面に形成されたアライメントマークの領域のレジスト膜に照射されて露光（アライメントマーク露光）｛第２の露光工程｝が行われる。   After the peripheral exposure is completed, the moving motor 94 is driven based on a control signal from the CPU 200 to move the region of the alignment mark M applied to the wafer W to a position immediately below the rod 65 of the exposure means 60 while switching. The motor 70 is driven to arrange the circular slit 68 of the second mask 69 between the rod 65 and the optical system 64. In this state, the exposure means 60 is operated, and light from the exposure light source 61 is guided by the circular slit 68 of the second mask 69 and irradiated to the resist film in the region of the alignment mark formed on the surface of the wafer W for exposure. (Alignment mark exposure) {Second exposure step} is performed.

上記のようにして、周辺露光とアライメントマーク露光が行われた後、移動用モータ９４が逆方向に回転駆動して、チャック８０と共にウエハＷを、周辺露光装置３３の搬入・搬出口５１側に移動する。次に、昇降用エアーシリンダ８８が駆動して支持板８６を上昇させ、支持ピン８７にてチャック８０上のウエハＷを受け取り、ウエハＷをチャック８０の上方位置に移動する。次に、搬送アーム３４が周辺露光装置３３の筐体５０内のウエハＷの下方に進入し、この状態で、支持板８６が下降することで、ウエハＷが搬送アーム３４に受け渡される。その後、搬送アーム３４が周辺露光装置３３から後退して、ウエハＷを搬出し、隣接する露光装置側のウエハ受取り台（図示せず）へ移送する。この場合、ウエハＷは、露光装置へ渡される前に、バッファカセット３２に一時的に収納されることもある。   After the peripheral exposure and the alignment mark exposure are performed as described above, the moving motor 94 is driven to rotate in the reverse direction, and the wafer W together with the chuck 80 is moved to the loading / unloading port 51 side of the peripheral exposure apparatus 33. Moving. Next, the raising / lowering air cylinder 88 is driven to raise the support plate 86, the wafer W on the chuck 80 is received by the support pins 87, and the wafer W is moved to a position above the chuck 80. Next, the transfer arm 34 enters below the wafer W in the housing 50 of the peripheral exposure apparatus 33, and the support plate 86 is lowered in this state, so that the wafer W is transferred to the transfer arm 34. Thereafter, the transfer arm 34 is retracted from the peripheral exposure apparatus 33 to carry out the wafer W and transfer it to a wafer receiving table (not shown) on the adjacent exposure apparatus side. In this case, the wafer W may be temporarily stored in the buffer cassette 32 before being transferred to the exposure apparatus.

露光装置で全面露光が済んで、ウエハＷが露光装置側のウエハ受取り台に戻されると、インター・フェース部３０の搬送アーム３４はそのウエハ受取り台へアクセスしてウエハＷを受け取り、受け取ったウエハＷを処理ステーション２０側の第４の組Ｇ４の多段ユニットに属するエクステンションユニット（ＥＸＴ）へ搬入し、ウエハ受取り台上に載置する。この場合にも、ウエハＷは、処理ステーション２０側へ渡される前にインター・フェース部３０内のバッファカセット３２に一時的に収納されることもある。   When the entire exposure is completed by the exposure apparatus and the wafer W is returned to the wafer receiving table on the exposure apparatus side, the transfer arm 34 of the interface unit 30 accesses the wafer receiving table to receive the wafer W, and receives the received wafer. W is loaded into an extension unit (EXT) belonging to the multi-stage unit of the fourth group G4 on the processing station 20 side, and placed on the wafer receiving table. Also in this case, the wafer W may be temporarily stored in the buffer cassette 32 in the interface unit 30 before being transferred to the processing station 20 side.

ウエハ受取り台上に載置されたウエハＷは、主ウエハ搬送機構２１により、チリングホットプレートユニット（ＣＨＰ）に搬送され、フリンジの発生を防止するため、あるいは化学増幅型レジスト（ＣＡＲ）における酸触媒反応を誘起するためポストエクスポージャーベーク処理が施される。   The wafer W placed on the wafer receiving table is transferred to the chilling hot plate unit (CHP) by the main wafer transfer mechanism 21 to prevent fringes, or an acid catalyst in the chemically amplified resist (CAR). A post-exposure bake treatment is applied to induce the reaction.

その後、ウエハＷは、第１の組Ｇ１又は第２の組Ｇ２の多段ユニットに属する現像ユニット（ＤＥＶ）に搬入される。この現像ユニット（ＤＥＶ）内では、ウエハＷ表面のレジストに現像液が満遍なく供給されて現像処理が施される。この現像処理によって、ウエハＷ表面に形成されたレジスト膜が所定の回路パターンに現像されると共に、ウエハＷの周辺部の余剰レジスト膜が除去され、更に、ウエハＷ表面に形成された（施された）アライメントマークＭの領域に付着したレジスト膜が除去される。このようにして、現像が終了すると、ウエハＷ表面にリンス液がかけられて現像液が洗い落とされる。   Thereafter, the wafer W is carried into a developing unit (DEV) belonging to the multistage unit of the first group G1 or the second group G2. In the developing unit (DEV), a developing solution is uniformly supplied to the resist on the surface of the wafer W to perform a developing process. By this development processing, the resist film formed on the surface of the wafer W is developed into a predetermined circuit pattern, and the surplus resist film in the peripheral portion of the wafer W is removed, and further, the resist film formed on the surface of the wafer W is applied (applied). E) The resist film adhering to the region of the alignment mark M is removed. In this way, when the development is completed, a rinse liquid is applied to the surface of the wafer W to wash away the developer.

現像工程が終了すると、主ウエハ搬送機構２１は、ウエハＷを現像ユニット（ＤＥＶ）から搬出して、次に第３の組Ｇ３又は第４の組Ｇ４の多段ユニットに属するホットプレートユニット（ＨＰ）へ搬入する。このユニット（ＨＰ）内でウエハＷは例えば１００℃で所定時間ポストベーク処理される。これによって、現像で膨潤したレジストが硬化し、耐薬品性が向上する。   When the developing process is completed, the main wafer transfer mechanism 21 unloads the wafer W from the developing unit (DEV), and then the hot plate unit (HP) belonging to the third group G3 or the multistage unit of the fourth group G4. Carry in. In this unit (HP), the wafer W is post-baked for a predetermined time at 100 ° C., for example. Thereby, the resist swollen by development is cured, and chemical resistance is improved.

ポストベークが終了すると、主ウエハ搬送機構２１は、ウエハＷをホットプレートユニット（ＨＰ）から搬出し、次にいずれかのクーリングユニット（ＣＯＬ）へ搬入する。ここでウエハＷが常温に戻った後、主ウエハ搬送機構２１は、次にウエハＷを第３の組Ｇ３に属するエクステンションユニット（ＥＸＴ）へ移送する。このエクステンションユニット（ＥＸＴ）の載置台５（図示せず）上にウエハＷが載置されると、カセットステーション１０側のウエハ搬送用ピンセット４が反対側からアクセスして、ウエハＷを受け取る。そして、ウエハ搬送用ピンセット４は、受け取ったウエハＷをカセット載置台２上の処理済みウエハ収容用のカセット１の所定のウエハ収容溝に入れて処理が完了する。   When the post-baking is completed, the main wafer transfer mechanism 21 unloads the wafer W from the hot plate unit (HP), and then loads it into one of the cooling units (COL). Here, after the wafer W returns to room temperature, the main wafer transfer mechanism 21 next transfers the wafer W to the extension unit (EXT) belonging to the third group G3. When the wafer W is mounted on the mounting table 5 (not shown) of the extension unit (EXT), the wafer transfer tweezers 4 on the cassette station 10 side accesses from the opposite side and receives the wafer W. Then, the wafer transfer tweezers 4 puts the received wafer W into a predetermined wafer storage groove of the cassette 1 for storing processed wafers on the cassette mounting table 2 and the processing is completed.

なお、上記実施形態では、この発明の欠損基板の検出装置をレジスト液塗布・現像処理システムに適用した場合について説明したが、この発明の欠損基板の検出装置は、上記レジスト液塗布・現像処理システム以外に例えばエッチング処理装置にも適用できる。   In the above embodiment, the case where the defect substrate detection device of the present invention is applied to the resist solution coating / development processing system has been described. However, the defect substrate detection device of the present invention is the resist solution coating / development processing system. In addition, for example, the present invention can be applied to an etching processing apparatus.

この発明に係る欠損基板の検出装置の概略構成を示した図である。It is the figure which showed schematic structure of the detection apparatus of the defect | deletion board | substrate concerning this invention. ウエハの欠損部分を示した図である。It is the figure which showed the defect | deletion part of the wafer. この発明の欠損基板の検出方法を示したフローチャートである。It is the flowchart which showed the detection method of the defect | deletion board | substrate of this invention. この発明に係る欠損基板の検出装置を適用したレジスト液塗布・現像処理システムの一例を示す概略平面図である。1 is a schematic plan view showing an example of a resist solution coating / development processing system to which a defective substrate detection apparatus according to the present invention is applied. 上記レジスト液塗布・現像処理システムの概略正面図である。It is a schematic front view of the said resist liquid application | coating / development processing system. 上記レジスト液塗布・現像処理システムの概略背面図である。It is a schematic back view of the said resist liquid application | coating / development processing system. この発明における欠損基板の検出装置と兼用した露光手段を示す横断面図である。It is a cross-sectional view which shows the exposure means used also as the defect | deletion board | substrate detection apparatus in this invention. 上記露光手段の縦断面図である。It is a longitudinal cross-sectional view of the said exposure means. 上記露光手段と位置検出器の部分を示す概略斜視図である。It is a schematic perspective view which shows the part of the said exposure means and a position detector.

符号の説明Explanation of symbols

５ 載置台
６ 回転機構
７ エンコーダ
８ 光電式検出器
９ 光源
１１ 光センサ
１２ 光源駆動回路
１３ ＬＥＤランプ
１４ ＣＣＤラインセンサ
１５ センサ駆動回路
１６ ウエハ外周部
１７ 欠損
１８ 欠損情報取得手段
１９ メモリ
２６ クランプ予定位置情報
２８ 対比手段
２９ 判定手段
３５ 抜き取り手段
１００ 位置検出器
２００ 中央演算処理装置（ＣＰＵ） DESCRIPTION OF SYMBOLS 5 Mounting stand 6 Rotating mechanism 7 Encoder 8 Photoelectric detector 9 Light source 11 Optical sensor 12 Light source drive circuit 13 LED lamp 14 CCD line sensor 15 Sensor drive circuit 16 Wafer outer peripheral part 17 Defect 18 Defect information acquisition means 19 Memory 26 Clamp planned position Information 28 Contrast means 29 Determination means 35 Extraction means 100 Position detector 200 Central processing unit (CPU)

Claims (2)

回転する基板の周辺部の欠損の有無を検出する光電式の検出器により基板外周部の基準位置から周方向に欠損情報を取得する工程と、
取得した欠損情報を、基板外周部の既知の基板を把持するためのクランプ予定位置の情報と対比する工程と、
上記対比により各クランプ予定位置のクランプ範囲に欠損が有ると判断された場合に、その欠損の周方向長さが上記クランプ範囲より長いとき、又は、その欠損の数が同一クランプ範囲内に２以上あるときに基板不良と判定する工程と、
上記基板不良と判定された基板を抜き取る工程と、
を有することを特徴とする欠損基板の検出方法。 A step of acquiring defect information in the circumferential direction from the reference position of the outer periphery of the substrate by a photoelectric detector that detects the presence or absence of the defect in the peripheral portion of the rotating substrate;
A step of comparing the acquired defect information with information on a planned clamping position for gripping a known substrate on the outer periphery of the substrate;
When it is determined by the above comparison that there is a defect in the clamp range at each clamp planned position, when the circumferential length of the defect is longer than the clamp range , or the number of defects is two or more within the same clamp range. A step of determining a substrate defect at a certain time ;
Removing the substrate determined to be defective,
A method for detecting a defective substrate, comprising: 回転する基板の周辺部の欠損の有無を検出する光電式の検出器と、
上記検出器により基板外周部の基準位置から周方向に欠損情報を取得する欠損情報取得手段と、
取得した欠損情報を、予めメモリに格納してある基板周方向の既知の基板を把持するためのクランプ予定位置情報と対比する手段と、
上記対比手段による対比の結果、各クランプ予定位置のクランプ範囲に欠損が有ると判断された場合に、その欠損の周方向長さが上記クランプ範囲より長いとき、又は、その欠損の数が同一クランプ範囲内に２以上あるときに基板不良と判定する手段と、
上記基板不良と判定された基板を抜き取る手段と、
を有することを特徴とする欠損基板の検出装置。 A photoelectric detector that detects the presence or absence of defects in the periphery of the rotating substrate;
Defect information acquisition means for acquiring defect information in the circumferential direction from the reference position of the outer periphery of the substrate by the detector;
Means for comparing the acquired defect information with planned clamping position information for gripping a known substrate in the circumferential direction of the substrate stored in advance in a memory;
As a result of the comparison by the contrast means, when it is determined that there is a defect in the clamp range at each clamp planned position, when the circumferential length of the defect is longer than the clamp range , or the number of defects is the same clamp Means for determining a substrate failure when there are two or more within the range ;
Means for extracting the substrate determined to be defective,
An apparatus for detecting a defective substrate, comprising:

Images