JPH02152221A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH02152221A JPH02152221A JP30579888A JP30579888A JPH02152221A JP H02152221 A JPH02152221 A JP H02152221A JP 30579888 A JP30579888 A JP 30579888A JP 30579888 A JP30579888 A JP 30579888A JP H02152221 A JPH02152221 A JP H02152221A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor
- thin film
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 abstract description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 239000010453 quartz Substances 0.000 abstract description 16
- 238000005530 etching Methods 0.000 abstract description 15
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- QCWQUWUCARNNRI-UHFFFAOYSA-N 3-ethyl-5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbaldehyde Chemical compound CC1(C)CCC(C)(C)C2=C1C=C(C=O)C(CC)=C2 QCWQUWUCARNNRI-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｓ ＯＩ （Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板の製造方法に関する。
ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板の製造方法に関する。
本発明は、ＳＯＩ基板の製造方法において、半導体基板
上に別種の半導体薄膜をヘテロ成長させ、次いで上記半
導体薄膜と絶縁体基板とを接着した後、上記半導体基板
を除去することによって、絶縁体基板上に所望の膜厚の
半導体薄膜が均一な膜厚で形成されたＳＯＩ基板を容易
に製造すること〔従来の技術〕 ＳＯＩ基板は、絶縁体基板上に半導体薄膜が形成された
ものである。従来、このＳＯ■基板の製造方法として、
次のような方法が知られている。
上に別種の半導体薄膜をヘテロ成長させ、次いで上記半
導体薄膜と絶縁体基板とを接着した後、上記半導体基板
を除去することによって、絶縁体基板上に所望の膜厚の
半導体薄膜が均一な膜厚で形成されたＳＯＩ基板を容易
に製造すること〔従来の技術〕 ＳＯＩ基板は、絶縁体基板上に半導体薄膜が形成された
ものである。従来、このＳＯ■基板の製造方法として、
次のような方法が知られている。
すなわち、まずシリコン（Ｓｉ）Ｍ板上に石英基板を接
着する。次に、ラッピング及びエツチングを行うことに
より、このＳｉ基板を所望の厚さに薄膜化する。これに
よって、石英基板上にＳｉ薄膜が形成されたＳＯＩ基板
が完成される。
着する。次に、ラッピング及びエツチングを行うことに
より、このＳｉ基板を所望の厚さに薄膜化する。これに
よって、石英基板上にＳｉ薄膜が形成されたＳＯＩ基板
が完成される。
なお、特開昭６３−６５６４８号公報には、面指数（１
１１）のＳｉより成る第１の基板上にこの第１の基板よ
り抵抗率の高いＳｔ層をエピタキシャル成長させ、この
Ｓｔ層をＳｉＯ□層を介して第２の基板に接着し、第１
の基板を塩素ガスの光励起によるエツチングで除去する
半導体基板の製造方法が提案されているが、この方法は
Ｓｉ基板上のＳｉ層の成長、すなわちホモ成長を用いた
ものであり、本発明のように半導体基板上に別種の半導
体装置をヘテロ成長させる方法を用いたものとは本質的
に異なるものである。
１１）のＳｉより成る第１の基板上にこの第１の基板よ
り抵抗率の高いＳｔ層をエピタキシャル成長させ、この
Ｓｔ層をＳｉＯ□層を介して第２の基板に接着し、第１
の基板を塩素ガスの光励起によるエツチングで除去する
半導体基板の製造方法が提案されているが、この方法は
Ｓｉ基板上のＳｉ層の成長、すなわちホモ成長を用いた
ものであり、本発明のように半導体基板上に別種の半導
体装置をヘテロ成長させる方法を用いたものとは本質的
に異なるものである。
上述の従来のＳＯＩ基板の製造方法においては、最終的
にエツチングによりＳｉ基板を目的とする厚さに薄膜化
していることから、エツチング速度の変動によりＳｉ薄
膜の膜厚の制御性が悪く、また場所によるＭ厚の不均一
性も生じやすい、このため、活性層となる半導体薄膜を
設計通りの膜厚に形成することができないという問題が
あった。
にエツチングによりＳｉ基板を目的とする厚さに薄膜化
していることから、エツチング速度の変動によりＳｉ薄
膜の膜厚の制御性が悪く、また場所によるＭ厚の不均一
性も生じやすい、このため、活性層となる半導体薄膜を
設計通りの膜厚に形成することができないという問題が
あった。
従って本発明の目的は、絶縁体基板上に所望の膜厚の半
導体薄膜が均一な膜厚で形成されたＳＯ■基板を容易に
製造することができるＳＯＩ基板の製造方法を提供する
ことにある。
導体薄膜が均一な膜厚で形成されたＳＯ■基板を容易に
製造することができるＳＯＩ基板の製造方法を提供する
ことにある。
上記目的を達成するため、本発明によるＳＯＩ基板の製
造方法は、半導体基板（１）上に別種の半導体薄膜（２
）をヘテロ成長させ、次いで半導体薄膜（２）と絶縁体
基板（３）とを接着した後、半導体基板（１）を除去す
るようにしている。
造方法は、半導体基板（１）上に別種の半導体薄膜（２
）をヘテロ成長させ、次いで半導体薄膜（２）と絶縁体
基板（３）とを接着した後、半導体基板（１）を除去す
るようにしている。
上記半導体基板（１）は、半導体基板上に別種の半導体
薄膜が形成されたものも含む。
薄膜が形成されたものも含む。
上記絶縁体基板（３）は、石英基板やガラス基板のよう
に全体が絶縁体であるものばかりでなく、表面が絶縁膜
で覆われた半導体基板のようなものも含む、具体的には
、この表面が絶縁膜で覆われた半導体基板としては、例
えばＳｉ基板の表面に５ｉ０２膜のような絶縁膜が形成
されたものや、この絶縁膜の上にさらに半導体薄膜が形
成され、この半導体薄膜の上に絶縁膜が形成されたもの
が挙げられる。また、この絶縁膜としては、ＳｉＯ□膜
ばかりでなく、Ｓｉ３Ｎ４膜、スピンオングラス（ＳＯ
Ｇ）膜等を用いることもできる。
に全体が絶縁体であるものばかりでなく、表面が絶縁膜
で覆われた半導体基板のようなものも含む、具体的には
、この表面が絶縁膜で覆われた半導体基板としては、例
えばＳｉ基板の表面に５ｉ０２膜のような絶縁膜が形成
されたものや、この絶縁膜の上にさらに半導体薄膜が形
成され、この半導体薄膜の上に絶縁膜が形成されたもの
が挙げられる。また、この絶縁膜としては、ＳｉＯ□膜
ばかりでなく、Ｓｉ３Ｎ４膜、スピンオングラス（ＳＯ
Ｇ）膜等を用いることもできる。
上記接着は、圧着等の半導体薄膜（２）と絶縁体基板（
３）とを機械的に結合することができる全ての方法を含
む。
３）とを機械的に結合することができる全ての方法を含
む。
半導体基板（１）上にヘテロ成長される半導体薄膜（２
）の膜厚の制御性及び均一性は良好である。しかも、こ
の半導体薄膜（２）の種類は自由に選ぶことができる。
）の膜厚の制御性及び均一性は良好である。しかも、こ
の半導体薄膜（２）の種類は自由に選ぶことができる。
また、半導体基１（１）は、半導体薄膜（２）と別種の
ものであるから、このことを利用してエツチングやリフ
トオフにより半導体基板（１）を選択的に除去すること
ができる。
ものであるから、このことを利用してエツチングやリフ
トオフにより半導体基板（１）を選択的に除去すること
ができる。
従って、半導体薄膜（２）と絶縁体基板（３）とを接着
した後、半導体基＋１ｉ（１）を除去することによって
、絶縁体基板（３）上に所望の膜厚の半導体薄膜（２）
が均一な膜厚で形成されたＳＯ■基板を容易に製造する
ことができる。
した後、半導体基＋１ｉ（１）を除去することによって
、絶縁体基板（３）上に所望の膜厚の半導体薄膜（２）
が均一な膜厚で形成されたＳＯ■基板を容易に製造する
ことができる。
以下、本発明の実施例について図面を参照しながら説明
する。なお、実施例の全図において、同一機能を有する
部分には同一の符号を付ける。
する。なお、実施例の全図において、同一機能を有する
部分には同一の符号を付ける。
実施炭土
第１図Ａ〜第１図Ｃは本発明の実施例■を示す。
この実施例Ｉは、石英基板上にＳｉエピタキシャル膜が
形成されたＳＯＩ基板の製造に本発明を適用した実施例
である。
形成されたＳＯＩ基板の製造に本発明を適用した実施例
である。
この実施例■においては、第１図Ａに示すように、ます
ケ：ルマニウム（Ｇｅ）基板１を用意し、このＧｅｉ板
１をトリクロルエタン、アセトン、メタノール等の有機
洗浄液により洗浄した後、例えばＨ，５ｏ４−Ｈ２Ｏ□
−ＨｔＯ系エツチング液（例えば、Ｈｚ ＳＯ４： Ｈ
ｚ Ｏｘ ： Ｈｚ Ｏ＝５ ：１：１）によりこの
Ｇｅ基板１をエツチングして表面の清浄化を行う。次に
、この清浄化されたＧｅ基板１の上に例えば分子線エピ
タキシー（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ
）法によりＳｉをヘテロエピタキシャル成長させる。こ
れによって、Ｇｅ基ｖｉｌ上に単結晶のＳｉエピタキシ
ャル膜２が形成される。このヘテロエピタキシャル成長
は、例えば６００°Ｃ以下程度の低温で行う。これは、
６００°Ｃ程度以上の温度ではＧｅ基板１がらＧｅの蒸
発が起きやすくなり、このＧｅ基板ｌ上のＳｉのへテロ
エピタキシャル成長が困難になるおそれがあるためであ
る。また、このヘテロエピタキシャル成長の際のＳｔの
原料としては、例えばジシラン（５５！Ｈ＆）やモノシ
ラン（ＳｉＨ４）を用いることができる。なお、仮に成
長中にＳｉエピタキシャル膜２中にＧｅ基板１からＧｏ
原子が拡散しても、ＧｅはＳｉと同じく■族元素である
から不純物にはならず、問題は生じない。
ケ：ルマニウム（Ｇｅ）基板１を用意し、このＧｅｉ板
１をトリクロルエタン、アセトン、メタノール等の有機
洗浄液により洗浄した後、例えばＨ，５ｏ４−Ｈ２Ｏ□
−ＨｔＯ系エツチング液（例えば、Ｈｚ ＳＯ４： Ｈ
ｚ Ｏｘ ： Ｈｚ Ｏ＝５ ：１：１）によりこの
Ｇｅ基板１をエツチングして表面の清浄化を行う。次に
、この清浄化されたＧｅ基板１の上に例えば分子線エピ
タキシー（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ
）法によりＳｉをヘテロエピタキシャル成長させる。こ
れによって、Ｇｅ基ｖｉｌ上に単結晶のＳｉエピタキシ
ャル膜２が形成される。このヘテロエピタキシャル成長
は、例えば６００°Ｃ以下程度の低温で行う。これは、
６００°Ｃ程度以上の温度ではＧｅ基板１がらＧｅの蒸
発が起きやすくなり、このＧｅ基板ｌ上のＳｉのへテロ
エピタキシャル成長が困難になるおそれがあるためであ
る。また、このヘテロエピタキシャル成長の際のＳｔの
原料としては、例えばジシラン（５５！Ｈ＆）やモノシ
ラン（ＳｉＨ４）を用いることができる。なお、仮に成
長中にＳｉエピタキシャル膜２中にＧｅ基板１からＧｏ
原子が拡散しても、ＧｅはＳｉと同じく■族元素である
から不純物にはならず、問題は生じない。
次に第１図Ｂに示すように、上述のようにしてＧｅ基板
ｌ上に成長されたＳｉエピタキシャル膜２に別に用意し
た石英基板３を所定の力で押し付けながら例えば酸素（
０２）雰囲気中で例えば１０００°Ｃ程度の温度で加熱
することにより、石英基板３とＳｉエピタキシャル膜２
とを接着する。この場合、この加熱によりＧｅ基板１か
らＧｅが蒸発するのを防止するため、このＧｅ基Ｆｉ１
の表面はあらかじめ例えばＳｉＯ□膜（図示せず）で覆
っておく。
ｌ上に成長されたＳｉエピタキシャル膜２に別に用意し
た石英基板３を所定の力で押し付けながら例えば酸素（
０２）雰囲気中で例えば１０００°Ｃ程度の温度で加熱
することにより、石英基板３とＳｉエピタキシャル膜２
とを接着する。この場合、この加熱によりＧｅ基板１か
らＧｅが蒸発するのを防止するため、このＧｅ基Ｆｉ１
の表面はあらかじめ例えばＳｉＯ□膜（図示せず）で覆
っておく。
次に、二〇５ｉｏｚ膜をエツチング除去した後、Ｇｅ基
板１を例えば過酸化水素（Ｈｚ Ｏ！ ）のようなエツ
チング液によりエツチング除去する。この場合、Ｇｅ基
板１がエツチング除去されてＳｉエピタキシャル膜２が
露出した時点でエツチングは完全に停止するので、Ｓｉ
エピタキシャル膜２はエツチングされない。
板１を例えば過酸化水素（Ｈｚ Ｏ！ ）のようなエツ
チング液によりエツチング除去する。この場合、Ｇｅ基
板１がエツチング除去されてＳｉエピタキシャル膜２が
露出した時点でエツチングは完全に停止するので、Ｓｉ
エピタキシャル膜２はエツチングされない。
このようにして、第１図Ｃに示すように、石英基板１上
にＳｉエピタキシャル膜２が形成されたＳａｔ基板が完
成される。
にＳｉエピタキシャル膜２が形成されたＳａｔ基板が完
成される。
以上のように、この実施例■によれば、Ｇｅ％板１主１
上ｉエピタキシャル膜２を膜厚の制御性及び均一性の高
いＭＢＥ法やＭＯＣＶＤ法でヘテロエピタキシャル成長
させ、このＳｉエピタキシャル膜２と石英基板３とを接
着した後、Ｇｅ基板１をエツチング除去することにより
ＳＯＩ基板を製造しているので、石英基板１上に活性層
となるＳｉエピタキシャル膜２が設計通りの膜厚でしか
も均一な膜厚で形成されたＳＯＩ基板を容易に製造する
ことができる。
上ｉエピタキシャル膜２を膜厚の制御性及び均一性の高
いＭＢＥ法やＭＯＣＶＤ法でヘテロエピタキシャル成長
させ、このＳｉエピタキシャル膜２と石英基板３とを接
着した後、Ｇｅ基板１をエツチング除去することにより
ＳＯＩ基板を製造しているので、石英基板１上に活性層
となるＳｉエピタキシャル膜２が設計通りの膜厚でしか
も均一な膜厚で形成されたＳＯＩ基板を容易に製造する
ことができる。
ス１１ル
第２図Ａ〜第２図Ｃは本発明の実施例■を示す。
この実施例■は、三次元ＬＳＩの製造に本発明を適用し
た実施例である。
た実施例である。
この実施例Ｈにおいては、第２図Ａに示すように、まず
例えばＳｔ基板４に一層目のＭＯ３ＦＥＴＱ、、Ｑ２．
Ｑコを形成した後、これらのＭＯ３ＦＥＴＱ５．Ｑｔ
、Ｑ３の上に例えばＳｉｎ、膜のような眉間絶縁膜５を
形成する。
例えばＳｔ基板４に一層目のＭＯ３ＦＥＴＱ、、Ｑ２．
Ｑコを形成した後、これらのＭＯ３ＦＥＴＱ５．Ｑｔ
、Ｑ３の上に例えばＳｉｎ、膜のような眉間絶縁膜５を
形成する。
次に第２図Ｂに示すように、あらかじめＧｅ基板１上に
成長されたＳｉエピタキシャル膜２と上述の眉間絶縁膜
５とを実施例Ｉと同様な方法で接着する。
成長されたＳｉエピタキシャル膜２と上述の眉間絶縁膜
５とを実施例Ｉと同様な方法で接着する。
次に、実施例Ｉと同様な方法でＧｅ基板工をエツチング
除去して、第２図Ｃに示すように、眉間絶縁膜５の上に
Ｓｉエピタキシャル膜２が形成されたＳＯＩ基板を得る
０次に、このＳｉエピタキシャル膜２に二層目のＭＯ３
ＦＥＴＴ、、Ｔ！ 、Ｔ３を形成する。この後、同様な
工程を必要な回数だけ繰り返して、目的とする三次元Ｌ
ＳＩを完成させる。
除去して、第２図Ｃに示すように、眉間絶縁膜５の上に
Ｓｉエピタキシャル膜２が形成されたＳＯＩ基板を得る
０次に、このＳｉエピタキシャル膜２に二層目のＭＯ３
ＦＥＴＴ、、Ｔ！ 、Ｔ３を形成する。この後、同様な
工程を必要な回数だけ繰り返して、目的とする三次元Ｌ
ＳＩを完成させる。
この実施例■によれば、層間絶縁膜５とＧｅ基板１上に
成長されたＳｉエピタキシャル膜２とを接着し、その後
Ｇｅ５板１をエツチング除去するという工程を繰り返す
だけでＭＯＳＦＥＴを多層化することができるので、三
次元ＬＳＩを容易に製造することができる。また、Ｓｉ
エピタキシャル膜２の膜厚の制御性及び均一性は良好で
あるので、このＳｉエピタキシャル膜２に形成されるＭ
Ｏ３ＦＥＴＴ＋ 、Ｔｚ 、Ｔ３の特性は設計通りのも
のが均一性良く得られる。
成長されたＳｉエピタキシャル膜２とを接着し、その後
Ｇｅ５板１をエツチング除去するという工程を繰り返す
だけでＭＯＳＦＥＴを多層化することができるので、三
次元ＬＳＩを容易に製造することができる。また、Ｓｉ
エピタキシャル膜２の膜厚の制御性及び均一性は良好で
あるので、このＳｉエピタキシャル膜２に形成されるＭ
Ｏ３ＦＥＴＴ＋ 、Ｔｚ 、Ｔ３の特性は設計通りのも
のが均一性良く得られる。
１星炭ｌ
第３図は本発明の実施例■を示す。
第３図に示すように、この実施例冴においては、Ｇｅ基
板ｌ上に中間層として例えばＧａＡｓ層６をヘテロエピ
タキシャル成長させ、このＧａＡｓＮ６の上にＳｉエピ
タキシャル膜２をヘテロエピタキシャル成長させた後、
このＳｉエピタキシャル膜２と石英基板３とを接着する
。この後、ＧａＡｓ層６をエツチング除去してＧｅ基板
１をリフトオフする。これによって、石英基板１上にＳ
ｉエピタキシャル膜２が形成されたＳＯ！基板が完成さ
れる。
板ｌ上に中間層として例えばＧａＡｓ層６をヘテロエピ
タキシャル成長させ、このＧａＡｓＮ６の上にＳｉエピ
タキシャル膜２をヘテロエピタキシャル成長させた後、
このＳｉエピタキシャル膜２と石英基板３とを接着する
。この後、ＧａＡｓ層６をエツチング除去してＧｅ基板
１をリフトオフする。これによって、石英基板１上にＳ
ｉエピタキシャル膜２が形成されたＳＯ！基板が完成さ
れる。
この実施例■によれば、実施例Ｉと同様な利点のほか、
次のような利点がある。すなわち、Ｇｅ基板１をリフト
オフにより除去しているので、このＧｅ基板１を繰り返
し使用することができ、経済的である。
次のような利点がある。すなわち、Ｇｅ基板１をリフト
オフにより除去しているので、このＧｅ基板１を繰り返
し使用することができ、経済的である。
裏施■ヱ
第４図は本発明の実施例■を示す。
第４図に示すように、この実施例■においては、Ｓｉ基
板４上に中間層としてＧｅ層７をヘテロエピタキシャル
成長させ、このＧｅ層７の上にＳｉエピタキシャル膜２
をヘテロエピタキシャル成長させた移、このＳｉエピタ
キシャル膜２と石英基板１とを接着する。この後、Ｇｅ
層７をエツチング除去して５ｔｉＦｉ、４をリフトオフ
する。これによって、石英基板１上にＳｉエピタキシャ
ル膜２が形成されたＳＯＩ基板が完成される。
板４上に中間層としてＧｅ層７をヘテロエピタキシャル
成長させ、このＧｅ層７の上にＳｉエピタキシャル膜２
をヘテロエピタキシャル成長させた移、このＳｉエピタ
キシャル膜２と石英基板１とを接着する。この後、Ｇｅ
層７をエツチング除去して５ｔｉＦｉ、４をリフトオフ
する。これによって、石英基板１上にＳｉエピタキシャ
ル膜２が形成されたＳＯＩ基板が完成される。
この実施例■によっても、実施例■と同様な利点がある
。
。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例１〜■においては、絶縁体基板上
にＳｉエピタキシャル膜２が形成されたＳ０１基板の製
造に本発明を適用した場合について説明したが、本発明
は、絶縁体基板上に例えばＧａＡｓ薄膜のようなＳ’ｒ
以外の半導体薄膜が形成されたＳＯＩ基板の製造に適用
することも可能である。
にＳｉエピタキシャル膜２が形成されたＳ０１基板の製
造に本発明を適用した場合について説明したが、本発明
は、絶縁体基板上に例えばＧａＡｓ薄膜のようなＳ’ｒ
以外の半導体薄膜が形成されたＳＯＩ基板の製造に適用
することも可能である。
また、実施例■は、ＭＯＳＦＥＴが多層化された三次元
ＬＳＩの例であるが、例えば最上層に光な変換センサー
が形成された画像処理用の三次元ＬＳＩのような各種の
三次元ＬＳＩの製造に本発明を適用することが可能であ
る。
ＬＳＩの例であるが、例えば最上層に光な変換センサー
が形成された画像処理用の三次元ＬＳＩのような各種の
三次元ＬＳＩの製造に本発明を適用することが可能であ
る。
本発明は、以上説明したように構成されているので、絶
縁体基板上に所望の膜厚の半導体薄膜が均一な膜厚で形
成されたＳＯＩ基板を容易に製造することができる。
縁体基板上に所望の膜厚の半導体薄膜が均一な膜厚で形
成されたＳＯＩ基板を容易に製造することができる。
第１図Ａ〜第１図Ｃは本発明の実施例Ｉを工程順に説明
するための断面図、第２図Ａ〜第２図Ｃは本発明の実施
例■を工程順に説明するための断面図、第３図は本発明
の実施例■を説明するための断面図、第４図は本発明の
実施例■を説明するための断面図である。 図面における主要な符号の説明 １：Ｇｅ基板、 ２：Ｓｉエピタキシャル膜、３：石
英基板、 ４：Ｓｉ基板、 ５：１ｉ間絶縁膜、６
： ＧａＡｓ薄膜。
するための断面図、第２図Ａ〜第２図Ｃは本発明の実施
例■を工程順に説明するための断面図、第３図は本発明
の実施例■を説明するための断面図、第４図は本発明の
実施例■を説明するための断面図である。 図面における主要な符号の説明 １：Ｇｅ基板、 ２：Ｓｉエピタキシャル膜、３：石
英基板、 ４：Ｓｉ基板、 ５：１ｉ間絶縁膜、６
： ＧａＡｓ薄膜。
Claims (1)
- 半導体基板上に別種の半導体薄膜をヘテロ成長させ、次
いで上記半導体薄膜と絶縁体基板とを接着した後、上記
半導体基板を除去するようにしたことを特徴とするＳＯ
Ｉ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30579888A JPH02152221A (ja) | 1988-12-02 | 1988-12-02 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30579888A JPH02152221A (ja) | 1988-12-02 | 1988-12-02 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152221A true JPH02152221A (ja) | 1990-06-12 |
Family
ID=17949486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30579888A Pending JPH02152221A (ja) | 1988-12-02 | 1988-12-02 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152221A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259828A (ja) * | 2004-03-10 | 2005-09-22 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2010118675A (ja) * | 2010-01-12 | 2010-05-27 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2012520556A (ja) * | 2009-03-12 | 2012-09-06 | ソイテック | 回路層転写により多層構造体を製作する方法 |
-
1988
- 1988-12-02 JP JP30579888A patent/JPH02152221A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259828A (ja) * | 2004-03-10 | 2005-09-22 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2012520556A (ja) * | 2009-03-12 | 2012-09-06 | ソイテック | 回路層転写により多層構造体を製作する方法 |
| JP2010118675A (ja) * | 2010-01-12 | 2010-05-27 | Sony Corp | 固体撮像素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| EP0520216B1 (en) | Fabrication of defect free silicon on an insulating substrate | |
| US5081062A (en) | Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies | |
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JP2820024B2 (ja) | シリコン半導体素子製造用基板の製造方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| US3966513A (en) | Method of growing by epitaxy from the vapor phase a material on substrate of a material which is not stable in air | |
| JPH02152221A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06291058A (ja) | 半導体基板の製造方法 | |
| JP2542609B2 (ja) | 半導体装置の製造方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 | |
| JPH049371B2 (ja) | ||
| JPS60128609A (ja) | 半導体基板の固定方法 | |
| JPS61198789A (ja) | 光半導体素子の連続製造方法 | |
| JPS6219046B2 (ja) | ||
| JPS61220321A (ja) | 選択気相成長方法 | |
| KR20080062508A (ko) | 절연체 위에 단결정 실리콘층을 성장시키는 방법 및 이를이용한 ｓｏｉ 기판의 제조 방법 | |
| JPS6325295A (ja) | 半導体エピタキシヤルウエハ | |
| JPS62119939A (ja) | 半導体用絶縁基板 |