JPS61215583A - 文字パタ−ン回転方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の出力装置に用いられる表示装置
や印刷装置などにおいて、文字や図形等のパターンを左
あるいは右に９０°回転して出力する方式に関する。

（発明の背景〕 従来の文字パターン回転方式は、例えば特開昭５５−１
２３７８８号公報に示されているように、文字や図形等
のパターンを左あるいは右に回転する場合１文字毎に回
転させるか、あるいは１頁を複数のブロックに区切り、
該ブロック毎に回転させており１回転処理に長時間を要
するという欠点があった。

〔発明の目的〕

本発明の目的は１表示装置や印刷装置において文字や図
形等のパターンを９０”回転して出力する際１回転処理
にかＮる時間を短縮すると共に。

回転処理に用いられるバッファメモリの物量を減らすこ
とにある。

〔発明の概要〕

本発明は１例えば１頁分のデータをドツトに展開したフ
ルドツトメモリから、該データを読み出して出力する際
、一度高速バッファメモリにデータの配線を変えて書き
込み、さらに読み出すときにその順番を変えることによ
って、データを９０”回転するものである。

（発明の実施例〕 第２図および第３図は文字パターンの回転を説明する図
であり、第２図は回転をしないで出方するときのフルド
ツトメモリと出力結果の関係、第３図は回転して出力す
る。ときのフルドツトメモリと出力結果の関係を示す、
パターンの回転は、フルドツトメモリ上にはあくまでも
正立状態でデータをドツト展開し、プリンタや表示装置
に送り出す際に回転を加える。以後、フルドツトメモリ
の１ワードは１６ビツトで構成され、該フルドツトメモ
リにドツト展開されているデータをそのまき又は回転し
てプリントアウトする場合について説明する。

第２図に示すように、通常はフルドツトメモリ２０１に
正立状態で展開されたデータ２０８を、そのまＮ正立状
態で印字するため、フルドツトメモリ２０１の１ワード
２０２は横方向に１６ビツト、縦方向に１ビツトの構成
になっている。印字データはフルドツトメモリ２０１か
ら読み出し。

シリアル化してプリンタ２０４に送り出すため、プリン
タ２０４のレーザビーム等走査線の走行方向２０５とフ
ルドツトメモリ２０１のメモリ読み出し２０３は同一方
向である。つまり、フルドツトメモリ２０１のメモリ読
み出し順２０３は左から右に１行読み出して終ったら、
その下の１行を左から右に読み出す。この時、ｌワード
２０２が横方向に１６ビツトあるため、プリンタ２０４
が１６ビツト印字を行っている間に、次にデータをメモ
リから読み出せばよい、よって、印字データはこの読み
出しデータからセレクタで１ビツトづつ選択してプリン
タに送り出せる。これにより、用紙２０６上には、紙送
り方向２０７に対し正立した状態で印字パターン２０９
が印字される。

第３図はフルドツトメモリ３０１に正立状態でドツト展
開したデータ３０８を、フルドツトから９０°回転して
用紙３０６上に印字する状態の説明である０本図では左
９０°回転を例として説明するが、右９０°回転でも同
じである。

フルドツトメモリ３０１上には、第２図で説明した、回
転しない場合と同じように、正立状態で印字データ３０
８がドツト展開されている。これに対し印字パターン３
０９を左９０”回転して出力するためには、メモリの読
み出し順３０３がレーザビーム等の走査線の走行方向３
０５と同じでなければならない、つまり、第３図に示す
ように。

上から下に１列読み出し、次にその左側の１列を読み出
す必要があるにのようにすれば、プリンタ３０４で用紙
３０６上に、紙送り方向３０７に対し左９０°回転した
印字パターン３０９を印字できる。

二５で、問題となるのは、フルドツトメモリ３０１の１
ワード３０２が縦方向には１ビツトしかないため、１回
のメモリアクセスで印字ドツトとして有効なビットは１
ビツトしがないことである。

この点について、本発明は以下のようにして解決するも
のである。

第１図は本発明の原理構成を示したものである。

第１図（ａ）はパターンを回転しないで、フルドツトメ
モリ１０１に展開された状態のまへ印字する場合である
。即ち、フルドツトメモリ１０１に格納されたデータは
、プリンタの印字用レーザビーム等の走査線の走行方向
１０５と同じ方向に、１ワ一ド１０２単位に順次横方向
に読み出される。

読み出されたデータはレジスタに格納され、セレクタ１
０４で１ビツトに絞られてプリンタに送出される。

これに対して、第１図（ｂ）はパターンを回転して印字
する場合であり、フルドツトメモリ１゜１からは、プリ
ンタの印字用レーザビーム等の走査線の走行方向１０９
と同じく、縦方向に上から下にデータを１ワード（１６
ドツト）ずつ読み出して行く、これを一度レジスタ１０
３で受け、次の１６ドツトを読み出すまでの間に２ドツ
トずつセレクタ１０４でセレクトし、高速回転用バッフ
ァ１０５，１０６に書き込んでゆく、バッファ１０５．
１０６は各々１ビツト幅のメモリであり、両方を合せた
容量はフルドツトメモリ１０１の２列分より等しいか大
きくする。このバッファ１゜５．１０６をそれぞれ０面
と１面の２面を用意し。

一方の面に書き込んでいる間、他方の面は読み出し専用
とし、１６ラスク走査線が走査し終ったら、書き込み用
と読み出し用の面を交換する。この０面と１面は、高速
回転用バッファ１０５，１０６のアドレス最上位ビット
で切り換える。つまり。

第１図（ｂ）の線１０８がｏＷｌ、　ｉ面の境界線とな
る。０面に書き込まれている間は１面が読み出し用にな
るが、１面には既に１６ラスク分のデータが書き込まれ
ている。１面からは一度に２ドツトづつ読み出され、こ
れがセレクタ１０７で１ドツトに絞られてプリンタに送
出される。

第１図（ｂ）の構成で回転を行っていくための高速回転
用バッファ１０５，１０６への印字ドツトの格納の仕方
及び読み出しの仕方を示したのが第４ＷＩである。

第４図において、フルドツトメモリ１０１内には、１ワ
ードが１０２のように配列されている。

このビットの位置を左から順番に００，０１，０２．０
３．・・・・・・ＯＥ、ＯＦとして、その下にある１ワ
ードのビット位置を１０．１１，１２．１３・・・・・
・ＩＥ、ＩＦとすると、高速回転用バッファ１０５．１
０６に書き込むときには、まずフルドツトメモリ１０１
から読み出した００，０１．・・・・・・ＯＦのうちの
偶数ビットを１０５へ、奇数ビットを１０６に書き込む
、この際、４０６に示す点線の中の２ビツトが、高速回
転用バッファ１０５゜１０６に一度に書き込まれるビッ
トである０次にフルドツトメモリ１０１より読み出した
１ワード１０．１１．１２．・・・・・・ＩＦを高速回
転用ビット１０５．１０６に書き込む時は、直前の１ワ
ードとは逆に、偶数ビットを１０６、奇数ビットを１０
５に書き込む、この書き込みビットを逆にする作業は第
１図（ｂ）のセレクタ１０４により行われる。フルドツ
トメモリ１０１の次の１ワードは。

直前の１ワードとは逆に偶数ビットが１０５．奇数ビッ
トが１０６に書き込まれる。

高速回転用バッファ１０５，１０６からの読み出しは次
のように行う０例えば、１ワード内の１番右側の１列を
順次読み出す場合、つまりＯＦ。

１Ｆ、２Ｆ、３Ｆ、・・・・・・の順で読み出す場合、
点線４０７に示すように、ＯＦとＩＦを同時に読み出し
、第１図（ｂ）のセレクタ１０７で１ドツトずつ選んで
やれば、ＯＦ、ＩＦの順にプリンタに送り出すことがで
きる。その次は点線４０８に示すように読み出せばよい
のであるが、このように読み出すためには、高速回転用
バッファ１０５゜１０６のアドレス８個を１つのブロッ
クと考え（第４図の４０５がブロックの境界を示す）、
アドレスの下３桁を固定し、下から４桁めはバッファ１
０５の反転したものをバッファ１０６のアドレスとすれ
ばよい、そうしておいて、下から５桁目以上のビットを
順次１つずつ加算していけば、点線４０７の次は点線４
０８の２ビツトが読み出されて来る。

以上のようにして、１ワード内の右端の１列を読み出し
終ったら、次は（前記高速回転用バッファメモリのアド
レスの）下から４桁めのビットを反転し、また、５桁目
以上をリセットした上、順次ｌずつ加算していく。こう
すると、ＯＥ、ＩＥ。

２Ｅ、３Ｅと読み出され、フルドツトメモリ１０１の１
ワード内の右から２番目の列が読み出されていることに
なる。このようにして２列の読み出しが終ったら、固定
しておいたブロック内アドレス、つまり高速回転用ビッ
ト１０５，１０６のアドレスの下３桁を１減算する。こ
の状態で、また同じように読み出しを繰り返していけば
、フルドツトメモリ１０１を１列ずつ順番に読み出して
いくことになる。

次に以上述べてきたフルドツトメモリからの読み出し、
高速回転用バッファへの書き込み、１！み出しを実現す
るための実施例について説明する。

第５図にフルドツトメモリ１０１からデータを読み出す
ためのアドレスカウンタの構成を示す。

制御装置は走査線（以後これをラスタと呼ぶ）上のどの
位置にレーザビーム等があるかを知るためにカウンタを
持ち、時間監視をしている。これをＨカウンタとＢカウ
ンタと呼ぶ。Ｂカウンタは４ビツトで構成され、印字１
ドツトを打つのと同じクロックで１加算される。Ｈカウ
ンタは８ビットで構成され、Ｂカウンタが桁あふれする
と１加算される。Ｈカウンタ、Ｂカウンタは毎ラスタの
初めにリセットされる。Ｖカウンタはラスタが１頁内の
どの位置にいるかを監視するものであり、頁の初めにリ
セットされ、毎ラスタ開始時に１加算される。Ｊカウン
タは１２ビツトで構成され頁の初めにリセットされ、印
字１６ビツト毎に１加算される。１６ラスタの間上記の
ように加算され。

１７ラスタ目の初めにリセットされる。ＶＲカウンタは
１２ビツトで構成され、Ｖカウンタと同じタイミングで
動くが１ずつ減算される。ＶＲカウンタの初期値は頁の
初めにロードされ、その値はフルドツトメモリ１０１の
右端の１列を選択する値である。上記のようにＶカウン
タとＶＲカウンタは同じタイミングで動くものであり１
回転しないときに加算動作、回転のときに減算動作をす
るようなものであれば、１つのハードウェアで共用でき
る。

第５図（ａ）は回転しないときのフルドツトメモリ１０
１のアドレス構成を示すものである。Ｈカウンタは上述
のように１６ドツトごとに１加算され、これがフルドツ
トメモリ１０１の横方向のワードアドレスとなる。これ
に対し、Ｖカウンタはフルドツトメモリ１０１の縦方向
のアドレスとなるものである。これによりフルドツトメ
モリ１０１は印字１６ドツト毎に左から右へ読み出され
。

１ラスタ終了すると、その下の行に移り、また左から右
へ読み出される。

第５図（ｂ）は回転を行うときのフルドツトメモリ１０
１のアドレス構成を示すものである。フルドツトメモリ
１０１の横方向アドレスはＶＲカウンタによる。たゾし
、横方向アドレスとしてＶＲカウンタの上位８ビツトを
使用する。これにより、横方向のアドレスは１６ラスク
毎に１減算されることになる。フルドツトメモリ１０１
の縦方向アドレスはＪカウンタによる。Ｊカウンタは１
６ドツト毎に１加算される。これにより、フルドツトメ
モリ１０１は、まず右端の１列を１６ドツト毎に上から
下へ読まれ、１６ラスク目で１番下にたどりつく、そし
て、１７ラスタ目は１つ左の列をまた一番上から読み出
していく。

以上のようにして、フルドツトメモリから読み出したデ
ータを第４図に示すような配列で高速バッファに書き込
み、それを読み出して１ビツトにシリアル化し、プリン
タに送り出す様子を説明したのが第６図である。

フルドツトメモリ１０１から読み出されたデータは一度
レジスタ８０１　（第１図の１０３に対応する）に格納
される。レジスタ８０１は２つのセレクタ８０４，８０
５につながっているが、レジスタ８０１の偶数ビットは
セレクタ８０４へ、奇数ビットはセレクタ８０５へ入る
０図中の８０２はバイトを、８０３はビットを示してい
る。セレクタ８０４，８０５は、Ｂカウンタの上位３ビ
ツトにより各々１ビツトをセレクトする。つまりＢカウ
ンタ（０，１，２）ビットが０のとき左端のビットを選
び、１増える毎に右に移っていく、セレクタ８０４，８
０５で選び出されたビットはセレクタ８０６に入る。セ
レクタ８０６はＪカウンタの最下位ビット（Ｂ）が０の
とき、高速バッファ８０７（第１図の１０５に対する）
の入力がセレクタ８０４の出力に、高速バッファ８０８
（第１図の１０６に対応する）の入力がセレクタ８０５
の出力になり、Ｊカウンタの最下位ビット（Ｂ）が１の
とき８０７の入力が８０５の出力に、８０８の入力が８
０４の出力になるように選択する。

高速バッファ８０７，８０８は各々１ワード１ビツトで
、８０７，８０８を合せた総ビット数はフルドツトメモ
リ１０１を２列分縦方向に読み出したビット数より多け
ればよい６本実施例では、高速バッファ８０７，８０８
は各々６４にビットとしである。

高速バッファ８０７，８０８は各々最上位アドレスで２
つに分けられ、前半を０面、後半を１面として呼ぶ、フ
ルドツトメモリ１０１からの読み出しデータを０面に書
き込んでいる間は、１面から読み出してデータをプリン
タに送る。０面、１面の役割は１６ラスタ毎に交代する
。

高速バッファ８０７，８０８の書込み／読出しは書き込
み用アドレスレジスタ８０９と読み出し用アドレスレジ
スタ８１０による。書き込み用アドレス８０９の構成は
、最上位ビットが前述の０面と１面の切り換えビットで
あり、ＶＲカウンタの（７）ビットを使う。最下位の３
ビツトはＢカウンタの上位３ビツト（０，１，２）であ
り、２ドツト毎に１加算される。残りはＪＤレジスタと
呼ばれるもので、本レジスタはＪカウンタが１加算され
るとき、Ｊカウンタの加算直前の値をロードするＪカウ
ンタのディレィレジスタである。ＪＤレジスタは１６ド
ツト印字される時間一定である。このとき並行してＪカ
ウンタは次のデータをフルドツトメモリより読み出す動
作を行っている。

７ｆ、　速バッファ８０７，８０８の読み出しアドレス
レジスタ８１０の構成は、最上位ビットがＶＲカウンタ
の（７）ビットを反転したもので、次の８ビツトがＨカ
ウンタ、その次の３ビツトがＢカウンタの上位３ビツト
（０，１，２）である。このＨとＢの上位３ピツと２ビ
ツト毎に１加算される。

次の１ビツトは高速バッファ８０７に対してはＶＲカウ
ンタの最下位（Ｂ）ビットであり、高速バッファ８０８
に対しては反転器８１３によりアドレス中鎖ビットのみ
反転され、ＶＲカウンタの（Ｂ）の反転したものがアド
レスとなる。最下位の３ビツトはＶＲカウンタの（８，
９，Ａ）ビットである。ＶＲカウンタは前述のように１
ラスク毎に減算されるので、読み出しアドレス８１０は
全体として第４図で説明したようにビットを選択するこ
とができる。

セレクタ８１１，８１２は書き込みアドレスレジスタ８
０９と読み出しアドレスレジスタ８１０を選択するもの
で、Ｂカウンタの最下位ビット（３）がＯのとき読み出
しアドレスレジスタ８１０を、１のとき書き込みアドレ
スレジスタ８０９を選ぶようにしておけばよい。

レジスタ８１４は、高速バッファ８０７，８０８から読
み出したデータを一時格納する各々１ビツトのレジスタ
であり、２ビット印字する時間、読み出しデータを保持
している。セレクタ８１５はレジスタ８１４，８１７か
ら１ビツト選択するもので、ＶＲカウンタの（Ｂ）ビッ
トが０のときは、Ｂカウンタの（３）ビットがＯであれ
ば８１４を、１であれば８１７を選び。ＶＲカウンタの
（Ｂ）ビットが１のときは、Ｂカウンタの（３）ビット
がＯであれば８１７を、■であれば８１４を選ぶ、これ
により、印字する順番にデータをプリンタに送り出すこ
とができる。セレクタ８１５はまた回転しないときには
別のビットを選択する。

つまり、回転しない場合で、Ｂカウンタの（３）ビット
がＯのときはセレクタ８０４を、１のときはセレクタ８
０５を選ぶ。これにより、フルドツトメモリ１０１の出
力を回転しないでプリンタに送り出せる。レジスタ８１
６はセレクタ８１５より選択された１ビツトの印字デー
タを１ドツトの時間保持し、出力をプリンタに送り出す
。

〔発明の効果〕

本発明によれば、文字やパターンを９０°回転して出力
する際の回転の為の処理時間を大幅に短縮することがで
きる。また、高速回転用バッファメモリの１ワード当り
のビット数は、フルドツトメモリの１ワード当りのビッ
ト数より少なくてよく、フルドツトメモリの１ワード当
りのビット数にうまく適合する高速メモリがない為に、
無駄なメモリを持たなければならなくなるといったこと
もなくなる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、第２図及び第３図
はパターンの回転を説明する図、第４図は本発明による
高速回転バッファメモリに対する書込み／読出しの原則
を説明する図、第５図はフルドツトメモリのアドレス構
成を示す図、第６図は本発明の一実施例を示す図である
。 １０１・・・フルドツトメモリ、　　１０３・・・レジ
スタ、　　　１０４，１０７・・・セレクタ、１０５．
１０６・・・高速バッファメモリ。 第　　τ　　図 （（１）肺口扛碕 （ｉ７）回転時 第　　３　　図 第　　５　　図 （４）ヰＩ＝ω私蒔 （ν）　０４１４峙 ２ル膓トメるソ了トー吠

Claims (1)

【特許請求の範囲】
1. （１）ドットメモリにドット展開された文字パターン（
   図形パターンも含むものとする）データを９０°回転し
   て出力する方式において、前記ドットメモリから読み出
   したデータを一時格納するバッファメモリを設け、前記
   ドットメモリから読み出したデータの配列を変えて前記
   バッファメモリに格納し、さらに該バッファメモリへ格
   納したデータをアドレス順序を変えて読み出すことによ
   り、前記ドットメモリにドット展開された文字パターン
   データの９０°回転したデータを得ることを特徴とする
   文字パターン回転方式。