JPS61210600A - マスクｒｏｍに記憶されたプログラムの一部修正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、マスクＲＯＭに記憶されたプログラムを一部
修正する装置において、マスクＲＯＭに記憶された修正
すべきプログラムがアクセスされたときにマイクロプロ
セッサに分岐命令を実行させ、マスクＲＯＭの内容の代
りに分岐先の修正用メモリに記憶された修正プログラム
を実行させることにより、アクセスタイムを劣化させる
ことなくマスクＲＯＭに記憶されたプログラムの一部修
正を可能としたものである。

〔産業上の利用分野〕

本発明はマスクＲＯＭに記憶されたプログラムを一部修
正する装置に関する。

マスクＲＯＭは、記憶素子の製造段階で記憶情報を書込
んでしまうもので、他のタイプのＲＯＭ例えば破壊式プ
ログラマブルＲＯＭや消去可能なプログラマブルＲＯＭ
に比ベビット当りの価格が安くチップ当りの記憶容量を
大きくできるという優れた長所を有する。しかしその反
面、一度書込んだ記憶内容を変更することは不可能であ
り、また書込み費用が高く且つ書込み情報を決めてから
その情報が書込まれたＲＯＭを製造するまでに長時***
するという欠点がある。そこで、マスクＲＯＭに記憶さ
れた修正すべき情報にとって代る情報を破壊式プログラ
マブルＲＯＭ等他の形式のＲＯＭに記憶させ、マスクＲ
ＯＭの記憶内容の一部を短期間で修正する技術が従来よ
り提案されている。

〔従来の技術〕

マスクＲＯＭの記憶内容の一部を修正する技術としては
、例えば特開昭５１−９５３５号公報に見られるものが
知られている。

第１０図はこの構成説明図であり、マスクＲＯＭ１とは
別に、マスクＲＯＭＩの修正すべき情報にとって代る修
正データを記憶する修正用ＲＯＭ３と、マスクＲＯＭＩ
に加わるアドレスの一部を入力とし、マスクＲＯＭＩの
修正不要な領域がアクセスされたときオア回路４の出力
によりイネーブル端子Ｅ１を１”としてマスクＲＯＭＩ
へのアクセスを有効なものとし、修正が必要な領域がア
クセスされたときオア回路４によりマスクＲＯＭ１への
アクセスを禁止すると共にインバータ５により修正用Ｒ
ＯＭ３のイネーブル端子Ｅ２を“１″として修正用ＲＯ
Ｍ３へのアクセスを可能とし、且つマスクＲＯＭＩへの
アドレスを修正用ＲＯＭ３へのアドレスに変換するアド
レス変換ＲＯＭ２とを設けたものである。

〔発明が解決しようとする問題点〕

しかしながら、このような構成では、実質的なアクセス
タイムはアドレス変換ＲＯＭ２のアクセスタイムと修正
用ＲＯＭ３のアクセスタイムとの和となるので、アクセ
スタイムが大きくなるという欠点を有する。

また、マスクＲＯＭＩの例えば１ｏワードの領域を例え
ば２０ワードという元より長いデータに修正することは
不可能である。

本発明はこのような従来の問題点を解決したものであり
、その目的は、アクセスタイムを劣化させることなく且
つワード数の拡大、削除といった修正も可能な修正装置
を提供することにある。

〔問題点を解決するための手段〕

本発明は上記問題点を解決するために、マスクＲＯＭに
記憶されたプログラムを一部修正する装置において、前
記マスクＲＯＭと同一のアドレス空間を有し前記マスク
ＲＯＭの修正すべきプログラムが記憶されている一連の
アドレスの先頭アドレスと同一のアドレスに修正要を示
す１ビットの情報を記憶するメモリと、分岐命令を記憶
するレジスタと、分岐先アドレスを指定する分岐先指定
回路と、該分岐先指定回路で指定されたアドレス以降の
アドレスに修正プログラムを記憶すると共にその後のア
ドレスに前記マスクＲＯＭへの復帰命令を記憶する修正
用ＲＯＭと、前記メモリから修正要を示す前記情報が出
力されたときに前記レジスタからの分岐命令と前記分岐
先指定回路からの分岐先アドレスをマイクロプロセッサ
にこの順番で読取らせ、その他の期間は前記マスクＲＯ
Ｍ又は前記修正用ＲＯＭの出力を前記マイクロプロセッ
サに読取らせる切換手段とを設ける。

〔作用〕

マイクロプロセッサがマスクＲＯＭの修正すべきプログ
ラムの先頭をアクセスすると、メモリから修正要を示す
情報が出力されるので、切換手段によりマスクＲＯＭの
記憶内容に代えてレジスタからの分岐命令と分岐先指定
回路からの分岐先アドレスがマイクロプロセッサにデー
タとして送出される。従って、マイクロプロセッサは修
正用メモリの指定されたアドレスに分岐し、そこに予め
記憶された修正プログラムを実行する。そして、ｆ１正
プログラムを実行し終えると復帰命令を実行することに
よりマスクＲＯＭのアドレス、即ち修正すべきプログラ
ムの終了アドレスの次のアドレスに復帰する。

〔実施例〕

第１図は本発明の一実施例の要部ブロック図である。

同図において、１０はマイクロプロセッサであり、ａＱ
−ａ１５の計１６ビットのアドレスバス１１と、ｄＯ−
ｄ　１５の１６ビットのデータバス１３と、リード信号
線１２とを有する。アドレスバス１１はマスクＲＯＭ１
４．メモリ比、修正用メモリ托及びデコーダ詔に接続さ
れ、データバス１３はセレクタ１９の出方側に接続され
、リード信号線１２はマスクＲＯＭ１４゜メモリＩ５．
修正用メモリ１６．レジスタ１７２分岐先指定回路１８
およびフリップフロップ（ＦＦ）２１にそれぞれ接続さ
れる。マスクＲＯＭ１４は例えば第２図に示すように（
００００）　　（１６進数表示、以下同じ）〜（７ＦＦ
Ｆ）までの３２　Ｋ　Ｗのアドレス空間を有し、１ワー
ドは１６ビットである。このマスクＲＯＭ１４はアドレ
スバス１１の複数ビットをデコードするデコーダ２３の
出力でチップセレクトされ、アドレスバス１１の残りの
アドレス線により内部のワードが選択される。メモリ１
５は第２図に示すようにマスクＲＯＭ１４と同一のアド
レス空間を有するように、マスクＲＯＭ１４に加わるチ
ップセレクト信号をチップセレクト信号とし、且つマス
クＲＯＭ１４に加わるアドレスと同一のアドレスが加え
られている。このメモリ１５の出力は１ビットである。

修正用メモリ１６は、マスクＲＯＭ１４の修正すべきプ
ログラムに代る修正プログラムを記憶するメモリであり
、例えば第２図に示すように（ＣＯＯＯ）から所定容量
だけの記憶容量を有する。この修正用メモリ１６はデコ
ーダおからのチップセレクト信号でチップ選択され、ア
ドレスバス１１の残りのアドレス線で選択されたアドレ
スのデータを出力する。

修正用メモリ１６の１ワードは１６ビットである。上記
メモリ１５及び修正用メモリ１６は例えば破壊式プログ
ラマブルＲＯＭで構成される。

また、レジスタ１７は、ジャンプ命令をセレクタ２０に
出力する。ここで、ジャンプ命令とは、分岐命令のうち
分岐時にスタックに戻り番地をセントしないタイプの分
岐命令をいう。なお、後述するサブルーチンコール命令
は、分岐命令のうち分岐時にスタックに戻り番地をセッ
トし、分岐先のリターン命令によりスタックの番地に戻
るような命令をいう。また、分岐先指定回路１８は、こ
の実施例では（Ｃ００Ｏ）のアドレスをセレクタ２０に
出力する。セレクタ２０は、リード信号１？Ｄのタイミ
ングでフリップフロップ２１の出力が“Ｏ”のときレジ
スタ１７のジャンプ命令をセレクタ１９に加え、フリッ
プフロップ２１の出力が“１１のとき分岐先指定回路１
８の出力をセレクタ１９に入力する。セレクタ１９の一
方の入力にはマスクＲＯＭ１４の出力と修正用メモリ１
６の出力とのワイヤードＯＲ出力が入力され、他方の入
力にセレクタ２０の出力が入力される。

このセレクタ１９はオア回路２２の出力が“０”のとき
マスクＲＯＭ１４．修正用メモリＩ６の出力をデータバ
ス１３に送出し、オア回路２２の出力が１″のときセレ
クタ２０の出力をデータバス１３に出力する。

メモ１月５の１ビット出力はフリップフロップ２１のセ
ット端子に入力され、フリップフロップはメモリ１５か
ら“Ｉ”が出力されたときリード信号Ｒ［）の立下がり
のタイミングでセットされ、次のリード信号ＲＤの立下
がりでリセットされる。

第３図及び第４図は第１図示装置の動作説明図であり、
第３図はマスクＲＯＭ１４の修正すべきプログラムが記
憶されている領域と、メモリ１５の内容と、修正用メモ
リ托の内容の説明図、第４図はプログラムが修正される
過程のタイミングチャートである。

マイクロプロセッサ１０がアドレスバス１１に（ＩＦＦ
Ｆ）を出力している場合、セレクタ１９はマスクＲＯＭ
　１４　、修正用メモリ用例に切換えられているので、
リード信号ＲＤが送出されたときマスクＲＯＭ１４の（
ＩＰＰＰ）に記憶されたマスクＲＯＭデータがセレクタ
１９を介してマイクロプロセッサ１ｏに入力される。マ
イクロプロセッサ１ｏのプログラムヵウンタが＋１歩進
して（２０００）のアドレスがアドレスバス１１に出力
されると、メモリ１５から“１”が出力され、オア回路
２２の出力によってセレクタ１９はセレクタ２０側に切
換えられる。従って、リード信号ＲＤが送出されたとき
レジスタ１７からのジャンプ命令がセレクタ２０．１９
を介してデータとしてマイクロプロセッサ１０に入力さ
れる。そして、リード信号ＲＤの立下がりでフリップフ
ロップ２１がセットされ、セレクタ２０が分岐先指定回
路１８側に切換えられるので、マイクロプロセッサ１０
が分岐先アドレスを読み取る為にアドレスバスに（２０
０１）を出力したとき、分岐先指定回路１日から出力さ
れた（　Ｃ００Ｏ）がセレクタ２０．１９を介してマイ
クロプロセッサ１０に入力される。マイクロプロセッサ
１０はこの分岐命令及び分岐先アドレスを読取ることに
よりプログラムカウンタを（Ｃ００Ｏ）に変更し、アド
レスバス１１に（Ｃ００Ｏ）を送出す名ことによりジャ
ンプ動作を行なう。アドレス（Ｃ００Ｏ）は修正用メモ
リ托の先頭番地であり、そこには修正用プログラムが記
憶されているので、マイクロプロセッサ１０は順次その
修正用プログラムを読取り実行を行なう。７６８Ｗ分の
修正用プログラムを実行したのち、アドレスバス１１に
（Ｃ３００）が出力されると修正用メモリ１６に記憶さ
れたジャンプ命令が読取られ、続＜　　（Ｃ３０１）の
アドレスが送出されたときに予め記憶された（２１００
）のジャンプ先アドレスがマイクロプロセッサ１０に入
力される。このためマイクロプロセッサ１０はプログラ
ムカウンタを、マスクＲＯＭ１４の修正すべきプログラ
ムが記憶されている次のアドレスである（２１００）に
変更してジャンプ動作を行なう。このようにしてマスク
ＲＯＭ１４のアドレス（２０００）〜（２ＯＦＦ）まで
の２５６Ｗのプログラムが修正用メモリ１６の（Ｃ００
Ｏ）〜（Ｃ２ＦＦ）までに記憶された７６８Ｗの修正プ
ログラムに置換、即ち修正される。

以上の実施例は、修正箇所のアドレスに関係なく修正用
ＲＯＭの先頭番地にジャンプする方式であり、従って１
箇所の修正しｔできない。第５図はこの点を改善した実
施例の要部ブロック図であり、第１図の構成と相違する
ところは、先ず分岐先指定回路５０の構成である。即ち
分岐先指定回路（資）にはアドレスバス１１の下８ビッ
トａＯ−ａ７がオフセットアドレスとして入力されてい
る。

第６図は分岐先指定回路５０の実施例のブロック図であ
り、レジスタＲ１の記憶値即ち１，１．Ｏ。

ｏ、ｏ、ｏ、ｏをデータバス１３のデータ線ｄ９〜（４
１５に接続し、アドレス線ａＯ〜ａ７をデータバス１３
のデータ線ｄ１〜ｄ８に接続し、レジスタＲ２の出力（
０）をデータバス１３のデータ線ｄＯに接続したもので
ある。今、マイクロプロセッサ１０が第６図に括弧書き
で示すようにｄｏ−ｄ１５の内容をそれぞれアドレスａ
Ｏ〜ａ１５として認識する場合、マイクロプロセッサ１
０のアドレスバス１１にＡ＋２というアドレス値が出力
された場合、アンド回路ＧＯ〜Ｇ１５の出力を読取った
マイクロプロセッサ１０が認識するアドレスは次式に示
すものとなる。

Ｃｏ　ＯＯＨ＋　（（Ａ＋２）　　・０ＦＦＨ）　Ｘ２
（但し、・はＡＮＤ演算を示す） 即ち、アドレスバス１１の下８ビットのアドレス値のそ
れぞれに対応して２アドレス毎の新たなアドレスが発生
されることになり、その先頭アドレスは（Ｃ００Ｏ）と
なる。

第５図の実施例において例えば第７図に示すようにマス
クＲＯＭ１４の（２０００）〜（２３ＰＦ）までのＩＫ
Ｗのプログラム（Ａ領域）と、（４０１１）〜（４２１
＠での５１２Ｗのプログラム（Ｂ領域）のそれぞれを修
正する場合、メモリ１５の（２０００）及び（４０１１
）にそれぞれ“１”を記憶させておく。又修正用メモリ
１６の（ＣＯＯ２）にジャンプ命令、　　（ＣＯＯ３）
にジャンプ先アドレスとして（Ｃ２００）　、　　（Ｃ
Ｏ２４）にジャンプ命令、　　４　（ＣＯ２５）にジャ
ンプ先アドレスとして（Ｃ５０２）をそれぞれ記憶させ
ておくと共に、（Ｃ２００）〜（Ｃ４ＦＦ）までのＩＫ
Ｗの領域にＡ領域用修正プログラムを記憶させ、次のア
ドレス（Ｃ５００＞にジャンプ命令、更に次のアドレス
（Ｃ５０１）にジャンプ先アドレス（戻り先アドレス）
として（２４００）を記憶させ、また、（Ｃ５０２）〜
（Ｃ８０１）までのＩＫＷの領域にＢ領域用修正プログ
ラムを記憶させると共に、次のアドレス（Ｃ８０２）に
ジャンプ命令を、（Ｃ８０３）に゛ジャンプ先アドレス
として（４２１１）をそれぞれ予め記憶させておく。

このような構成にしておくと、マイクロプロセッサ１０
がアドレスバス１１に（２０００）を出力したとき、メ
モリ１５から“１”が出力されることによりレジスタ１
７に記憶されたジャンプ命令がセレクタ２０．１９を介
してマイクロプロセッサ１０に入力され、続いてマイク
ロプロセッサ１０が（２００１）をアドレスバス１１に
出力したとき、分岐先指定回路５０からは（ＣＯＯ２）
のアドレスがセレクタ２０．１９を介してマイクロプロ
セッサ１０に入力されることになる。

このため、マイクロプロセッサ１０はプログラムカウン
タを（ＣＯＯ２）に変更し、これをアドレスバス１１に
出力することにより修正用メモリ１６の（ＣＯＯ２）に
ジャンプする。この（ＣＯＯ２）には、更にジャンプ命
令が記憶されており、マイクロプロセッサ１０は次の（
ＣＯＯ３）にあるジャンプ先即ち（Ｃ２００）に従って
修正用メモリ１６のＡ領域用修正プログラムの先頭番地
に更にジャンプする。マイクロプロセッサ１０がＡ領域
用修正プログラムを実行し終えると、次の（Ｃ５００）
と（Ｃ５０１）にはアドレス（２４００）へのジャンプ
命令が記憶されているので、マイクロプロセッサ１０は
プログラムカウンタを（２４００）に変更し、マスクＲ
ＯＭ１４の当該番地へ復帰し、以後の動作を続行する。

またマイクロプロセッサ１０が（４０１１）のアドレス
を出力すると、メモリ１５から“１”が出力されること
によりレジスタ１７からのジャンプ命令がマイクロプロ
セッサ１０に入力され、続いて分岐先指定回路５０から
（ＣＯ２４）の分岐先アドレスが出力されるので、マイ
クロプロセッサ１０は修正用メモリ１６の（ＣＯ２４）
にジャンプする。この（ＣＯ２４）と次の（ＣＯ２５）
には（ＣＯ５０）へのジャンプ命令が記憶されているの
で、マイクロプロセッサ１０は更にその番地へジャンプ
し、Ｂ領域用修正プログラムを実行し、（Ｃ８０２）　
、　　（Ｃ８０３）に記憶されているジャンプ命令を実
行してマスクＲＯＭ１４の修正が必要でない領域に復帰
する。

このように第５図の実施例によれば、マスクＲＯＭ１４
の１６進数で表した場合の下位２桁のアドレス値が異な
っておれば、それぞれ異なる番地にジャンプさせること
ができ、分岐先指定回路５０で発生されるであろう分岐
先アドレス領域としては（ＣＯＯＯ）〜（ＣＩＦＦ）ま
での５１２Ｗの領域を確保しておけば、（Ｃ２００）か
らの領域は無駄なく有効に利用できる。

第８図は第５図示実施例の別の動作の説明図である。第
８図に示すように、マスクＲＯＭ　１４の修正すべきプ
ログラムの記憶されているアドレスの先頭番地が（２０
００）　、　　（４０００）の如く下２桁が同一である
場合、分岐先指定回路５０では同一の分岐先アドレスを
発生するので両者の区別が困難となる。本実施例はこの
ような場合に有効な構成を提案するものである。即ち、
この場合先ず第１に、レジスタ１７から送出される分岐
命令をジャンプ命令でなくサブルーチンコール命令とし
、第２に修正用メモリ１６の中に、サブルーチンコール
命令によりスタックされたリターン先アドレスを検知す
ることによりＡ領域、Ｂ領域のいずれから分岐されたか
を判別し、且つスタックの内容を変更することにより復
帰位置を自由に変更可能とする。以下、本実施例の動作
を説明する。

第８図に示すようにマスクＲＯＭ１４の（２０００）〜
（２２ＦＦ）のＩＫＷと（４０００）〜（４１ＦＦ）の
ｌＫＷを共に修正する場合、メモリ１５の（２０００）
　、　　（４０００）に１”を先の実施例と同様に記憶
させておく。また、修正用メモリ１６の（ＣＯＯ２）に
ジャンプ命令を、（ＣＯＯ３）にジャンプ先アドレスと
して（Ｃ２００）を記憶しておく。また、（Ｃ２００）
以降の記憶内容として、サブルーチンコール命令により
スタックされた内容を検知するリターン先検知プログラ
ムと、そのリターン先アドレスがＡ領域のものであるか
、Ｂ領域のものであるかにより条件ジャンプを行なわせ
る条件ジャンプ命令と、Ｂ領域からのサブルーチンコー
ル命令の場合に行なわれる条件ジャンプのジャンプ先ア
ドレス（α）を記憶する部分と０．Ａ領域用修正プログ
ラムと、Ａ領域用修正プログラムを実行し終えた後マス
クＲＯＭ１４の（２４００）に復帰するためにスタック
の内容を（２００２）から（２４００）に変更するスタ
ック内容変更プログラムと、マスクＲＯＭ１４に復帰さ
せるためのリターン命令と、アドレス（α）から始まる
Ｂ領域用修正プログラムと、Ｂ領域用修正プログラムを
実行し終えた後マスクＲＯＭ１４の（４２００）に復帰
させるためにスタックの内容を（４００２）から（４２
００）に変更させるためのスタック内容変更プログラム
と、マスクＲＯＭ１４への復帰を指令するリターン命令
とをそれぞれ予め記憶させておく。

第９図はＡ領域用修正プログラムが実行された際の第５
図示装置各部の動作タイミングチャートである。

マイクロプロセッサ１０からアドレス（ＩＦＦＦ）が出
力されているときは、セレクタ１９はマスクＲＯＭ１４
．修正用メモリ１６側に切換ねっており、マスクＲＯＭ
１４から出力されたマスクＲＯＭデータがセレクタ１９
を介してマイクロプロセッサ１０に入力される。プログ
ラムカウンタが（２０００）に歩進され、そのアドレス
がアドレスバス１１に出力されると前述と同様にメモリ
】５から１”が出力されることによりセレクタ１９はセ
レクタ２０側に切換えられ、レジスタ１７に記憶された
サブルーチンコール命令がセレクタ２０．１９を介して
マイクロプロセッサＩＯに入力される。マイクロプロセ
ッサ１０はこのサブルーチンコール命令が入力されたこ
とにより分岐先のアドレスを読取るためにプログラムカ
ウンタを（２００１）に変更し、これを出力する。なお
、このときサブルーチンコール命令が２ワード命令であ
ることからマイクロプロセッサ１０は内部のスタックに
戻り先アドレスとして（２００２）を記憶する。アドレ
スバス１１に（２００１）が出力されると、分岐先指定
回路５０からは（ＣＯＯ２）のアドレスが出力されるこ
とになる。これがマイクロプロセッサ１０に入力され、
マイクロプロセッサ１０はプログラムカウンタの内容を
（ＣＯＯ２）に変更し、サブルーチンコール動作を行な
う。サブルーチンコール動作により分岐された先の（Ｃ
ＯＯ２）にはジャンプ命令が記憶されていると共に次の
アドレス（ＣＯＯ３）にジャンプ先アドレスとして（Ｃ
２００）が記憶されいているので、マイクロプロセッサ
１０はジャンプ動作を行ない、修正用メモリ１６の（Ｃ
２００）にジャンプする。アドレス（Ｃ２００）以降に
はリターン先検知プログラムが記憶さているので、スタ
ックの内容を読取り、いずれの番地からコールされたか
を検知する。またスタックの内容と（２００２）が一致
するか否かを判別し、一致した場合条件ジャンプ命令を
実行せず、一致しなかった場合条件ジャンプ命令を実行
して（α）番地にジャンプする。

この例では領域Ａのアクセス中にサブルーチンコール動
作が行なわれたのであるからスタックには（２００２）
が記憶されているので、条件ジャンプ命令を実行するこ
となくＡ領域用修正プログラムを実行する。そして、こ
のＡ領域用修正プログラムの実行が終了すると、スタッ
クの内容を（２００２）から（２４００）に変更する処
理をスタック内容変更プログラムにより実行し、そして
修正用メモリ１６に記憶され゛ているリターン命令を実
行する。この場合、スタックは（２４００）に変更され
ているので、マイクロプロセッサ１０はプログラムカウ
ンタの内容を（２４００）に変更し、マスクＲＯＭ１４
の当該アドレスに復帰する。

このようにサブルーチンコール命令を用いた場合はジャ
ンプ命令の場合に比べて修正ＲＯＭ内のプログラムが多
少複雑になるが、これは修正を要する命令のアドレス下
位７ビットが一致する場合のみ複雑になるだけで、その
他はジャンプ命令と同様でよい。従って、分岐命令レジ
スタ１７にはジャンプ命査とサブルーチンコール命令の
両方を切換える必要はなく、一般的にサブルーチンコー
ル命令のコードを入れておけばすべての場合をカバーで
きる。

なお、以上の各実施例では、マイクロプロセッサ１０の
データバスは１６ビットとじてか、これは説明の便宜工
のためであり、例えば８ビットのデータバスを有するマ
イクロプロセッサに通用することも可能である。また、
データバスが８ビットの場合、ジャンプ命令、サブルー
チンコール命令が３バイト命令となる場合には、第１図
及び第５図のレジスタ１７−からジャンプ命令、サブル
ーチンコール命令が出力された後、２サイクルの期間だ
け分岐先指定回路側にセレクタ１９．２０を切換え、且
つ分岐先指定回路から８ビットずつ２回データが出力さ
れ且つこのデータをマイクロプロセッサ１０が取り込む
ようにハードウェアを若干追加すれば良い。

〔発明の効果〕

以上説明したように、本発明は、マスクＲＯＭの修正す
べきプログラムが記憶されているアドレスの先頭をアク
セスする状態になればメモリから修正要を示す１ビット
の情報が出力されると共に、レジスタに記憶された分岐
命令（ジャンプ命令或はサブルーチンコール命令）と分
岐先指定回路からの分岐先アドレスがデータとしてマイ
クロプロセッサに入力され、マイクロプロセッサは修正
用メモリに分岐して修正プログラムを読取るものである
から、アクセスタイムはマスクＲＯＭ、修正用メモリ、
メモリの最大のアクセスタイムのもので決定され、従来
のようにアクセスタイムがほぼ倍になるというような問
題はなくなる。また、分岐命令によって修正用メモリに
分岐し、そこに記憶されているプログラムを修正用プロ
グラムとすも容易に行なうことができる。

また、各修正箇所に対応する修正用プログラムはそれぞ
れが必要とする長さだけ（１ワードで済む場合もある）
領域を確保しておけば良く、それらをすきまなく詰めて
配置することができる。即ち、修正用メモリとしては無
駄になる部分が少ない効果がある。従来技術では修正要
／不要にかかわりなく一定量の修正用メモリが必要であ
ったのに比べるとこれも本発明の優れた利点である。

【図面の簡単な説明】

第１図は本発明の一実施例の要部ブロック図、第２図は
第１図示装置のアドレス空間の説明図、第３図はマスク
ＲＯＭ１４の修正すべきプログラムが記憶されている領
域と、メモ百月５の内容と、ｆ１正用メモリ１６の内容
の説明図、第４図はプログラムが修正される過程のタイ
ミングチャート、第５図は本発明の別の実施例の要部ブ
ロック図、箪６図は分岐先指定回路５０の実施例の要部
ブロック図、第７図は第５図示装置におけるメモリ内容
の説明図、第８図は第５図示装置における別のメモリ内
容の説明図、第９図は第５図示装置の動作タイミングチ
ャート、第１０図は従来技術の説明図である。 １０はマイクロプロセッサ、１４はマスクＲＯＭ。 １５はメモリ、１６は修正用メモリ、１７はレジスタ、
１８、５０は分岐先指定回路である。

Claims (1)

1. 【特許請求の範囲】 　マスクＲＯＭに記憶されたプログラムを一部修正する
   装置において、 前記マスクＲＯＭと同一のアドレス空間を有し前記マス
   クＲＯＭの修正すべきプログラムが記憶されている一連
   のアドレスの先頭アドレスと同一のアドレスに修正要を
   示す１ビットの情報を記憶するメモリと、 分岐命令を記憶するレジスタと、 分岐先アドレスを指定する分岐先指定回路と、該分岐先
   指定回路で指定されたアドレス以降のアドレスに修正プ
   ログラムを記憶すると共にその後のアドレスに前記マス
   クＲＯＭへの復帰命令を記憶する修正用ＲＯＭと、 前記メモリから修正要を示す前記情報が出力されたとき
   に前記レジスタからの分岐命令と前記分岐先指定回路か
   らの分岐先アドレスをマイクロプロセッサにこの順番で
   読取らせ、その他の期間は前記マスクＲＯＭ又は前記修
   正用ＲＯＭの出力を前記マイクロプロセッサに読取らせ
   る切換手段とを具備したことを特徴とするマスクＲＯＭ
   に記憶されたプログラムの一部修正装置。