JPS61206064A - マルチコンピユ−タシステムにおける共通入出力装置制御方式 - Google Patents
マルチコンピユ−タシステムにおける共通入出力装置制御方式Info
- Publication number
- JPS61206064A JPS61206064A JP4609385A JP4609385A JPS61206064A JP S61206064 A JPS61206064 A JP S61206064A JP 4609385 A JP4609385 A JP 4609385A JP 4609385 A JP4609385 A JP 4609385A JP S61206064 A JPS61206064 A JP S61206064A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- common input
- processing unit
- output device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の中央処理装置が共通入出力制御装置
の制御の下に共通入出力装置を共有使用するマルチコン
ピュータシステムにおいて、共通入出力装置の使用割当
を制御する共通入出力装置制御方式に関する。
の制御の下に共通入出力装置を共有使用するマルチコン
ピュータシステムにおいて、共通入出力装置の使用割当
を制御する共通入出力装置制御方式に関する。
一般に、コンピュータシステムの高性能化を図る一方式
として、複数の中央処理装置を結合してコンピュータシ
ステムを形成し、夫々の中央処理装置に同時並行して処
理を実行させる所謂マルチコンピュータシステムを構成
することによってコンピュータシステムの処理能力の向
上を図る方式がある。
として、複数の中央処理装置を結合してコンピュータシ
ステムを形成し、夫々の中央処理装置に同時並行して処
理を実行させる所謂マルチコンピュータシステムを構成
することによってコンピュータシステムの処理能力の向
上を図る方式がある。
この場合、各中央処理装置とデータ交換すべき入出力装
置は、夫々中央処理装置に対して共通であるのが普通で
あり、入出力装置は共通入出力装置となる。
置は、夫々中央処理装置に対して共通であるのが普通で
あり、入出力装置は共通入出力装置となる。
したがって、共通入出力装置は、一時には、複数の中央
処理装置の何れか１つの中央処理装置とのみデータ交換
を行い、中央処理装置とのデータ交換が終了した後に、
共通入出力装置を使用すべき他の中央処理装置とのデー
タ交換を行うように制御することで、共通入出力装置を
複数の中央処理装置に動的に割当てることが必要になる
。
処理装置の何れか１つの中央処理装置とのみデータ交換
を行い、中央処理装置とのデータ交換が終了した後に、
共通入出力装置を使用すべき他の中央処理装置とのデー
タ交換を行うように制御することで、共通入出力装置を
複数の中央処理装置に動的に割当てることが必要になる
。
従来、この種の共通入出力装置の動的割当を行う共通入
出力装置制御方式として種々のものが提案されている。
出力装置制御方式として種々のものが提案されている。
すなわち、第１の制御方式は、中央処理装置が共通入出
力装置とのデータ交換の際に、中央処理装置から与える
指令を格納したり、共通入出力装置の動作状態を表示し
たりする一組のレジスタ手段を、共通入出力制御装置に
、各中央処理装置に夫々対応させて複数組設け、これに
より各中央処理装置は、他の中央処理装置が共通入出力
装置とデータ交換を行っているか否かに拘わらずデータ
交換の指令を夫々に割当てられているレジスタ手段の組
だけを使用して前記共通入出力制御装置に与えると、共
通入出力制御装置が複数の中央処理装置からの指令を走
査して一つ一つその指令に基づいて中央処理装置とのデ
ータ交換動作を実行し、動作終了後その旨を当該中央処
理装置に通知する。
力装置とのデータ交換の際に、中央処理装置から与える
指令を格納したり、共通入出力装置の動作状態を表示し
たりする一組のレジスタ手段を、共通入出力制御装置に
、各中央処理装置に夫々対応させて複数組設け、これに
より各中央処理装置は、他の中央処理装置が共通入出力
装置とデータ交換を行っているか否かに拘わらずデータ
交換の指令を夫々に割当てられているレジスタ手段の組
だけを使用して前記共通入出力制御装置に与えると、共
通入出力制御装置が複数の中央処理装置からの指令を走
査して一つ一つその指令に基づいて中央処理装置とのデ
ータ交換動作を実行し、動作終了後その旨を当該中央処
理装置に通知する。
また、第２の制御方式は、複数の中央処理装置のうちの
特定の中央処理装置が成る共通入出力装置の割当権を有
し、それ以外の中央処理装置は、何らかの中央処理装置
間連絡手段によって共通入出力装置の使用要求を割当権
を有する中央処理装置に通知し、これにより当該中央処
理装置が使用要求を行った中央処理装置が共通入出力装
置を使用可能な状態となると、中央処理装置間連絡手段
によってその旨を使用要求元中央処理装置へ通知して使
用許可を与える方式である。
特定の中央処理装置が成る共通入出力装置の割当権を有
し、それ以外の中央処理装置は、何らかの中央処理装置
間連絡手段によって共通入出力装置の使用要求を割当権
を有する中央処理装置に通知し、これにより当該中央処
理装置が使用要求を行った中央処理装置が共通入出力装
置を使用可能な状態となると、中央処理装置間連絡手段
によってその旨を使用要求元中央処理装置へ通知して使
用許可を与える方式である。
しかしながら、上記第１の制御方式にあっては、複数の
中央処理装置は夫々自己だけが制御する入出力装置を有
するかの如くデータ交換を行えるが、複数の情報を記憶
する１組のレジスタ手段を複数個用意しなければならな
いので、ハードウェア量が増大するという問題点があっ
た。
中央処理装置は夫々自己だけが制御する入出力装置を有
するかの如くデータ交換を行えるが、複数の情報を記憶
する１組のレジスタ手段を複数個用意しなければならな
いので、ハードウェア量が増大するという問題点があっ
た。
また、第２の制御方式においては、入出力装置の割当権
を有しない中央処理装置が当該入出力装置の使用権を得
るためには、必ず中央処理装置間連絡を行わなければな
らず、中央処理装置間連絡のための処理プログラム走行
分だけ処理能力が低下するという問題点及び入出力装置
の割当権を有する中央処理装置が故障したときには、割
当権を他の中央処理装置が引き継ぐ処理が複雑となると
いう問題点があった。
を有しない中央処理装置が当該入出力装置の使用権を得
るためには、必ず中央処理装置間連絡を行わなければな
らず、中央処理装置間連絡のための処理プログラム走行
分だけ処理能力が低下するという問題点及び入出力装置
の割当権を有する中央処理装置が故障したときには、割
当権を他の中央処理装置が引き継ぐ処理が複雑となると
いう問題点があった。
そこで、この発明は、上記従来方式の問題点に着目して
なされたものであり、入出力装置の割当てのための中央
処理装置間連絡による処理能力の低下がなく、しかも、
複数の中央処理装置のうちの何れの中央処理装置が故障
しても中央処理装置における複雑な処理を行うことなく
入出力装置の割当てを継続することが可能なマルチプロ
セッサシステムにおける共通入出力装置制御方式を提供
することを目的とする。
なされたものであり、入出力装置の割当てのための中央
処理装置間連絡による処理能力の低下がなく、しかも、
複数の中央処理装置のうちの何れの中央処理装置が故障
しても中央処理装置における複雑な処理を行うことなく
入出力装置の割当てを継続することが可能なマルチプロ
セッサシステムにおける共通入出力装置制御方式を提供
することを目的とする。
ｃ問題点を解決するための手段〕
上記目的を達成するために、この発明は、複数の中央処
理装置が共通入出力制御装置の制御の下に共通入出力装
置を共有するマルチコンピュータシステムにおいて、前
記共通入出力制御装置は、これと複数の中央処理装置と
を連係するための記憶手段を有すると共に各中央処理装
置に対して個別に割込信号を送出する割込信号送出手段
を有し、前記記憶手段は、前記複数の中央処理装置から
の当該中央処理装置固有の識別情報を表すビットフィー
ルドと使用要求の有無を表すビットとでなる入出力装置
使用要求を夫々保持可能な複数の記憶領域を有し、前記
共通入出力装置の使用を要求する中央処理装置が、前記
記憶手段に入出力装置使用要求を格納したときに、前記
共通入出力制御装置は、当該使用要求が受付は可能か否
かを判定し、共通入出力装置が使用可能な場合は、当該
使用要求を行った中央処理装置に共通入出力装置の使用
が可能である旨の割込信号を送出し、該割込信号を受信
した中央処理装置が前記共通入出力装置を使用すること
を特徴とする。
理装置が共通入出力制御装置の制御の下に共通入出力装
置を共有するマルチコンピュータシステムにおいて、前
記共通入出力制御装置は、これと複数の中央処理装置と
を連係するための記憶手段を有すると共に各中央処理装
置に対して個別に割込信号を送出する割込信号送出手段
を有し、前記記憶手段は、前記複数の中央処理装置から
の当該中央処理装置固有の識別情報を表すビットフィー
ルドと使用要求の有無を表すビットとでなる入出力装置
使用要求を夫々保持可能な複数の記憶領域を有し、前記
共通入出力装置の使用を要求する中央処理装置が、前記
記憶手段に入出力装置使用要求を格納したときに、前記
共通入出力制御装置は、当該使用要求が受付は可能か否
かを判定し、共通入出力装置が使用可能な場合は、当該
使用要求を行った中央処理装置に共通入出力装置の使用
が可能である旨の割込信号を送出し、該割込信号を受信
した中央処理装置が前記共通入出力装置を使用すること
を特徴とする。
この発明は、共通入出力装置と複数の中央処理装置との
データ交換の割当を制御する共通入出力制御装置に、各
中央処理装置からの各中央処理装置固有の識別情報及び
使用要求ビットでなる入出力装置使用要求を記憶する記
憶手段を設けると共に、各中央処理装置の夫々に個別に
割込信号を送出する割込信号送出手段を設けることによ
り、共通入出力装置の使用を要求する中央処理装置は、
前記記憶手段に入出力装置使用要求を書込んだ後、共通
入出力制御装置からの使用許可通知を受信するまで待機
する。一方、共通入出力制御装置は、前記使用要求が受
付は可能となると、割込信号送出手段から使用要求を行
った中央処理装置に使用許可を通知する割込信号を送出
し、この割込信号を受けた中央処理装置が共通入出力装
置を使用してデータ交換を行う。このように、共通入出
力装置の各中央処理装置の割当てを共通入出力制御装置
で行い、共通入出力装置が割当てられた旨を中央処理装
置に通知することにより、前記従来方式の問題点を解決
することができる。
データ交換の割当を制御する共通入出力制御装置に、各
中央処理装置からの各中央処理装置固有の識別情報及び
使用要求ビットでなる入出力装置使用要求を記憶する記
憶手段を設けると共に、各中央処理装置の夫々に個別に
割込信号を送出する割込信号送出手段を設けることによ
り、共通入出力装置の使用を要求する中央処理装置は、
前記記憶手段に入出力装置使用要求を書込んだ後、共通
入出力制御装置からの使用許可通知を受信するまで待機
する。一方、共通入出力制御装置は、前記使用要求が受
付は可能となると、割込信号送出手段から使用要求を行
った中央処理装置に使用許可を通知する割込信号を送出
し、この割込信号を受けた中央処理装置が共通入出力装
置を使用してデータ交換を行う。このように、共通入出
力装置の各中央処理装置の割当てを共通入出力制御装置
で行い、共通入出力装置が割当てられた旨を中央処理装
置に通知することにより、前記従来方式の問題点を解決
することができる。
第１図はこの発明の一実施例を示すブロック図である。
まず、構成について説明すると、複数例えば３台の中央
処理装置ＩＡ−ＩＣが入出力バス２に接続され、この入
出力バス２に共通人出力制御装置３のバスインタフェー
ス４が接続され、この共通人出力制御装置３に共通入出
力装置５が接続されている。
処理装置ＩＡ−ＩＣが入出力バス２に接続され、この入
出力バス２に共通人出力制御装置３のバスインタフェー
ス４が接続され、この共通人出力制御装置３に共通入出
力装置５が接続されている。
共通入出力制御装置３は、バスインタフェース４を介し
て各中央処理装置ＩＡ〜ＩＣからの使用要求が夫々個別
に書き込まれる使用要求レジスタ６Ａ〜６Ｃと、入出力
制御レジスタ７と、この入出力制御レジスタ７に格納さ
れた制御情報に基づき前記各中央処理装置ＩＡ〜ＩＣに
個別に割込信号線８Ａ〜８Ｃを介して割込信号を送出す
る割込信号送出手段９とを少なくとも有する。
て各中央処理装置ＩＡ〜ＩＣからの使用要求が夫々個別
に書き込まれる使用要求レジスタ６Ａ〜６Ｃと、入出力
制御レジスタ７と、この入出力制御レジスタ７に格納さ
れた制御情報に基づき前記各中央処理装置ＩＡ〜ＩＣに
個別に割込信号線８Ａ〜８Ｃを介して割込信号を送出す
る割込信号送出手段９とを少なくとも有する。
使用要求レジスタ６Ａ〜６Ｃの夫々は、第２図に示すよ
うに、例えば使用要求時“１”、不使用時“０”の使用
要求ビットを書込む使用要求記憶領域ａと、各中央処理
装置ＩＡ〜ＩＣに固有の識別情報を書込む識別情報記憶
領域すとから構成されている。
うに、例えば使用要求時“１”、不使用時“０”の使用
要求ビットを書込む使用要求記憶領域ａと、各中央処理
装置ＩＡ〜ＩＣに固有の識別情報を書込む識別情報記憶
領域すとから構成されている。
また、人出力制御レジスタ７は、第３図に示すように、
各中央処理装置ＬＡ−ＩＣからのデータ交換指令が書込
まれるデータ交換指令記憶領域Ｃと、各中央処理装置Ｉ
Ａ〜ＩＣが共通入出力装置５の使用を終了した時に使用
終了データを書込む使用終了データ記憶領域ｄと、共通
入出力制御装置３が各中央処理装置ＩＡ〜ＩＣに割込信
号を送出する時にその使用許可データ、交換終了データ
等の割込原因データを書込む割込原因記憶領域ｅとから
構成されている。
各中央処理装置ＬＡ−ＩＣからのデータ交換指令が書込
まれるデータ交換指令記憶領域Ｃと、各中央処理装置Ｉ
Ａ〜ＩＣが共通入出力装置５の使用を終了した時に使用
終了データを書込む使用終了データ記憶領域ｄと、共通
入出力制御装置３が各中央処理装置ＩＡ〜ＩＣに割込信
号を送出する時にその使用許可データ、交換終了データ
等の割込原因データを書込む割込原因記憶領域ｅとから
構成されている。
なお、共通入出力制御装置３は、その入出力制御レジス
タ７の割込原因記憶領域ｅに格納した割込原因を、対応
する中央処理装置が読み込んだ後に他の記憶領域Ｃ又は
ｄに中央処理装置からのデータが書き込まれるまでの時
間を監視し、これが所定時間以内であるか否かを判定し
、所定時間を経過したときには、対応する中央処理装置
が故障したものとみなして、使用権を他の中央処理装置
に割当てるように構成されている。
タ７の割込原因記憶領域ｅに格納した割込原因を、対応
する中央処理装置が読み込んだ後に他の記憶領域Ｃ又は
ｄに中央処理装置からのデータが書き込まれるまでの時
間を監視し、これが所定時間以内であるか否かを判定し
、所定時間を経過したときには、対応する中央処理装置
が故障したものとみなして、使用権を他の中央処理装置
に割当てるように構成されている。
次に、この実施例の作用について説明する。今、各中央
処理装置ＩＡ−ＩＣがともに共通入出力装置５とのデー
タ交換を行っていないものとし、この状態で例えば中央
処理装置ＩＡで共通入出力装置５を使用する必要が生じ
たものとする。
処理装置ＩＡ−ＩＣがともに共通入出力装置５とのデー
タ交換を行っていないものとし、この状態で例えば中央
処理装置ＩＡで共通入出力装置５を使用する必要が生じ
たものとする。
この状態では、まず、中央処理装置ＩＡは、入出力バス
２を介して共通入出力制御装置３の当該中央処理装置Ｉ
Ａに専用に割当てられた使用要求レジスタ６Ａに入出力
装置使用要求データ即ち“１”の使用要求ビット及び識
別情報を書込む。
２を介して共通入出力制御装置３の当該中央処理装置Ｉ
Ａに専用に割当てられた使用要求レジスタ６Ａに入出力
装置使用要求データ即ち“１”の使用要求ビット及び識
別情報を書込む。
このように、共通入出力制御装置３の使用要求レジスタ
６Ａに入出力装置使用要求データが書込まれると、共通
入出力制御装置３は、常時使用要求レジスタ６Ａ〜６Ｃ
を走査して使用要求データが格納されているか否かを検
査しており、この場合は、使用要求レジスタ６Ａのみに
使用要求データが格納されているので、入出力制御レジ
スタ７の割込原因記憶領域ｅに使用許可を表す所定のコ
ードを書込み、その後割込信号送出手段９によって割込
信号線８Ａを介して中央処理装置ＬＡに割込信号を送出
する。これと同時に使用要求レジスタ６Ａの使用要求ビ
ットをクリヤする。
６Ａに入出力装置使用要求データが書込まれると、共通
入出力制御装置３は、常時使用要求レジスタ６Ａ〜６Ｃ
を走査して使用要求データが格納されているか否かを検
査しており、この場合は、使用要求レジスタ６Ａのみに
使用要求データが格納されているので、入出力制御レジ
スタ７の割込原因記憶領域ｅに使用許可を表す所定のコ
ードを書込み、その後割込信号送出手段９によって割込
信号線８Ａを介して中央処理装置ＬＡに割込信号を送出
する。これと同時に使用要求レジスタ６Ａの使用要求ビ
ットをクリヤする。
中央処理装置ＩＡは、割込信号を受信すると、入出力制
御レジスタ７の割込原因記憶領域ｅの内容を読込み、割
込信号が共通入出力装置５の使用許可であることを判知
すると、入出力制御レジスタ７のデータ交換指令記憶領
域Ｃにデータ交換を指示するコマンドを書込み、これに
より中央処理装置ＩＡと共通入出力装置５との間でのデ
ータ交換の制御を共通入出力制御装置３に指令する。
御レジスタ７の割込原因記憶領域ｅの内容を読込み、割
込信号が共通入出力装置５の使用許可であることを判知
すると、入出力制御レジスタ７のデータ交換指令記憶領
域Ｃにデータ交換を指示するコマンドを書込み、これに
より中央処理装置ＩＡと共通入出力装置５との間でのデ
ータ交換の制御を共通入出力制御装置３に指令する。
中央処理装置ＩＡと共通入出力装置５との間のデータ交
換が終了すると、共通入出力制御装置３は、入出力制御
レジスタ７の割込原因記憶領域ｅにデータ交換の処理終
了を表す所定のデータを書込み、その後割込信号′ｆＩ
Ａ８ Ａに割込信号を送出して中央処理装置ＩＡにデー
タ交換の終了を通知する。
換が終了すると、共通入出力制御装置３は、入出力制御
レジスタ７の割込原因記憶領域ｅにデータ交換の処理終
了を表す所定のデータを書込み、その後割込信号′ｆＩ
Ａ８ Ａに割込信号を送出して中央処理装置ＩＡにデー
タ交換の終了を通知する。
中央処理装置ＩＡは割込信号を受信すると再度入出力制
御レジスタ７の割込原因記憶領域ｅに格納されている処
理結果を読込んで、共通入出力装置５とのデータ交換の
終了を判知し、入出力制御レジスタの使用終了データ記
憶領域ｄに共通入出力装置５の使用が終了した旨の所定
の使用終了データを書込む。
御レジスタ７の割込原因記憶領域ｅに格納されている処
理結果を読込んで、共通入出力装置５とのデータ交換の
終了を判知し、入出力制御レジスタの使用終了データ記
憶領域ｄに共通入出力装置５の使用が終了した旨の所定
の使用終了データを書込む。
これにより、共通入出力制御装置３は、使用終了データ
を確認して、他の中央処理装置ＩＢ、ＩＣからの使用要
求データが使用要求レジスタ６Ｂ。
を確認して、他の中央処理装置ＩＢ、ＩＣからの使用要
求データが使用要求レジスタ６Ｂ。
６Ｃに格納されているか否かを判定し、格納されている
ときには、その使用要求を書込んだ中央処理装置ＩＢ又
はＩＣに対して上記と同様の割当制御を実行する。
ときには、その使用要求を書込んだ中央処理装置ＩＢ又
はＩＣに対して上記と同様の割当制御を実行する。
また、上記のように、一つの中央処理装置ＩＡに対して
、共通入出力装置５を割当てる処理を行っている状態で
、他の中央処理装置ＩＢ又はＩＣから共通入出力制御装
置３の使用要求レジスタ６Ｂ又は６Ｃに入出力装置使用
要求データの書込みがあったときには、これに対する使
用許可を直に与えることなく、それ以前に使用要求レジ
スタ６Ａ〜６Ｃに使用要求データを書込んだ全ての中央
処理装置と共通入出力装置５とのデータ交換処理が終了
した時点で、始めて共通入出力装置５とのデータ交換を
開始させる。
、共通入出力装置５を割当てる処理を行っている状態で
、他の中央処理装置ＩＢ又はＩＣから共通入出力制御装
置３の使用要求レジスタ６Ｂ又は６Ｃに入出力装置使用
要求データの書込みがあったときには、これに対する使
用許可を直に与えることなく、それ以前に使用要求レジ
スタ６Ａ〜６Ｃに使用要求データを書込んだ全ての中央
処理装置と共通入出力装置５とのデータ交換処理が終了
した時点で、始めて共通入出力装置５とのデータ交換を
開始させる。
さらに、共通入出力制御装置３が中央処理装置ＩＡ−Ｉ
Ｃの何れか一つに使用許可を通知した後に、当該中央処
理装置がデータ交換の指令を送出する前に故障した場合
には、共通入出力制御装置３で、所定の中央処理装置に
使用許可を通知してからデータ交換の指令が入出力制御
レジスタ７のデータ交換指令記憶領域Ｃに書込まれるま
での時−間を監視し、これが所定時間を経過したときに
は、中央処理装置が故障したものとみなして、共通入出
力装置５の使用権を他の中央処理装置に割当てる処理を
行う。
Ｃの何れか一つに使用許可を通知した後に、当該中央処
理装置がデータ交換の指令を送出する前に故障した場合
には、共通入出力制御装置３で、所定の中央処理装置に
使用許可を通知してからデータ交換の指令が入出力制御
レジスタ７のデータ交換指令記憶領域Ｃに書込まれるま
での時−間を監視し、これが所定時間を経過したときに
は、中央処理装置が故障したものとみなして、共通入出
力装置５の使用権を他の中央処理装置に割当てる処理を
行う。
同様に、中央処理装置と共通入出力装置５とのデータ交
換を開始してからそのデータ交換を終了してこれを通知
する割込信号を中央処理装置に送出した後に、入出力制
御レジスタ７の使用終了データ記憶領域ｄに使用終了デ
ータを書込む前に中央処理装置が故障した場合も、デー
タ交換の終了を通知してから使用終了データが書き込ま
れるまでの時間を監視して、これが所定時間を経過した
時点で、中央処理装置が故障したものとみなして、共通
入出力装置５の使用権を他の中央処理装置に割当てる処
理を行う。
換を開始してからそのデータ交換を終了してこれを通知
する割込信号を中央処理装置に送出した後に、入出力制
御レジスタ７の使用終了データ記憶領域ｄに使用終了デ
ータを書込む前に中央処理装置が故障した場合も、デー
タ交換の終了を通知してから使用終了データが書き込ま
れるまでの時間を監視して、これが所定時間を経過した
時点で、中央処理装置が故障したものとみなして、共通
入出力装置５の使用権を他の中央処理装置に割当てる処
理を行う。
なお、上記実施例においては、３台の中央処理装置ＩＡ
〜ＩＣが共通入出力装置５を共有している場合について
説明したが、これに限らず２台以上の中央処理装置が１
つの共通入出力装置５を共有する場合にもこの発明を適
用し得ること勿論である。
〜ＩＣが共通入出力装置５を共有している場合について
説明したが、これに限らず２台以上の中央処理装置が１
つの共通入出力装置５を共有する場合にもこの発明を適
用し得ること勿論である。
また、上記実施例においては、共通入出力制御装置３が
複数の中央処理装置ＩＡ〜ＩＣに対して使用権を割当て
るに際して、使用要求の到着順に割当てるようにした場
合について説明したが、これに限らず、各中央処理装置
ＩＡ〜ＩＣ毎に予め設定した優先順位に従って割当るこ
とも可能である。
複数の中央処理装置ＩＡ〜ＩＣに対して使用権を割当て
るに際して、使用要求の到着順に割当てるようにした場
合について説明したが、これに限らず、各中央処理装置
ＩＡ〜ＩＣ毎に予め設定した優先順位に従って割当るこ
とも可能である。
さらに、上記実施例においては、各中央処理装置Ａ〜Ｉ
Ｃの使用要求をそれらに専用の使用要求レジスタ６Ａ〜
６Ｃに格納する場合について説明したが、これに代えて
、各中央処理装置ＩＡ〜ＩＣに共通の先入れ先出しレジ
スタ（ＦｉＦｏレジスタ）を適用して、これに中央処理
装置から使用要求を、書込むようにしてもよい。
Ｃの使用要求をそれらに専用の使用要求レジスタ６Ａ〜
６Ｃに格納する場合について説明したが、これに代えて
、各中央処理装置ＩＡ〜ＩＣに共通の先入れ先出しレジ
スタ（ＦｉＦｏレジスタ）を適用して、これに中央処理
装置から使用要求を、書込むようにしてもよい。
以上説明したように、この発明によれば、複数の中央処
理装置が共通入出力制御装置の制御の下に共通入出力装
置を共有するマルチコンピュータシステムにおいて、前
記共通入出力制御装置は、これと複数の中央処理装置と
を連係するための記憶手段を有すると共に各中央処理装
置に対して個別に割込信号を送出する割込信号送出手段
ををし、前記記憶手段は、前記複数の中央処理装置から
の当該中央処理装置固有の識別情報を表すビットフィー
ルドと使用要求の有無を表すビ・７トとでなる入出力装
置使用要求を夫々保持可能な複数の記憶領域を有し、前
記共通入出力装置の使用を要求する中央処理装置が、前
記記憶手段に入出力装置使用要求を格納したときに、前
記共通入出力制御装置は、当該使用要求が受付は可能か
否かを判定し、共通入出力装置が使用可能な場合は、当
該使用要求を行った中央処理装置に共通入出力装置の使
用が可能である旨の割込信号を送出し、該割込信号を受
信した中央処理装置が前記共通入出力装置を使用するよ
うにしたので、入出力装置使用要求のみを記憶する記憶
手段を複数設けるだけでよく、ハードウェア量を減少さ
せることができると共に、共通入出力装置に対する使用
権の割当てを行う際に、中央処理装置間連絡を行う必要
がないので、その処理能力が低下することがなく、しか
も複数の中央処理装置のうちの何れの中央処理装置が故
障しても中央処理装置における複雑な処理を行うことな
しに共通入出力装置の使用権割当を継続することが可能
な共通入出力装置の動的割当を実現することができると
いう効果が得られる。
理装置が共通入出力制御装置の制御の下に共通入出力装
置を共有するマルチコンピュータシステムにおいて、前
記共通入出力制御装置は、これと複数の中央処理装置と
を連係するための記憶手段を有すると共に各中央処理装
置に対して個別に割込信号を送出する割込信号送出手段
ををし、前記記憶手段は、前記複数の中央処理装置から
の当該中央処理装置固有の識別情報を表すビットフィー
ルドと使用要求の有無を表すビ・７トとでなる入出力装
置使用要求を夫々保持可能な複数の記憶領域を有し、前
記共通入出力装置の使用を要求する中央処理装置が、前
記記憶手段に入出力装置使用要求を格納したときに、前
記共通入出力制御装置は、当該使用要求が受付は可能か
否かを判定し、共通入出力装置が使用可能な場合は、当
該使用要求を行った中央処理装置に共通入出力装置の使
用が可能である旨の割込信号を送出し、該割込信号を受
信した中央処理装置が前記共通入出力装置を使用するよ
うにしたので、入出力装置使用要求のみを記憶する記憶
手段を複数設けるだけでよく、ハードウェア量を減少さ
せることができると共に、共通入出力装置に対する使用
権の割当てを行う際に、中央処理装置間連絡を行う必要
がないので、その処理能力が低下することがなく、しか
も複数の中央処理装置のうちの何れの中央処理装置が故
障しても中央処理装置における複雑な処理を行うことな
しに共通入出力装置の使用権割当を継続することが可能
な共通入出力装置の動的割当を実現することができると
いう効果が得られる。
第１図はこの発明の一実施例を示すブロック図１、
第２図は使用要求レジスタの構成を示す構成図、第３図
は入出力制御レジスタの構成を示す構成図である。 図中、ＩＡ〜ＩＣは中央処理装置、２は入出力バス、３
は共通入出力制御装置、４はバスインタフェース、６Ａ
〜６Ｃは使用要求レジスタ、７は入出力制御レジスタ、
８Ａ〜８Ｃは割込信号線、９は割込信号送出手段、ａは
使用要求ビット記憶領域、ｂは識別情報記憶領域、Ｃは
データ交換指令記憶頭載、ｄは使用終了データ記憶領域
、ｅは割込原因記憶領域である。 第 １ 図
第２図は使用要求レジスタの構成を示す構成図、第３図
は入出力制御レジスタの構成を示す構成図である。 図中、ＩＡ〜ＩＣは中央処理装置、２は入出力バス、３
は共通入出力制御装置、４はバスインタフェース、６Ａ
〜６Ｃは使用要求レジスタ、７は入出力制御レジスタ、
８Ａ〜８Ｃは割込信号線、９は割込信号送出手段、ａは
使用要求ビット記憶領域、ｂは識別情報記憶領域、Ｃは
データ交換指令記憶頭載、ｄは使用終了データ記憶領域
、ｅは割込原因記憶領域である。 第 １ 図
Claims (1)
- 複数の中央処理装置が共通入出力制御装置の制御の下に
共通入出力装置を共有するマルチコンピュータシステム
において、前記共通入出力制御装置は、これと複数の中
央処理装置とを連係するための記憶手段を有すると共に
各中央処理装置に対して個別に割込信号を送出する割込
信号送出手段を有し、前記記憶手段は、前記複数の中央
処理装置からの当該中央処理装置固有の識別情報を表す
ビットフィールドと使用要求の有無を表すビットとでな
る入出力装置使用要求を夫々保持可能な複数の記憶領域
を有し、前記共通入出力装置の使用を要求する中央処理
装置が、前記記憶手段に入出力装置使用要求を格納した
ときに、前記共通入出力制御装置は、当該使用要求が受
付け可能か否かを判定し、共通入出力装置が使用可能な
場合は、当該使用要求を行った中央処理装置に共通入出
力装置の使用が可能である旨の割込信号を送出し、該割
込信号を受信した中央処理装置が前記共通入出力装置を
使用することを特徴とするマルチコンピュータシステム
における共通入出力装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4609385A JPS61206064A (ja) | 1985-03-08 | 1985-03-08 | マルチコンピユ−タシステムにおける共通入出力装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4609385A JPS61206064A (ja) | 1985-03-08 | 1985-03-08 | マルチコンピユ−タシステムにおける共通入出力装置制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206064A true JPS61206064A (ja) | 1986-09-12 |
Family
ID=12737371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4609385A Pending JPS61206064A (ja) | 1985-03-08 | 1985-03-08 | マルチコンピユ−タシステムにおける共通入出力装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260377A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 並列処理装置および情報処理方法 |
| JP2010086456A (ja) * | 2008-10-02 | 2010-04-15 | Renesas Technology Corp | データ処理システム及び半導体集積回路 |
-
1985
- 1985-03-08 JP JP4609385A patent/JPS61206064A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260377A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 並列処理装置および情報処理方法 |
| JP2010086456A (ja) * | 2008-10-02 | 2010-04-15 | Renesas Technology Corp | データ処理システム及び半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1016957B1 (en) | Method of managing resources shared by multiple processing units | |
| US6141715A (en) | Method and system for avoiding live lock conditions on a computer bus by insuring that the first retired bus master is the first to resubmit its retried transaction | |
| US20060136640A1 (en) | Apparatus and method for hardware semaphore | |
| US6832303B2 (en) | Method and system for managing an allocation of a portion of a memory | |
| CN100442258C (zh) | 动态使用直接存储器存取信道的方法与仲裁电路 | |
| US8090801B1 (en) | Methods and apparatus for performing remote access commands between nodes | |
| JPS61206064A (ja) | マルチコンピユ−タシステムにおける共通入出力装置制御方式 | |
| US6889283B2 (en) | Method and system to promote arbitration priority in a buffer queue | |
| JPH06149730A (ja) | バスシステム，バス制御方式及びそのバス変換装置 | |
| JPH02210542A (ja) | 仮想計算機システムにおける実行制御方式 | |
| JPH0888666A (ja) | 通信プロトコルの並列処理のためのバッファ制御方法 | |
| JPH03150654A (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| JPH05120039A (ja) | タスクスケジユーリング方式 | |
| JP3273191B2 (ja) | データ転送装置 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6280753A (ja) | バス制御方式 | |
| JPS63222544A (ja) | ダイナミツクフロ−制御方式 | |
| JPS63234316A (ja) | テ−ブル記憶の排他制御方式 | |
| JPH0460257B2 (ja) | ||
| JPH01142962A (ja) | データ転送制御方式 | |
| JPH11353286A (ja) | マルチプロセッサおよびそのバス使用権の決定方法 | |
| KR19980056299A (ko) | 인터페이스 버퍼 제어 방법 및 장치 |