JPS61199642A - 混成集積回路の外装方法 - Google Patents

混成集積回路の外装方法

Info

Publication number
JPS61199642A
JPS61199642A JP4166485A JP4166485A JPS61199642A JP S61199642 A JPS61199642 A JP S61199642A JP 4166485 A JP4166485 A JP 4166485A JP 4166485 A JP4166485 A JP 4166485A JP S61199642 A JPS61199642 A JP S61199642A
Authority
JP
Japan
Prior art keywords
dam
hybrid integrated
integrated circuit
synthetic resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4166485A
Other languages
English (en)
Inventor
Hiroyuki Takabayashi
高林　博幸
Hiroshi Murase
村瀬　博士
Kenichiro Tsubone
坪根　健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4166485A priority Critical patent/JPS61199642A/ja
Publication of JPS61199642A publication Critical patent/JPS61199642A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 混成集積回路の外装方法であって、混成集積回路の部品
実装側基板の周囲に予め樹脂コートの流れを止める額縁
状のダムを形成しておき、部品実装後コート用の樹脂を
流し込むようにした混成集積回路の外装方法である。
〔産業上の利用分野〕
本発明は、混成集積回路（以下ＨＩＣという）の外装方
法に係り、特にＨＩＣ基板の部品実装側に外装用樹脂コ
ートの流出を防止するダムを形成した混成集積回路の外
装方法に関する。
昨今、電子装置は全般に小形、軽量化の要求が強く、従
ってユニット化された印刷配線基板には電子部品を高密
度実装する傾向が強くなっている。
そのため、基板両面に亙っての膜形成及び部品実装化が
進んでおり、その外装方法としてはハメチックシール等
のケースによる方法が一般的である。
しかし、単手番、低コストの面から粉体樹脂の通用は非
常に有意義であるため、簡易な混成集積回路の外装方法
としての製造技術の開発が望まれている。
〔従来の技術〕
従来の混成集積回路（とくにＤＴＰ型）の外装方法は、
旧Ｃ基板に搭載部品を実装したるのち、部品実装面にポ
リイミド等の合成樹脂を、一般にハケ塗りするか、また
はディスペンサー等により行なわれていた。
〔発明が解決しようとする問題点〕
従来の混成集積回路の外装方法にあっては、ハケ塗りの
場合は多大の工数を要するという問題があり、またディ
スペンサーによるコート法はリード端子へ樹脂が付着す
るというそれぞれ問題点があった。
〔問題点を解決するための手段〕
本発明は、上記の問題点を解決するために、旧Ｃ基板の
部品実装面に搭載部品の実装に先立ち、基板の周囲に額
縁状のダムを形成硬化したのち搭載部品を実装し、この
ダム内に合成樹脂を流し込むようにしたものである。
〔作用〕
上記混成集積回路の外装方法は、予めＨＩＣ基板１にダ
ム５を形成したことにより、搭載部品３を実衾後樹脂コ
ートを形成する適量の合成樹脂を、ダム５内に流し込み
自然硬化せしめたものである。
〔実施例〕
図面は本発明の実施例であって、ＤＩＰ型）ＩＩＣの回
路基板１に所定のパターン２を形成し、多数のリード端
子４を付設した状態で、回路基板１の部品実装面の周囲
に沿って、合成樹脂例えばポリイミド等からなる額縁状
のダム５を成型硬化せしめる。
そして、所定の搭載部品３を実装したるのち、成型硬化
せしめたダム５内に図示しないポリイミド等の液状合成
樹脂を流し込み、この液状合成樹脂がダム５より流出し
ない程度で自然硬化せしめ樹脂コートを形成するもので
ある。
なお、本実施例ではダム５および樹脂コートをポリイミ
ドについて説明したが、ポリイミドに限らずエポキシ樹
脂その他であっても構わない。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば混成集
積回路の外装（樹脂コート）が容易かつ確実に行なえ、
コストダウンが期待できるとともに、信頼性の向上に寄
与するところが大である。
【図面の簡単な説明】
図面は、本発明に係る混成集積回路の外装方法を説明す
るための斜視図である。 図中、１は回路基板、２はパターン、３は搭載部品、４
はリード端子、５はダム、をそれぞれ示す。 糾キ輸

Claims (1)

    【特許請求の範囲】
  1. 　混成集積回路の外装方法において、前記混成集積回路
    の部品実装側回路基板（１）の周囲に沿って額縁状の樹
    脂コート用のダム（５）を形成し、前記回路基板（１）
    に搭載部品（３）を実装後前記樹脂コート用のダム（５
    ）内に樹脂を流入硬化せしめるようにしたことを特徴と
    する混成集積回路の外装方法。
JP4166485A 1985-03-01 1985-03-01 混成集積回路の外装方法 Pending JPS61199642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4166485A JPS61199642A (ja) 1985-03-01 1985-03-01 混成集積回路の外装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4166485A JPS61199642A (ja) 1985-03-01 1985-03-01 混成集積回路の外装方法

Publications (1)

Publication Number Publication Date
JPS61199642A true JPS61199642A (ja) 1986-09-04

Family

ID=12614649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4166485A Pending JPS61199642A (ja) 1985-03-01 1985-03-01 混成集積回路の外装方法

Country Status (1)

Country Link
JP (1) JPS61199642A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269949A (ja) * 1988-09-05 1990-03-08 Nec Corp 混成集積回路装置の防湿処理方法
EP1337135A3 (en) * 2002-02-14 2005-05-11 Alps Electric Co., Ltd. High frequency unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269949A (ja) * 1988-09-05 1990-03-08 Nec Corp 混成集積回路装置の防湿処理方法
EP1337135A3 (en) * 2002-02-14 2005-05-11 Alps Electric Co., Ltd. High frequency unit

Similar Documents

Publication Publication Date Title
US20080038878A1 (en) Encapsulation circuitry on a substrate
JPH10209338A (ja) 半導体回路装置とその製造方法
JPS61199642A (ja) 混成集積回路の外装方法
JP2001168493A (ja) 電子装置の製造方法及び電子装置
JPS6124258A (ja) 電子部品の外装構造
JP2001168493A5 (ja)
JPH0727837B2 (ja) 圧電部品の製造方法
JPH04303695A (ja) Ｉｃカードの製造方法
JPS62162337A (ja) Ｂステ−ジ状樹脂による電子装置の外装方法
JPS6214686Y2 (ja)
JPS6332248B2 (ja)
JPH0722729A (ja) ハイブリッド集積回路装置の構造
JPS63140554A (ja) 混成集積回路およびその製造方法
JPS6313400A (ja) 転写回路付き射出成形体
JP2000309151A (ja) ペースト状物質の印刷方法
JPH0497550A (ja) 半導体チップの封止構造
JPS61179544A (ja) 厚膜混成集積回路の製造方法
JPH0590957U (ja) フリップチップのコーティング構造
JPS6358847A (ja) 電子回路のモ−ルド方法
JPH0530363Y2 (ja)
JPS6074445A (ja) 集積回路基板の製造方法
JPS61113242A (ja) 電子部品の封止方法
JPS63194391A (ja) 絶縁保護処理された印刷配線基板回路の製造方法
JPH0279023A (ja) 液晶表示装置
JPS61113240A (ja) 電子部品の封止方法