JPS61195480A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS61195480A JPS61195480A JP60036906A JP3690685A JPS61195480A JP S61195480 A JPS61195480 A JP S61195480A JP 60036906 A JP60036906 A JP 60036906A JP 3690685 A JP3690685 A JP 3690685A JP S61195480 A JPS61195480 A JP S61195480A
- Authority
- JP
- Japan
- Prior art keywords
- card
- electrode
- type fet
- gate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はICチップをその内部に含むICカードに関す
るものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an IC card containing an IC chip therein.
従来の技術
ICカードのコンセプトおよびICカード構成法にライ
ては、たとえばPaul Parmentier著”E
lectronic Memory Card: Te
chnologiesarzound it″I M
C1982Pxoceedingi 。Conventional technology IC card concepts and IC card construction methods are discussed, for example, in Paul Parmentier's “E
Electronic Memory Card: Te
chnologiesarzone it″I M
C1982Pxocedingi.
Tokyo、 May 24−26 、1982 pp
439〜446に示されている。Tokyo, May 24-26, 1982 pp.
439-446.
この文献の中にも示されているが、このICカードのコ
ンセプトは、名刺サイズ大の広く使用されている磁気カ
ードの安全性をより高めるために発案されたものであり
、従来と同様の磁気ストライプを有するPVCカードの
内部にICチップを埋設し、その電極部をカード表面に
露出させる構造のものである。As shown in this document, the concept of this IC card was devised to further improve the security of the widely used business card-sized magnetic cards. It has a structure in which an IC chip is embedded inside a PVC card having stripes, and its electrode portions are exposed on the surface of the card.
上述のように、電極部をカード表面に露出させた場合カ
ードの材質にもよるが、上記の電極部に静電荷が付着す
る場合が多ぐ、ICチップとしてMO8構造のメモリチ
ップを導入する場合にはICチップが静電荷により破壊
されやすいため、特に、この問題は重要である。As mentioned above, when the electrode part is exposed on the card surface, static charge often adheres to the electrode part, although it depends on the material of the card.When introducing a memory chip with an MO8 structure as an IC chip, This problem is particularly important because IC chips are easily destroyed by static charges.
この静電荷対策として、これまで、いくつかの案が示さ
れている。As a countermeasure against this static charge, several proposals have been proposed so far.
たとえば、上記電極部の周辺をアースに接続されたシー
ルド用電極で覆う方法が、公開特許公報昭57−188
849号公報”電子回路を静電荷から保護する装置”に
示され、また、半導電性回路基板上に上記電極部の各電
極を構成したり、上記各電極間に抵抗素子を接続したり
、さらには、上記各電極間にまたがうて半導電性接着材
料が付着されるような構造を採用することにより、上記
電極部の各電極間に微少な電流通路を設け、静電荷対策
とする方法が、特開昭59−22353号公報、特開昭
59−22354号公報、特開昭69−22365号公
報に示されている。For example, a method of covering the periphery of the electrode part with a shielding electrode connected to ground is disclosed in Japanese Patent Publication No. 57-188.
No. 849 "Device for protecting electronic circuits from static charges" discloses that each electrode of the electrode section is formed on a semiconductive circuit board, a resistive element is connected between each of the electrodes, Furthermore, by adopting a structure in which a semi-conductive adhesive material is applied across each of the electrodes, a minute current path is created between each electrode of the electrode section, and as a countermeasure against static charge. The method is shown in JP-A-59-22353, JP-A-59-22354, and JP-A-69-22365.
発明が解決しようとする問題点
上述のように、ICカードの静電荷対策は極めて重要な
問題であり、種々の対策が提案されつつある。上記のシ
ールド用電極を使用する方法では、不用意に静電荷が各
電極に付与される確率は減少するが、零にはなし得すま
た、各電極間に微少な電流通路を設ける方法も、電流通
路のインピーダンスが大きい場合、静電荷による電位の
上昇は大きいため完全な静電荷対策とならず、電流通路
のインピーダンスを下げれば、各電極間で信号のリーク
が生じ新たな問題が発生する。Problems to be Solved by the Invention As mentioned above, countermeasures against static charges in IC cards are extremely important problems, and various countermeasures are being proposed. With the above method of using shielding electrodes, the probability that static charges are inadvertently applied to each electrode is reduced, but it cannot be reduced to zero. If the impedance of the current path is large, the rise in potential due to static charge is large, so it is not a complete countermeasure against static charge.If the impedance of the current path is lowered, signal leakage occurs between each electrode, creating a new problem.
本発明はかかる点に鑑みてなされたものであり、簡単な
構成により、優れた耐静電荷特性を有するICカードを
得ることを目的としている。The present invention has been made in view of these points, and it is an object of the present invention to obtain an IC card having a simple structure and having excellent antistatic characteristics.
問題点を解決するための手段
本発明は上記問題点を解決するため、ICチップの電極
とアース間にデプレッション型FKTg子を設け、前記
デプレッション型FET素子のゲートが直流電源接続用
電極と接続したものでICカード表面に設けられた上記
各電極部に不用意に静電荷が与えられても各電極部の電
位が大幅に上昇しない優れた耐静電荷特性を有するIC
カードを構成しようとするものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a depression type FKT gate between the electrode of the IC chip and the ground, and the gate of the depression type FET element is connected to the DC power supply connection electrode. An IC with excellent anti-static characteristics that prevents the potential of each electrode portion from increasing significantly even if static charge is inadvertently applied to each of the electrode portions provided on the surface of the IC card.
It is intended to compose a card.
作 用
本発明は上述した構成により、ICカード不使用時には
、ICカード表面に設けられた各電極とアース間は、零
バイアスされたデプレッション型FET素子のドレイン
、ソース間の低いインピーダンスで接続されているため
、各電極に不用意に静電荷が付与されても、その電極の
電位は大して上昇せず、ICカード内に設けられたIC
チップを静電荷による破壊から保護することができ、極
めて安定なICカードを得ることができる。Operation According to the above-described configuration, when the IC card is not in use, each electrode provided on the surface of the IC card and the ground are connected with a low impedance between the drain and source of the depletion type FET element which is biased to zero. Therefore, even if an electrostatic charge is inadvertently applied to each electrode, the potential of that electrode will not increase much, and the IC installed in the IC card will
The chip can be protected from destruction due to static charge, and an extremely stable IC card can be obtained.
また、ICカードを動作させるための直流電源を利用し
、バイアス回路を動作させ、ICカード使用時に上記F
ET素子をオフすることにより、別個にこのFET素子
をオフにするための制御電圧印加端子が不要となり、従
来のICカードとコンパチブルな電極構成で静電破壊に
対して極めて安定なICカードを得ることができる。In addition, by using the DC power supply to operate the IC card and operating the bias circuit, the above-mentioned F
By turning off the ET element, there is no need for a control voltage application terminal to separately turn off the FET element, and an IC card that is extremely stable against electrostatic damage with an electrode configuration compatible with conventional IC cards is obtained. be able to.
実施例
第1図および第2図は本発明の一実施例を示すところの
ICカード表面電極部を中心に示す回路図、第3図はP
チャンネルデプレッション型FET素子として接合型F
ET2ST84を用いた場合のドレイン、ソース特性を
示す特性図である。Embodiment FIGS. 1 and 2 are circuit diagrams mainly showing an IC card surface electrode part, which shows an embodiment of the present invention, and FIG. 3 is a circuit diagram showing an example of the present invention.
Junction type F as a channel depression type FET element
FIG. 3 is a characteristic diagram showing drain and source characteristics when ET2ST84 is used.
第1図において端子1.2,3.8はICカード表面の
電極端子を示すもので、1は電源接続用の電源端子、端
子8はアース端子であり、端子1と8に抵抗素子9,1
oが接続されており、この抵抗素子9,1oはデプレッ
ション型FET素子11.12.13に対してバイアス
回路として動作する。In Fig. 1, terminals 1.2 and 3.8 indicate electrode terminals on the surface of the IC card, 1 is a power supply terminal for power supply connection, terminal 8 is a ground terminal, and terminals 1 and 8 are connected to resistive elements 9 and 8. 1
o is connected, and these resistance elements 9 and 1o operate as a bias circuit for the depression type FET elements 11, 12, and 13.
端子1,2.3とアース端子8間にはそれぞれデプレッ
ション型FET素子11.12,13のドレインとソー
スが接続され、上記各FET素子のゲートは抵抗素子9
,1oで構成されるバイアス回路に接続されている。The drains and sources of depletion type FET elements 11, 12, 13 are connected between terminals 1, 2.3 and ground terminal 8, respectively, and the gates of each FET element are connected to resistor element 9.
, 1o.
第1図において、このICカード不使用時には各端子1
.2,3.8には何ら他の外部回路が接続されず、各F
ET素子11.12.13のドレイン、ソース間インピ
ーダンスは、ゲート・ソース間電圧が零のためたとえば
FET素子として第3図に示すようなPチャンネル接合
型FET。In Figure 1, each terminal 1 when this IC card is not used.
.. No other external circuit is connected to 2, 3.8, and each F
Since the impedance between the drain and source of the ET elements 11, 12, and 13 is zero, the voltage between the gate and the source is zero, so the FET element is, for example, a P-channel junction FET as shown in FIG.
2SJ84を用いた場合、150オ一ム程度の低い値を
示し、各端子1から7は十分低いインピーダンスでアー
スに接続されていることになる。When 2SJ84 is used, the value is as low as about 150 ohms, which means that each terminal 1 to 7 is connected to ground with sufficiently low impedance.
したがって、この場合、端子1から7に対し不用意に静
電荷が付与されても、それらの各端子の電位は大幅に上
昇することな(、ICカード内部の回路を保護すること
ができる0
このように構成されているICカードに対し、情報の読
み出し、書き込みを行なうためには、上記各FET素子
11.12.13をオフ状態にして使用することが望ま
しいが、これは第2図の特性からも明らかなように、そ
のゲートに1ボルト程度の直流電圧を与えればよく、電
源端子1とアース端子8間に設けられたバイアス回路は
、これを実現するために設けられたものである0以上の
説明では電源端子1に正の直流電圧が加見られることを
想定し、Pチャンネル接合型FETを用いて説明したが
、電源端子1に負の直流電圧が加えられる場合にはNチ
ャンネル型のFETを用いればよいのは言うまでもない
。Therefore, in this case, even if static charges are inadvertently applied to terminals 1 to 7, the potential of each of these terminals will not increase significantly (this can protect the circuit inside the IC card). In order to read and write information to and from an IC card configured as shown in FIG. As is clear from 0 In the above explanation, it is assumed that a positive DC voltage is applied to the power supply terminal 1, and a P-channel junction type FET is used. However, when a negative DC voltage is applied to the power supply terminal 1, an N-channel type FET is used. Needless to say, it is sufficient to use an FET of .
また、第1図における各端子1から7までの静電荷に対
する耐性を向上させるために、1から7までの各端子と
アース端子8間に抵抗素子を接続してもよいのは勿論で
ある。Furthermore, in order to improve the resistance of each terminal 1 to 7 in FIG. 1 to static charges, it is of course possible to connect a resistive element between each terminal 1 to 7 and the ground terminal 8.
さらに、ここではデプレッション型FET素子として接
合型FETにつき説明したが、MO8型FETも全く同
様に採用しうるのは勿論である。Furthermore, although a junction FET has been described here as a depletion type FET element, it goes without saying that an MO8 type FET can also be employed in the same manner.
また、これらのデプレッション型FET素子を、xCカ
ード用ICチップに同時にモノリシックな形で作り込ん
で使用した方が、経済性を考慮すへば望ましいことは言
うまでもない。Furthermore, it goes without saying that it is desirable from economical considerations to use these depression type FET elements simultaneously fabricated in a monolithic form in an IC chip for an xC card.
第2図は第1図の回路に対し、より対静電気耐性を向上
させるため、各端子2から7に直列に保護用抵抗素子1
8.19を設けた場合の回路図であり、第1図と同じ番
号を付している素子社第1図と同じ機能を有するもので
ある。Figure 2 shows a protective resistor element 1 connected in series with each terminal 2 to 7 in order to improve the resistance to static electricity in the circuit shown in Figure 1.
8.19 is provided, and has the same functions as those shown in Figure 1 by Motoshisha, which are given the same numbers as in Figure 1.
第2図に示す保護用抵抗素子は、各端子2から7に不用
意に静電荷が与えられたとき、FET素子に流れる電流
を制限するものであり、他の動作は第1図のそれと全く
同じであるため、これ以上の詳述は省略する。The protective resistance element shown in Figure 2 limits the current flowing to the FET element when static charge is inadvertently applied to each terminal 2 to 7, and the other operations are completely the same as those in Figure 1. Since they are the same, further details will be omitted.
なお、第1図、第2図に示すバイアス回路は最も簡単な
場合のものを示しており、本発明の主旨を逸脱しない範
囲で種々に変更しうるのは言うまでもない。It should be noted that the bias circuits shown in FIGS. 1 and 2 show the simplest case, and it goes without saying that various changes can be made without departing from the gist of the present invention.
発明の効果
以上に述べてきたように本発明によれば、簡単な構成に
より静電荷に対し極めて耐性のあるICカードを得るこ
とができ、実用的にきわめて有用である。Effects of the Invention As described above, according to the present invention, it is possible to obtain an IC card with a simple structure that is extremely resistant to static charges, and is extremely useful in practice.
第1図、第2図は本発明の一実施例を示すところのIC
カードの表面電極部を中心に示す回路図、第3図はデブ
レッシ田ン型FET素子として接合型FETを用いた場
合のドレイン、ソース特性を示す特性図である。
1・・・・・・電源端子、2,3・・・・・・端子、9
・・・・・・抵抗素子、10・・・・・・抵抗素子。FIG. 1 and FIG. 2 are ICs showing one embodiment of the present invention.
FIG. 3 is a circuit diagram mainly showing the surface electrode portion of the card, and a characteristic diagram showing drain and source characteristics when a junction type FET is used as a deblessing type FET element. 1...Power terminal, 2, 3...Terminal, 9
...Resistance element, 10...Resistance element.
Claims (4)
FET素子を設け、前記デプレッション型FET素子の
ゲートが直流電源接続用電極と接続されているICカー
ド。(1) An IC card in which a depression type FET element is provided between an electrode of an IC chip and ground, and a gate of the depression type FET element is connected to a DC power supply connection electrode.
まれるICチップ内にモノリシックな形で形成すること
を特徴とする特許請求の範囲第1項記載のICカード。(2) The IC card according to claim 1, wherein the depression type FET element is monolithically formed in an IC chip included in the IC card.
ード表面に設けられた各電極部を保護用抵抗を介して接
続し、上記FET素子のドレインをICカード内に含ま
れるICチップとその周辺回路部に接続することを特徴
とする特許請求の範囲第1項記載のICカード。(3) Connect the drain of the depression type FET element to each electrode provided on the surface of the IC card via a protective resistor, and connect the drain of the FET element to the IC chip and its peripheral circuit included in the IC card. The IC card according to claim 1, characterized in that the IC card is connected.
護用抵抗をICカード内に含まれるICチップ内にモノ
リシックな形で同時に形成することを特徴とする特許請
求の範囲第1項記載のICカード。(4) The IC card according to claim 1, wherein a depression type FET element, a bias circuit, and a protection resistor are simultaneously formed monolithically within an IC chip included in the IC card.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60036906A JPS61195480A (en) | 1985-02-26 | 1985-02-26 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60036906A JPS61195480A (en) | 1985-02-26 | 1985-02-26 | Ic card |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61195480A true JPS61195480A (en) | 1986-08-29 |
JPH0458074B2 JPH0458074B2 (en) | 1992-09-16 |
Family
ID=12482814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60036906A Granted JPS61195480A (en) | 1985-02-26 | 1985-02-26 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61195480A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373389A (en) * | 1986-09-17 | 1988-04-02 | Fujitsu Ltd | Memory card |
-
1985
- 1985-02-26 JP JP60036906A patent/JPS61195480A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373389A (en) * | 1986-09-17 | 1988-04-02 | Fujitsu Ltd | Memory card |
JPH0547874B2 (en) * | 1986-09-17 | 1993-07-19 | Fujitsu Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPH0458074B2 (en) | 1992-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100268882B1 (en) | Securing circuit for semiconductor memory device | |
JP3037191B2 (en) | Semiconductor device | |
JPS61195480A (en) | Ic card | |
JP2001015687A (en) | Semiconductor device | |
EP0424394B1 (en) | Means for reducing damage to jfets from electrostatic discharge events | |
JPS61286988A (en) | Ic card | |
JPS61150090A (en) | Ic card | |
JPS61253592A (en) | Integrated circuit card | |
JPH0548021A (en) | Semiconductor protective circuit | |
EP0569221A2 (en) | Integrated ultra low leakage high voltage protection circuit | |
JPS6010767A (en) | Semiconductor device | |
JPS61286991A (en) | Ic card | |
JP3789009B2 (en) | Semiconductor input / output circuit | |
JPH0379874B2 (en) | ||
JPS58122695A (en) | Input overvoltage protection circuit | |
JP2865132B2 (en) | Input / output protection circuit for semiconductor devices | |
JPS62201297A (en) | Integrated circuit card | |
JPS62134294A (en) | Integrated circuit card | |
JPH1168038A (en) | Electrostatic-breakdown protective circuit in semiconductor integrated-circuit device | |
JPS61286989A (en) | Ic card | |
KR930003180Y1 (en) | Power circuit | |
JPS61264490A (en) | Integrated circuit card | |
JPS61282980A (en) | Ic card | |
JP2748390B2 (en) | Memory card | |
JPS63288056A (en) | Ic card |