JPS61150090A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS61150090A JPS61150090A JP59277180A JP27718084A JPS61150090A JP S61150090 A JPS61150090 A JP S61150090A JP 59277180 A JP59277180 A JP 59277180A JP 27718084 A JP27718084 A JP 27718084A JP S61150090 A JPS61150090 A JP S61150090A
- Authority
- JP
- Japan
- Prior art keywords
- card
- electrode
- fet element
- chip
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はICチップを内部に含むICカードに関するも
のである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an IC card containing an IC chip therein.
従来の技術
ICカードのコンセプトおよびIC力〜ド構成法につい
ては、たとえばPaul Parmentier著”
Electtonic Memory Card:Te
chnologiesarround it” I
MC1982Proceedings 。Regarding conventional technology IC card concepts and IC card configuration methods, see, for example, "Paul Parmentier"
Electonic Memory Card:Te
chronology around it”I
MC1982Proceedings.
Tokyo、May 24−26 .1982 pp
439〜446に示されている。Tokyo, May 24-26. 1982 pp.
439-446.
この文献の中にも示されているが、このICカードのコ
ンセプトは、名刺サイズより大の大きさで広く使用され
ている磁気カードの安全性をより高めるために発案され
たものであり、従来と同様の磁気ストライブを有するP
VCカードの内部にICチップを埋設し、その電極部を
力〜ド表面に露出させる構造のものである。As shown in this document, the concept of this IC card was devised to further improve the security of magnetic cards, which are larger than business card size and are widely used. P with magnetic stripes similar to
It has a structure in which an IC chip is embedded inside the VC card, and its electrode portions are exposed on the surface of the card.
しかしながら、電極部をカード表面に露出させた場合カ
ードの材質にもよるが、電極部に静電荷が付着する場合
が多く、ICチップとしてMO3構造のメモリチップを
導入する場合にはICチップが静電荷により破壊されや
すいため、特にこの問題は重要である。However, if the electrode part is exposed on the card surface, static charge often adheres to the electrode part, although it depends on the material of the card.When introducing a memory chip with an MO3 structure as an IC chip, the IC chip becomes static. This problem is particularly important because it is easily destroyed by electric charges.
この静電荷対策として、これまでいくつかの案が示され
ている。As a countermeasure against this static charge, several proposals have been proposed so far.
たとえば、電極部の周辺をアースに接続されたシールド
用電極で覆う方法が、特開昭67−188849号公報
に示され、また、半導電性回路基板上に電極部の各電極
を構成したり、各電極間に抵抗素子を接続したり、さら
には、各電極間にまたがって半導電性接着材料が付着さ
れるような構造を採用することにより、電極部の各電極
間に微少な電流通路を設け、静電荷対策とする方法が、
特開昭59−22363号公報、特開昭59−2235
4号公報、特開昭59−22355号公報に示されてい
る。For example, a method of covering the periphery of an electrode part with a shielding electrode connected to ground is shown in Japanese Patent Laid-Open No. 188849/1984, and a method in which each electrode of the electrode part is formed on a semiconductive circuit board is disclosed. , by connecting a resistive element between each electrode, or by adopting a structure in which a semiconductive adhesive material is attached across each electrode, minute current paths can be created between each electrode in the electrode section. The method of providing static charge countermeasures is
JP-A-59-22363, JP-A-59-2235
No. 4 and Japanese Patent Application Laid-Open No. 59-22355.
発明が解決しようとする問題点
以上のように、ICカードの静電荷対策は極めて重要な
問題であり、種々の対策が提案されつつある。しかしな
がらシールド用電極を使用する方法では、不用意に静電
荷が各電極に付与される確率は減少するが、零にはなら
ずまた、各電極間に微少な電流通路を設ける方法も、電
流通路のインピーダンスが大きい場合、静電荷による電
位の上昇は大きいために完全な静電荷対策とならず、電
流通路のインピーダンスを下げれば、各電極間で信号の
リークが生じるという問題点を有していた。Problems to be Solved by the Invention As described above, countermeasures against static charges in IC cards are extremely important problems, and various countermeasures are being proposed. However, with the method of using shielding electrodes, the probability that static charge is inadvertently applied to each electrode decreases, but it does not become zero. If the impedance of the current path is large, the increase in potential due to static charge is large, so it is not a complete countermeasure against static charge, and if the impedance of the current path is lowered, there is a problem that signal leakage will occur between each electrode. .
本発明はかかる点に鑑みてなされたものであり、簡単な
構成により、優れた耐静電荷特性を有するICカードを
得ることを目的としている。The present invention has been made in view of these points, and it is an object of the present invention to obtain an IC card having a simple structure and having excellent antistatic characteristics.
問題点を解決するための手段
本発明は上記問題点を解決するため、ICチップおよび
その周辺回路分と接続されてICカード表面に設けられ
た各電極部を有し、上記ICチップおよび周辺回路分の
アース間に、デプレッション型FET素子を設け、その
各FET素子のゲートと上記アース間に抵抗素子を接続
することにより、ゲートを零バイアスとしたICカード
を構成しようとするものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention has electrode sections provided on the surface of the IC card connected to the IC chip and its peripheral circuits. A depletion type FET element is provided between the gates of each FET element and the ground, and a resistance element is connected between the gate of each FET element and the ground, thereby constructing an IC card with the gate at zero bias.
作 用
本発明は上記構成により、ICカード不使用時には、I
Cカード表面に設けられた各電極とアース間は、零バイ
アスされたデプレッション型FET素子のドレイン、ソ
ース間の低いインピーダンスで接続されているため、各
電極に不用意に静電荷が付与されても、その電極の電位
はたいして上昇せず、ICカード内に設けられたICチ
ップを静電荷による破壊から保護することができ、極め
て安定なICカードを得ることができる。Function The present invention has the above configuration, so when the IC card is not used, the I
Each electrode provided on the surface of the C card and the ground are connected through a low impedance between the drain and source of a depletion type FET element with zero bias, so even if static charge is inadvertently applied to each electrode, , the potential of the electrode does not increase much, and the IC chip provided in the IC card can be protected from destruction due to static charge, making it possible to obtain an extremely stable IC card.
実施例
第1図は本発明の一実施例を示すところのICカード表
面電極部を中心に示す回路図、第2図はデプレッション
型FET素子として接合型FET2SK155を用いた
場合のドレイン、ソース特性を示す特性図である。Embodiment FIG. 1 is a circuit diagram showing an example of the present invention, mainly showing the electrode section on the surface of an IC card, and FIG. 2 shows the drain and source characteristics when a junction type FET2SK155 is used as a depression type FET element. FIG.
第1図において端子1から10まではICカード表面の
電極端子を示す。ここでは端子10がアース電極端子で
あり、端子9はICカード保護機能解除用電極端子であ
りデプレッション型FET素子11.12,13,17
.18の各ゲート電極と接続され、さらに、この端子9
とアース間には、各FET素子のゲート、ソース間を零
バイアスとするための抵抗素子19が接続されている。In FIG. 1, terminals 1 to 10 indicate electrode terminals on the surface of the IC card. Here, terminal 10 is a ground electrode terminal, terminal 9 is an electrode terminal for canceling the IC card protection function, and depression type FET elements 11, 12, 13, 17
.. 18 gate electrodes, and furthermore, this terminal 9
A resistive element 19 is connected between the gate and the ground to set zero bias between the gate and source of each FET element.
同図において、カード不便時には端子1から10には何
ら他の回路が接続されず、ドレイン、ソース間インピー
ダンスは、たとえばFET素子として第2図に示すよう
なデプレソンヨン型特性を有する接合型FET2SK1
55を用いた場合、100オーム程度の低い値を示し、
各端子1から8は十分低いインピーダンスでアースに接
続されいることになる。In the same figure, when the card is inconvenient, no other circuit is connected to the terminals 1 to 10, and the impedance between the drain and the source is, for example, a junction type FET 2SK1 having depreciation type characteristics as shown in FIG. 2 as an FET element.
When using 55, it shows a low value of about 100 ohm,
Each terminal 1 to 8 will be connected to ground with sufficiently low impedance.
したがってこの場合、端子1から8に対し、不用意に静
電荷が付与されても、それら各端子の電位は大幅に上昇
することなく、ICカード内部の回路を保護することが
できる。Therefore, in this case, even if static charges are inadvertently applied to the terminals 1 to 8, the potential of each terminal does not increase significantly, and the circuit inside the IC card can be protected.
このように構成されているICカードに対し、情報の読
み出し、書き込みを行なうためには、上記各FET素子
11.12,13,17.18をオフ状態にして使用す
ることが望ましいが、これは第2図の特性図からも明ら
かなように、ICカード保護機能解除用電極端子9に1
ボルト程度の負電圧を与えれば十分である。In order to read and write information to and from an IC card configured in this manner, it is desirable to use the FET elements 11, 12, 13, and 17.18 in the OFF state, but this is not possible. As is clear from the characteristic diagram in Fig. 2, the electrode terminal 9 for canceling the IC card protection function has a
It is sufficient to apply a negative voltage of about volts.
なお、端子9をカード表面電極としてカード表面に導出
するのでなく、したがって、端子9には、何らカード使
用状態においても制御電圧が印加されない状態で使用す
る場合、FET素子11゜12.13,17.18は、
端子1から8の入力信号に対しその電圧が数ボルト以上
の場合、第2図でも明らかなように定電流吸い込み素子
として動作するが、このことを考慮しながら、外部の読
み出し書き込み回路を設計するのであれば、上記の端子
9に何ら制御電圧を与えて使用しなくてもよいのは言う
までもない。Note that when the terminal 9 is not led out to the card surface as a card surface electrode, and therefore the terminal 9 is used in a state where no control voltage is applied even when the card is in use, the FET elements 11, 12, 13, 17 .18 is
If the voltage of the input signal from terminals 1 to 8 is several volts or more, it will operate as a constant current sinking element as shown in Figure 2, but the external read/write circuit should be designed with this in mind. If so, it goes without saying that there is no need to apply any control voltage to the terminal 9.
また、第1図における端子1から8までの静電荷に対す
る耐性を向上きせるために、端子1から8までの各端子
とアース間に比較的大きな値を有する抵抗素子(たとえ
ば100にΩなど)を接続してもよいのは勿論である。In addition, in order to improve the resistance to static charges at terminals 1 to 8 in Figure 1, a resistor element having a relatively large value (for example, 100Ω) is installed between each terminal from terminals 1 to 8 and the ground. Of course, they may be connected.
さらに、デプレッション型FET素子として、ここでは
接合型FETにつき説明したが、MOS型のFETも全
く同様に採用しうるのは勿論である0
また、これらのデプレッション型FET1子を、ICカ
ード用ICチップに同時に作り込んで使用しても良いこ
と、さらに経済性を考慮すれば、この方が望ましいこと
は言うまでもない。Furthermore, although a junction FET has been explained here as a depletion type FET element, it goes without saying that a MOS type FET can also be adopted in the same way. Needless to say, this method is preferable in view of the fact that it can be manufactured and used at the same time, and considering economic efficiency.
さらに、図示しないが、第1図における各端子1から8
と、それぞれのFET素子11から18のドレインを第
1図のように直接接続するのでなくこの間に保護用抵抗
を導入すれば、さらに静電荷に対する保護効果が向上す
るのは勿論である。Furthermore, although not shown, each terminal 1 to 8 in FIG.
It goes without saying that if the drains of the FET elements 11 to 18 are not directly connected as shown in FIG. 1, but a protective resistor is introduced between them, the protection effect against static charges will be further improved.
発明の効果
以上に述べてきたように本発明によれば、簡単な構成に
より静電荷に対し極めて耐性のあるICカードを得るこ
とができ、実用的にきめて有用である。Effects of the Invention As described above, according to the present invention, it is possible to obtain an IC card with a simple structure that is extremely resistant to static charges, and is extremely useful in practice.
第1図は本発明の一実施例を示すICカードの表面電極
部周辺の回路図、第2図はデプレッション型FET素子
として接合型FETの特性図である0
1.2,3,7.8・・・・・・電極端子、9・・・・
・・ICカード保護機能解除用電極端子、10・・・・
・・アース電極端子、11.12,13,17.18・
・・・・・デプレッション型FET素子、19・・・・
・・抵抗素子。Fig. 1 is a circuit diagram around the surface electrode portion of an IC card showing an embodiment of the present invention, and Fig. 2 is a characteristic diagram of a junction type FET as a depression type FET element.0 1.2, 3, 7.8 ...Electrode terminal, 9...
・・Electrode terminal for canceling IC card protection function, 10・・・・
・・Earth electrode terminal, 11.12, 13, 17.18・
...Depression type FET element, 19...
...Resistance element.
Claims (5)
辺回路部を外部回路部と接続するために、上記ICチッ
プ本体分およびその周辺回路部と接続されてICカード
表面に設けられた各電極部を有し、上記ICチップおよ
び周辺回路分とのアース間に、デプレッション型FET
素子を設け、その各FET素子のゲートと上記アース間
に抵抗素子を接続することにより、ゲートを零バイアス
とすることを特徴とするICカード。(1) In order to connect the IC chip included in the IC card body and its peripheral circuit section with an external circuit section, each electrode is connected to the IC chip body and its peripheral circuit section and provided on the surface of the IC card. A depletion type FET is connected between the IC chip and the ground of the peripheral circuitry.
1. An IC card characterized in that an IC card is provided with an FET element, and a resistor element is connected between the gate of each FET element and the ground to set the gate to zero bias.
に、ICカード使用時のみ、概FET素子のドレイン,
ソース間をオフとするようバイアス電圧を与えることを
特徴とする特許請求の範囲第1項記載のICカード。(2) Between the gate and source of the depletion type FET element, only when using an IC card, the drain of the FET element,
2. The IC card according to claim 1, wherein a bias voltage is applied to turn off between the sources.
まれるICチップ内にモノリシックな形で同時に形成す
ることを特徴とする特許請求の範囲第1項記載のICカ
ード。(3) The IC card according to claim 1, wherein the depression type FET element is simultaneously formed in a monolithic form within an IC chip included in the IC card.
ード表面に設けられた各電極部を保護用抵抗を介して接
続し、FET素子のドレインをICカード内に含まれる
ICチップとその周辺回路部に接続することを特徴とす
る特許請求の範囲第1項記載のICカード。(4) Connect the drain of the depression type FET element to each electrode part provided on the surface of the IC card via a protective resistor, and connect the drain of the FET element to the IC chip included in the IC card and its peripheral circuit part. An IC card according to claim 1, characterized in that:
カード内に含まれるICチップ内にモノリシックな形で
同時に形成することを特徴とする特許請求の範囲第1項
記載のICカード。(5) IC for depletion type FET element and protection resistor
2. The IC card according to claim 1, wherein the IC card is formed simultaneously in a monolithic form within an IC chip contained within the card.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277180A JPS61150090A (en) | 1984-12-25 | 1984-12-25 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277180A JPS61150090A (en) | 1984-12-25 | 1984-12-25 | Ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61150090A true JPS61150090A (en) | 1986-07-08 |
Family
ID=17579920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59277180A Pending JPS61150090A (en) | 1984-12-25 | 1984-12-25 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61150090A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120287A (en) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | Integrated circuit card |
-
1984
- 1984-12-25 JP JP59277180A patent/JPS61150090A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120287A (en) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | Integrated circuit card |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0499699A (en) | Portable semiconductor memory device | |
JPS61150090A (en) | Ic card | |
JPS59228743A (en) | Ic module for ic card | |
JPS61195480A (en) | Ic card | |
US4864454A (en) | Means for reducing damage to JFETs from electrostatic discharge events | |
JPS61286988A (en) | Ic card | |
EP0352769B1 (en) | Input protection circuit for MOS device | |
EP0569221A2 (en) | Integrated ultra low leakage high voltage protection circuit | |
JPS61253592A (en) | Integrated circuit card | |
JPS61286991A (en) | Ic card | |
JPS61286989A (en) | Ic card | |
JPS62134294A (en) | Integrated circuit card | |
WO1998022905A1 (en) | Light detection device | |
JPS6142085A (en) | Ic card | |
JPS58122695A (en) | Input overvoltage protection circuit | |
JPS62201297A (en) | Integrated circuit card | |
JPS5946085A (en) | Card | |
JPH05197850A (en) | Data record carrier and electronic device using the carrier | |
JPH05262081A (en) | Ic card | |
JPH11328036A (en) | Ic card | |
JPS61286990A (en) | Ic card | |
JPS63288056A (en) | Ic card | |
KR910008462B1 (en) | A card having ic which comprises data memory | |
TW344136B (en) | Improvements in integrated circuit static write--read and erase semiconductor memory | |
JPS61193283A (en) | Ic card |