JPS61189183A - デジタル速度制御装置 - Google Patents
デジタル速度制御装置Info
- Publication number
- JPS61189183A JPS61189183A JP60027712A JP2771285A JPS61189183A JP S61189183 A JPS61189183 A JP S61189183A JP 60027712 A JP60027712 A JP 60027712A JP 2771285 A JP2771285 A JP 2771285A JP S61189183 A JPS61189183 A JP S61189183A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- rotation
- circuit
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 4
- 230000004043 responsiveness Effects 0.000 abstract description 2
- 230000001133 acceleration Effects 0.000 description 14
- 230000010354 integration Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/22—Controlling the speed digitally using a reference oscillator, a speed proportional pulse rate feedback and a digital comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はモータの速度制御を行うデジタル速度制御装置
に関する。
に関する。
（従来の技術）
第４図はモータの回転数を可変できる従来の速度制御装
置を示す。タコジェネレータよりなる回転検出器１はモ
ータ２の回転に比例した周波数の回転信号を発生し、こ
の回転信号と基準信号との位相比較が位相比較器３によ
り行なわれる。また回転検出器ｌからの回転信号が周波
数／電圧変換器４により周波数／電圧変換され、加算／
積分回路５にて位相比較器３の出力信号が積分されて周
波数／電圧変換器４の出力信号と加算される。駆動回路
６は加算／積分回路５の出力信号によりモータ２を駆動
し、モータ２は上記基準信号と同期して回転する。モー
タ２の回転数は基準信号の周波数を例えば２４０Ｈ２〜
３６０Ｈ２の範囲内で可変することによって可変するこ
とができる。
置を示す。タコジェネレータよりなる回転検出器１はモ
ータ２の回転に比例した周波数の回転信号を発生し、こ
の回転信号と基準信号との位相比較が位相比較器３によ
り行なわれる。また回転検出器ｌからの回転信号が周波
数／電圧変換器４により周波数／電圧変換され、加算／
積分回路５にて位相比較器３の出力信号が積分されて周
波数／電圧変換器４の出力信号と加算される。駆動回路
６は加算／積分回路５の出力信号によりモータ２を駆動
し、モータ２は上記基準信号と同期して回転する。モー
タ２の回転数は基準信号の周波数を例えば２４０Ｈ２〜
３６０Ｈ２の範囲内で可変することによって可変するこ
とができる。
（発明が解決しようとする問題点）
上記速度制御装置ではモータ２の回転数の変化に対する
ループゲインの変化を無くすことがむずかしいので、基
準信号の周波数可変幅を２４０〜３６０１（Ｚのように
広くすると、安価な点と不安定な点ができる。またモー
タ２が介在していてそのイナーシャによる遅れがあるか
ら、モータ２１回転検出器１１位相比較器３．加算／積
分回路５．駆動回路６による位相サーボループの引き込
みが遅く、立上り特性及びレスポンスが良くない。さら
にモータ２２回転検出器１２周波数／電圧変換器４゜加
算／積分回路５．駆動回路６による周波数サーボループ
と位相サーボループを併用していて、これらのゲイン、
位相が異なってしまうので、積分回路の設計がクリチカ
ルでありゲイン設定がむずかしい。
ループゲインの変化を無くすことがむずかしいので、基
準信号の周波数可変幅を２４０〜３６０１（Ｚのように
広くすると、安価な点と不安定な点ができる。またモー
タ２が介在していてそのイナーシャによる遅れがあるか
ら、モータ２１回転検出器１１位相比較器３．加算／積
分回路５．駆動回路６による位相サーボループの引き込
みが遅く、立上り特性及びレスポンスが良くない。さら
にモータ２２回転検出器１２周波数／電圧変換器４゜加
算／積分回路５．駆動回路６による周波数サーボループ
と位相サーボループを併用していて、これらのゲイン、
位相が異なってしまうので、積分回路の設計がクリチカ
ルでありゲイン設定がむずかしい。
（問題点を解決するための手段）
本発明は被制御モータと、このモータの回転に比例した
周波数の回転信号を得る回転検出器と、この回転検出器
の回転信号周波数より高い周波数のクロックパルスを発
生する基準信号発生器と、上記クロックパルスをカウン
トすると共に上記回転信号との周期の差に応じたパルス
信号を発生するカウンタ回路と、上記パルス信号に基づ
いて被制御モータを駆動する駆動回路を具備し、前記基
準信号発生器は外部基準信号に同期したてぃ倍周波数の
上記クロックパルスを発生させるフェーズ・ロック・ル
ープ回路により構成しである。
周波数の回転信号を得る回転検出器と、この回転検出器
の回転信号周波数より高い周波数のクロックパルスを発
生する基準信号発生器と、上記クロックパルスをカウン
トすると共に上記回転信号との周期の差に応じたパルス
信号を発生するカウンタ回路と、上記パルス信号に基づ
いて被制御モータを駆動する駆動回路を具備し、前記基
準信号発生器は外部基準信号に同期したてぃ倍周波数の
上記クロックパルスを発生させるフェーズ・ロック・ル
ープ回路により構成しである。
（作 用）
被制御モータの回転に比例した周波数の回転信号が回転
検出器により得られ、フェーズ・ロック・ループ回路が
外部基準信号に同期したてぃ倍周波数のクロックパルス
を発生する。カウンタ回路がそのクロックパルスをカウ
ントすると共に上記回転信号との周期の差に応じたパル
ス信号を発生し、このパルス信号により駆動回路が被制
御モータを駆動する。
検出器により得られ、フェーズ・ロック・ループ回路が
外部基準信号に同期したてぃ倍周波数のクロックパルス
を発生する。カウンタ回路がそのクロックパルスをカウ
ントすると共に上記回転信号との周期の差に応じたパル
ス信号を発生し、このパルス信号により駆動回路が被制
御モータを駆動する。
（実 施 例）
第１図は本発明の一実施例を示す。
外部より入力される例えば２４０〜３６０Ｈ２の外部基
準信号は位相比較器１１に入り、一方電圧制御発振器１
２の発振出力は分周器１３で１ ／ ｎに分周される。
準信号は位相比較器１１に入り、一方電圧制御発振器１
２の発振出力は分周器１３で１ ／ ｎに分周される。
この分周器１３の出力信号と上記外部基準信号は位相比
較器１１で位相が比較されてその位相差に応じた出力信
号が積分回路１４で積分されて直流電圧と＝３− なり、この直流電圧により電圧制御発振器１２の発振周
波数が制御される。この位相比較器１１．電圧制御発振
器１２．分周器１３及び積分回路１４はフェーズ・ロッ
ク・ループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回
路を構成し、外部基準信号の周波数をｎ倍の高い周一数
にてい倍することになる。電圧制御発振器１２の出力信
号はデジタル周波数サーボループにクロックパルスとし
て入力され、デジタル周波数サーボループにおいては被
制御モータ１５の回転に比例した周波数が回転検出器例
えばタコジェネレータ１６により得られる。デジタル周
波数サーボ回路１７はカウンタ回路を用いて構成され、
電圧制御発振器１２からのクロックパルスをカウントす
ると共に回転検出器１６からの回転信号との周期の差に
応じたパルス信号を発生する。このパルス信号は積分回
路１８で積分され、その出力信号により駆動回路１９が
モータ１５を駆動する。したがってモータ１５は外部基
準信号に同期して回転し、外部基準信号の周波数を可変
することによってモータ１５の回転数を可変することが
できる。
較器１１で位相が比較されてその位相差に応じた出力信
号が積分回路１４で積分されて直流電圧と＝３− なり、この直流電圧により電圧制御発振器１２の発振周
波数が制御される。この位相比較器１１．電圧制御発振
器１２．分周器１３及び積分回路１４はフェーズ・ロッ
ク・ループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回
路を構成し、外部基準信号の周波数をｎ倍の高い周一数
にてい倍することになる。電圧制御発振器１２の出力信
号はデジタル周波数サーボループにクロックパルスとし
て入力され、デジタル周波数サーボループにおいては被
制御モータ１５の回転に比例した周波数が回転検出器例
えばタコジェネレータ１６により得られる。デジタル周
波数サーボ回路１７はカウンタ回路を用いて構成され、
電圧制御発振器１２からのクロックパルスをカウントす
ると共に回転検出器１６からの回転信号との周期の差に
応じたパルス信号を発生する。このパルス信号は積分回
路１８で積分され、その出力信号により駆動回路１９が
モータ１５を駆動する。したがってモータ１５は外部基
準信号に同期して回転し、外部基準信号の周波数を可変
することによってモータ１５の回転数を可変することが
できる。
＝４−
第２図は上記デジタル周波数サーボ回路１７及び積分回
路１８を詳細に示し、第３図はそのタイミングチャート
である。
路１８を詳細に示し、第３図はそのタイミングチャート
である。
モータ１５に取付けられているタコジェネレータよりな
る回転検出器１６はモータ１５の回転数に比例した周波
数の交流の回転信号を発生し、この回転信号は波形整形
回路で方形波に波形整形されてトリガー回路２１及び分
周回路２２に入力される。トリガー回路２１はその方形
波の立上り（あるいは立下り）でリセット信号を発生し
、このリセット信号により加速用カウンタ２４がリセッ
トされる。上記電圧制御発振器１２からのクロックパル
スはナントゲート２３を通って加速用カウンタ２４でカ
ウントされる。この加速用カウンタ２４が、上記クロッ
クパルスを一定の数ｎだけカウントして一定の周期をカ
ウントした後には加速用カウンタ２４の出力信号（キャ
リー信号）がインバータ２５を介してナントゲート２３
に加えられてナントゲート２３が閉じ、加速用カウンタ
２４はトリガー回路２１からのリセットパルスでリセッ
トされるまで出力信号を加速信号として出力する。すな
わち加速用カウンタ２４はクロックパルスのｎカウント
で発生する一定の周期より回転信号の周期が長い場合に
はその差分周期の加速信号を出力し、逆に上記一定の周
期より回転信号の同期が短い場合には加速信号を出力し
ない。
る回転検出器１６はモータ１５の回転数に比例した周波
数の交流の回転信号を発生し、この回転信号は波形整形
回路で方形波に波形整形されてトリガー回路２１及び分
周回路２２に入力される。トリガー回路２１はその方形
波の立上り（あるいは立下り）でリセット信号を発生し
、このリセット信号により加速用カウンタ２４がリセッ
トされる。上記電圧制御発振器１２からのクロックパル
スはナントゲート２３を通って加速用カウンタ２４でカ
ウントされる。この加速用カウンタ２４が、上記クロッ
クパルスを一定の数ｎだけカウントして一定の周期をカ
ウントした後には加速用カウンタ２４の出力信号（キャ
リー信号）がインバータ２５を介してナントゲート２３
に加えられてナントゲート２３が閉じ、加速用カウンタ
２４はトリガー回路２１からのリセットパルスでリセッ
トされるまで出力信号を加速信号として出力する。すな
わち加速用カウンタ２４はクロックパルスのｎカウント
で発生する一定の周期より回転信号の周期が長い場合に
はその差分周期の加速信号を出力し、逆に上記一定の周
期より回転信号の同期が短い場合には加速信号を出力し
ない。
分周回路２２は入力された方形波を１／２に分周し、ト
リガー回路２６は分周回路２２からの方形波の立上り（
あるいは立下り）でリセットパルスを発生する。
リガー回路２６は分周回路２２からの方形波の立上り（
あるいは立下り）でリセットパルスを発生する。
減速用カウンタ２７は回転信号の１周期おきにトリガー
回路２６からのリセット信号によりリセットされ、電圧
制御発振器１２からナントゲート２８を通して入力され
たクロックパルスをカウントする。この減速用カウンタ
２７は加速用カウンタ２４と同じ数ｎだけクロックパル
スをカウントして一定の周期を発生し、その後は減速用
カウンタ２７がリセットされるまで減速用カウンタ２７
の出力信号がインバータ２９を介してナントゲート２８
に加えられてナントゲート２８が閉じる。減速用カウン
タ２７及び分周回路２２の出力信号はインバータ３０．
３１で反転されてナントゲート３２でナンドがとられ、
その出力信号はインバータ３３を介して減速信号として
出力される。チャージポンプ３５．増幅器３６．コンデ
ンサ３７及び抵抗３８〜４１は変換回路を構成し、増幅
器３６゜コンデンサ３７及び抵抗４１はミラー積分回路
を構成する。加速用カウンタ２４からの加速信号とイン
バータ３３からの減速信号はチャージポンプ３５で合成
され、上記ミラー積分回路で積分されて駆動回路１９へ
送られる。
回路２６からのリセット信号によりリセットされ、電圧
制御発振器１２からナントゲート２８を通して入力され
たクロックパルスをカウントする。この減速用カウンタ
２７は加速用カウンタ２４と同じ数ｎだけクロックパル
スをカウントして一定の周期を発生し、その後は減速用
カウンタ２７がリセットされるまで減速用カウンタ２７
の出力信号がインバータ２９を介してナントゲート２８
に加えられてナントゲート２８が閉じる。減速用カウン
タ２７及び分周回路２２の出力信号はインバータ３０．
３１で反転されてナントゲート３２でナンドがとられ、
その出力信号はインバータ３３を介して減速信号として
出力される。チャージポンプ３５．増幅器３６．コンデ
ンサ３７及び抵抗３８〜４１は変換回路を構成し、増幅
器３６゜コンデンサ３７及び抵抗４１はミラー積分回路
を構成する。加速用カウンタ２４からの加速信号とイン
バータ３３からの減速信号はチャージポンプ３５で合成
され、上記ミラー積分回路で積分されて駆動回路１９へ
送られる。
加速用カウンタ２４及び減速用カウンタ２７はクロック
パルスをカウントする数が分周器１３の分周比ｎと合わ
せてあって外部基準信号と同期させているが、分周器１
３の分周比ｎを変えることも可能である。
パルスをカウントする数が分周器１３の分周比ｎと合わ
せてあって外部基準信号と同期させているが、分周器１
３の分周比ｎを変えることも可能である。
モータを外部基準信号に同期して回転させる場合フェー
ズ・ロック・ループ回路を使用することは従来も考えら
れているが、この実施例ではデジタル周波数サーボルー
プの同期性（負荷変動特性を有するから完全な同期では
ないが）を利用してフェーズ・ロック・ループ回路をモ
ータの周波数 □サーボループから出して単なる周
波数てい倍器と＝７− して使用することにより応答性のよい外部同期可変速の
デジタル速度制御装置を実現している。そして周波数サ
ーボループのクロックパルスは周波数サーボループにそ
の外部から入力されるので、このクロックパルスを可変
しても周波数サーボループのゲイン等が変化せず、モー
タの回転数を広範囲に連続的に可変でき周波数サーボル
ープも安定している。また分周器１３の分周比とカウン
タ２４゜２７のカラン１〜数を変えることによりさらに
ダイナミックレンジを広くすることが可能である。
ズ・ロック・ループ回路を使用することは従来も考えら
れているが、この実施例ではデジタル周波数サーボルー
プの同期性（負荷変動特性を有するから完全な同期では
ないが）を利用してフェーズ・ロック・ループ回路をモ
ータの周波数 □サーボループから出して単なる周
波数てい倍器と＝７− して使用することにより応答性のよい外部同期可変速の
デジタル速度制御装置を実現している。そして周波数サ
ーボループのクロックパルスは周波数サーボループにそ
の外部から入力されるので、このクロックパルスを可変
しても周波数サーボループのゲイン等が変化せず、モー
タの回転数を広範囲に連続的に可変でき周波数サーボル
ープも安定している。また分周器１３の分周比とカウン
タ２４゜２７のカラン１〜数を変えることによりさらに
ダイナミックレンジを広くすることが可能である。
（発明の効果）
以上のように本発明によればフェーズ・ロック。
ループ回路により外部基準信号に同期したてい倍周波数
のクロックパルスをデジタル周波数サーボループに入力
するようにしたので、応答性が良く、モータの回転数を
広範囲に連続的に可変することができる。さらに位相サ
ーボループを用いないので、デジタル周波数サーボルー
プの積分回路の設計が楽であり、起動時間が速い。
のクロックパルスをデジタル周波数サーボループに入力
するようにしたので、応答性が良く、モータの回転数を
広範囲に連続的に可変することができる。さらに位相サ
ーボループを用いないので、デジタル周波数サーボルー
プの積分回路の設計が楽であり、起動時間が速い。
第１図は本発明の一実施例を示すブロック図、第２図は
同実施例の一部を具体的に示すブロック図、第３図は同
実施例のタイミングチャート、第４図は従来装置を示す
ブロック図である。 １１〜１４・・・・フェーズ・ロック・ループ回路、１
５・・・・モータ、１６・・・・回転検出器、１７・・
・・デジタル周波数サーボ回路、１９・・・・駆動回路
。 加速用カウング０出力 ３パ３京用ろウンタの出力 力ｎｔ１言号 回転弁゛逗〜１し寺
同実施例の一部を具体的に示すブロック図、第３図は同
実施例のタイミングチャート、第４図は従来装置を示す
ブロック図である。 １１〜１４・・・・フェーズ・ロック・ループ回路、１
５・・・・モータ、１６・・・・回転検出器、１７・・
・・デジタル周波数サーボ回路、１９・・・・駆動回路
。 加速用カウング０出力 ３パ３京用ろウンタの出力 力ｎｔ１言号 回転弁゛逗〜１し寺
Claims (1)
- 被制御モータと、このモータの回転に比例した周波数の
回転信号を得る回転検出器と、この回転検出器の回転信
号周波数より高い周波数のクロックパルスを発生する基
準信号発生器と、上記クロックパルスをカウントすると
共に上記回転信号との周期の差に応じたパルス信号を発
生するカウンタ回路と、上記パルス信号に基づいて前記
被制御モータを駆動する駆動回路を具備した速度制御装
置において、前記基準信号発生器は外部基準信号に同期
したてい倍周波数の上記クロックパルスを発生させるフ
ェーズ・ロック・ループ回路により構成したことを特徴
とするデジタル速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027712A JPS61189183A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027712A JPS61189183A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189183A true JPS61189183A (ja) | 1986-08-22 |
Family
ID=12228607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027712A Pending JPS61189183A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189183A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686084A (en) * | 1979-11-15 | 1981-07-13 | Rca Corp | Motor speed control circuit |
| JPS59171279A (ja) * | 1983-03-17 | 1984-09-27 | Sony Corp | ビデオデイスク・プレ−ヤの同期制御装置 |
-
1985
- 1985-02-15 JP JP60027712A patent/JPS61189183A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686084A (en) * | 1979-11-15 | 1981-07-13 | Rca Corp | Motor speed control circuit |
| JPS59171279A (ja) * | 1983-03-17 | 1984-09-27 | Sony Corp | ビデオデイスク・プレ−ヤの同期制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4223261A (en) | Multi-phase synchronous machine system | |
| US6121747A (en) | Electric motor controller | |
| US3634838A (en) | Apparatus for digitally representing angular displacement | |
| JPS61189183A (ja) | デジタル速度制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS58130784A (ja) | モ−タの制御装置 | |
| JPH0438291B2 (ja) | ||
| JPH047134B2 (ja) | ||
| JPH087837Y2 (ja) | モータ制御装置 | |
| JPH0339949Y2 (ja) | ||
| JPS5818814B2 (ja) | パルス幅可変回路 | |
| JPH0221238B2 (ja) | ||
| JP4067616B2 (ja) | モータ速度制御装置 | |
| JPH0811069Y2 (ja) | モータ制御装置 | |
| JPS62114483A (ja) | モ−タの起動加速ｐｌｌ制御回路 | |
| JP2732402B2 (ja) | モータの異常回転検出装置 | |
| JPS648541B2 (ja) | ||
| JPS5927195B2 (ja) | 無整流子モ−タ | |
| JPS63152216A (ja) | 遅延回路 | |
| JPS5886880A (ja) | モ−タの制御装置 | |
| JPH0219025A (ja) | 位相同期ループ回路 | |
| JPS6333739B2 (ja) | ||
| SU531246A1 (ru) | Синтезатор частот | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JPS61128782A (ja) | 可変速デジタル速度制御装置 |