JPS61185949A - フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 - Google Patents
フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法Info
- Publication number
- JPS61185949A JPS61185949A JP60027475A JP2747585A JPS61185949A JP S61185949 A JPS61185949 A JP S61185949A JP 60027475 A JP60027475 A JP 60027475A JP 2747585 A JP2747585 A JP 2747585A JP S61185949 A JPS61185949 A JP S61185949A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aging
- film carrier
- pads
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はフィルムキャリアにアッセンブリされた半導体
集積回路のエージング方法に関する。
集積回路のエージング方法に関する。
〈従来技術〉
半導体集積回路のアッセンブリ形式はＤＩＰ （Ｄｕａ
ｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ ）よりＱ Ｆ Ｐ
（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ ）へと小型軽
量化され、半導体集積回路の装置基板への実装密度向上
が計られてきた。そして半導体集積回路の用途拡大によ
り装置のより一層の小型、軽量、低消費電力化の要求が
生じ、半導体集積回路の実装密度向上の為、新しいアッ
センブリ形式としてフィルムキャリア形式が広く普及し
てきた。
ｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ ）よりＱ Ｆ Ｐ
（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ ）へと小型軽
量化され、半導体集積回路の装置基板への実装密度向上
が計られてきた。そして半導体集積回路の用途拡大によ
り装置のより一層の小型、軽量、低消費電力化の要求が
生じ、半導体集積回路の実装密度向上の為、新しいアッ
センブリ形式としてフィルムキャリア形式が広く普及し
てきた。
第６図にフィルムキャリア形式の従来例を平面図で示す
。
。
スプロケットホール２を両０１１１縁に沿ってそれぞれ
一列に形成したフィルム１の中央部に、一定の間隔で、
樹脂ボッティングされた半導体集積回路チップ３を形成
、配列している。そして各半導体集積回路チップ３に対
して複数のアウターリード４を回路チップ３の周りに放
射状に導出して、パッド５をそれぞれ設けている。
一列に形成したフィルム１の中央部に、一定の間隔で、
樹脂ボッティングされた半導体集積回路チップ３を形成
、配列している。そして各半導体集積回路チップ３に対
して複数のアウターリード４を回路チップ３の周りに放
射状に導出して、パッド５をそれぞれ設けている。
このようにフィルムキャリア形式により、半導体集積回
路チップの用途が腕時計、体温針、カード電卓等飛躍的
に拡大した。
路チップの用途が腕時計、体温針、カード電卓等飛躍的
に拡大した。
ところで、半導体集積回路の用途拡大とともに、出荷品
質及び信頼性に対するユーザの要求も非常に厳しくなり
、このため、従来より半導体集積回路の品質、信頼性保
証の手段として、一般に、エージングと呼ばれる高温下
におけるバイアス電圧印加等による寿命加速試験が行わ
れている。
質及び信頼性に対するユーザの要求も非常に厳しくなり
、このため、従来より半導体集積回路の品質、信頼性保
証の手段として、一般に、エージングと呼ばれる高温下
におけるバイアス電圧印加等による寿命加速試験が行わ
れている。
ところが、フィルムキャリアにアッセンブリされた半導
体集積回路の問題点として、従来は、フィルムキャリア
の構造上、半導体集積回路が連続してアッセンブリされ
ている為、ＤＩＰ、ＱＦＰの様に個別にソケットに入れ
、エージングを行うことができず、フィルムキャリアの
エージングは不可能であった。
体集積回路の問題点として、従来は、フィルムキャリア
の構造上、半導体集積回路が連続してアッセンブリされ
ている為、ＤＩＰ、ＱＦＰの様に個別にソケットに入れ
、エージングを行うことができず、フィルムキャリアの
エージングは不可能であった。
く目的〉
半導体集積回路の品質に対するユーザの要求は、より一
層の高品質、耐久性及び信頼性を求める厳しいものとな
っている。このユーザの厳しい要求に応えるべく、フィ
ルムキャリア形式の半導体集積回路の出荷品質を向上さ
せる為に、エージング方法を開発することが不可欠とな
ってきた。そこで本発明は従来不可能とされてきたフィ
ルムキャリアにアッセンブリされた半導体集積回路のエ
ージング方法を提供することを目的とする。
層の高品質、耐久性及び信頼性を求める厳しいものとな
っている。このユーザの厳しい要求に応えるべく、フィ
ルムキャリア形式の半導体集積回路の出荷品質を向上さ
せる為に、エージング方法を開発することが不可欠とな
ってきた。そこで本発明は従来不可能とされてきたフィ
ルムキャリアにアッセンブリされた半導体集積回路のエ
ージング方法を提供することを目的とする。
〈構成〉
本発明は、細長いフィルムの中央部に一定の間隔で配列
して形成される各半導体集積回路チップに対して、アウ
ターリードを介して複数個の第１のパッドを前記各半導
体回路チップを囲むように設けると共に、該第１のパッ
ドからさらにアウターリードを延長して複数の第２のパ
ッドをフィルムの長手方向に１ないし複数の直線上に載
るよう配設して複数キャリアデバイスを形成し、一方、
柔軟な絶縁物で構成されると共に前記フィルム上の第２
のパッドに対応するようｌないし複数の線状金属電極を
長手方向に連続して形成したエージング装置を用意し、
該エージング装置と前記フィルムを嵌め合わせて前記金
属電極とフィルムの第２のパッドとを密着させ、エージ
ング装置の端部まで延長された前記金属電極をエージン
グに必要なバイアス電源、クロック等の供給ラインに接
続するようにしたことを特徴とするフィルムキャリアに
アッセンブリされた半導体回路のエージング方法である
。
して形成される各半導体集積回路チップに対して、アウ
ターリードを介して複数個の第１のパッドを前記各半導
体回路チップを囲むように設けると共に、該第１のパッ
ドからさらにアウターリードを延長して複数の第２のパ
ッドをフィルムの長手方向に１ないし複数の直線上に載
るよう配設して複数キャリアデバイスを形成し、一方、
柔軟な絶縁物で構成されると共に前記フィルム上の第２
のパッドに対応するようｌないし複数の線状金属電極を
長手方向に連続して形成したエージング装置を用意し、
該エージング装置と前記フィルムを嵌め合わせて前記金
属電極とフィルムの第２のパッドとを密着させ、エージ
ング装置の端部まで延長された前記金属電極をエージン
グに必要なバイアス電源、クロック等の供給ラインに接
続するようにしたことを特徴とするフィルムキャリアに
アッセンブリされた半導体回路のエージング方法である
。
〈実施例〉
第１図は本発明の方法の実施例に用いられるフィルムキ
ャリアデバイスの平面図、第２図は本発明の方法の実施
例に用いられるエージング装置の断面図、第３図は第２
図のエージング装置のＡ−Ａ断面図、第４図はエージン
グ装置２０とフィルム１を嵌め合せた状態を示す断面図
、第５図はエージング装置とフィルムを嵌め合わせた結
合体をドラムに巻取った状態を示す側面図である。
ャリアデバイスの平面図、第２図は本発明の方法の実施
例に用いられるエージング装置の断面図、第３図は第２
図のエージング装置のＡ−Ａ断面図、第４図はエージン
グ装置２０とフィルム１を嵌め合せた状態を示す断面図
、第５図はエージング装置とフィルムを嵌め合わせた結
合体をドラムに巻取った状態を示す側面図である。
まず、本発明に用いられるフィルムキャリアデバイスは
、第１図に示すように、両側縁に沿ってスプロケットホ
ール２を形成した細長いフィルム１の中央部に一定の間
隔で半導体集積回路チップ３を配列して形成される。こ
の集積回路チップ３は樹脂ポツティングされている。各
半導体回路チップ３にはその周囲から第１のアウターリ
ード１１を放射状に導出して、第１のパッド１２を前記
半導体回路チップ３を囲むように設ける。この状態では
従来のフィルムキャリアデバイス（第６図参照）と同じ
である。本発明に用いられるフィルムキャリアデバイス
では、さらにこの第１のパッド１２から第２のアウター
リード１３を延長し、その先端に第２のパッド１４を設
ける。この第２のパッド１４はフィルム１の長手方向に
直線状に列をなすよう配列する。実施例の場合、一点鎖
線で示すラインＬ１．Ｌ２．Ｌ３．Ｌ４の線上に載るよ
うに第２のパッド１４が配置されている。第２のパッド
１４はエージング時のバイアス電源やクロック等の印加
用のパッドとして用いられる。
、第１図に示すように、両側縁に沿ってスプロケットホ
ール２を形成した細長いフィルム１の中央部に一定の間
隔で半導体集積回路チップ３を配列して形成される。こ
の集積回路チップ３は樹脂ポツティングされている。各
半導体回路チップ３にはその周囲から第１のアウターリ
ード１１を放射状に導出して、第１のパッド１２を前記
半導体回路チップ３を囲むように設ける。この状態では
従来のフィルムキャリアデバイス（第６図参照）と同じ
である。本発明に用いられるフィルムキャリアデバイス
では、さらにこの第１のパッド１２から第２のアウター
リード１３を延長し、その先端に第２のパッド１４を設
ける。この第２のパッド１４はフィルム１の長手方向に
直線状に列をなすよう配列する。実施例の場合、一点鎖
線で示すラインＬ１．Ｌ２．Ｌ３．Ｌ４の線上に載るよ
うに第２のパッド１４が配置されている。第２のパッド
１４はエージング時のバイアス電源やクロック等の印加
用のパッドとして用いられる。
一方、エージング装置２０は柔軟な絶縁物で構成し、第
２図、第３図に示すように、フィルムキャリアデバイス
のフィルム１が嵌まり込む溝２５を形成すると共に、８
２５の中に前記フィルム１に形成された第２のパッド１
４に対応する金属電極２１，２２，２３．２４を線状電
極として形成する。この金属電極２１．２２，２３．２
４は前記第１図で示したラインＬ１．Ｌ２．Ｌａ、Ｌ４
と一致する位置に設けられるのである。このようにエー
ジング装置２０を形成することにより、エージング装置
２０とフィルム１を第４図に示す様に嵌め合わすことが
できる。そして嵌め合わすことにより、フィルム１上の
第２のパッド１４とエージング装置２０の金属電極２１
，２２，２３゜２４とを密着状態に保持することができ
る。エージングは第２のパッド１４と金属電極２１，２
２゜２３．２４とが密着した状態で、エージング装置の
端部まで延長された前記金属電極２１，２２゜２３．２
４をエージングに必要なバイアス電源、クロック等の供
給ラインに接続することにより行う。実施例の場合は、
フィルム１にエージング装置２０を装着した状態で、こ
れら第５図に示すように、ドラム３０に巻取り、巻取っ
た状態でエージング装置２０の端部まで延長された金属
電極２１゜２２．２３．２４から引出された電極線２６
，２７゜２８．２９．を所望のバイアス電源、クロック
等の供給ラインに接続するようにしている。このように
することにより、フィルムキャリアにアッセンブリされ
た半導体集積回路チップをドラムに巻取った状態のまま
エージングすることができる。
２図、第３図に示すように、フィルムキャリアデバイス
のフィルム１が嵌まり込む溝２５を形成すると共に、８
２５の中に前記フィルム１に形成された第２のパッド１
４に対応する金属電極２１，２２，２３．２４を線状電
極として形成する。この金属電極２１．２２，２３．２
４は前記第１図で示したラインＬ１．Ｌ２．Ｌａ、Ｌ４
と一致する位置に設けられるのである。このようにエー
ジング装置２０を形成することにより、エージング装置
２０とフィルム１を第４図に示す様に嵌め合わすことが
できる。そして嵌め合わすことにより、フィルム１上の
第２のパッド１４とエージング装置２０の金属電極２１
，２２，２３゜２４とを密着状態に保持することができ
る。エージングは第２のパッド１４と金属電極２１，２
２゜２３．２４とが密着した状態で、エージング装置の
端部まで延長された前記金属電極２１，２２゜２３．２
４をエージングに必要なバイアス電源、クロック等の供
給ラインに接続することにより行う。実施例の場合は、
フィルム１にエージング装置２０を装着した状態で、こ
れら第５図に示すように、ドラム３０に巻取り、巻取っ
た状態でエージング装置２０の端部まで延長された金属
電極２１゜２２．２３．２４から引出された電極線２６
，２７゜２８．２９．を所望のバイアス電源、クロック
等の供給ラインに接続するようにしている。このように
することにより、フィルムキャリアにアッセンブリされ
た半導体集積回路チップをドラムに巻取った状態のまま
エージングすることができる。
なお、フィルム１にアッセンブリされるアウターリード
、パッド以外は絶縁物でコーティングし、エージング時
の端子間ショート及び、電源、クロック等のショートを
防止する。
、パッド以外は絶縁物でコーティングし、エージング時
の端子間ショート及び、電源、クロック等のショートを
防止する。
またエージング装置の電極２１．２２．２３゜２４に電
源、クロック等何を接続するかは任意であり、エージン
グ装置２０自体は半導体集積回路の機種に依らず共通し
て用いることができる。
源、クロック等何を接続するかは任意であり、エージン
グ装置２０自体は半導体集積回路の機種に依らず共通し
て用いることができる。
〈効果〉
本発明は以上の構成よりなり、フィルムキャリアにアッ
センブリされた半導体集積回路のエージングを、線状金
属を形成したエージング装置と、アウターリードの配線
を延長して第２のパッドを設けるようにしたフィルムキ
ャリアデバイスとを組合わせることにより、そのエージ
ングが可能となった。
センブリされた半導体集積回路のエージングを、線状金
属を形成したエージング装置と、アウターリードの配線
を延長して第２のパッドを設けるようにしたフィルムキ
ャリアデバイスとを組合わせることにより、そのエージ
ングが可能となった。
またこの場合、フィルムキャリアデバイスにエージング
装置を装着することにより、従来のテスト装置そのもの
は変更する必要がない。
装置を装着することにより、従来のテスト装置そのもの
は変更する必要がない。
また、エージング装置を柔軟材で形成し、ドラムに巻取
った状態でエージングするようにすれば、場所をとるこ
となくエージングを行うことができる。
った状態でエージングするようにすれば、場所をとるこ
となくエージングを行うことができる。
その他の効果として、エージング装置をフィルムに装着
している間は、半導体集積回路チップの外部端子がショ
ート状態になるので、振動、摩擦等によるフィルムキャ
リアデバイス特有の静電破壊を一防止することができる
。
している間は、半導体集積回路チップの外部端子がショ
ート状態になるので、振動、摩擦等によるフィルムキャ
リアデバイス特有の静電破壊を一防止することができる
。
第１図は本発明の方法の実施例に用いられるフィルムキ
ャリアデバイスの平面図、第２図は本発明の方法の実施
例に用いられるエージング装置の断面図、第３図は第２
図のエージング装置のＡ−Ａ断面図、第４図はエージン
グ装置とフィルムを嵌め合わせた状態を示す断面図、第
５図はエージング装置とフィルムを嵌め合わせた結合体
をドラムに巻取った状態を示す側面図、第６図はフィル
ムキャリア形式の従来例を示す平面図である。 １・・・フィルム １１・・・第１のアウターリード １２・・・第１バツド １３・・・第２のアウターリード １４・・・第２のパッド ２０・・・エージング装置 ２１．２２，２３．２４・・・線状電極３０・・・ドラ
ム
ャリアデバイスの平面図、第２図は本発明の方法の実施
例に用いられるエージング装置の断面図、第３図は第２
図のエージング装置のＡ−Ａ断面図、第４図はエージン
グ装置とフィルムを嵌め合わせた状態を示す断面図、第
５図はエージング装置とフィルムを嵌め合わせた結合体
をドラムに巻取った状態を示す側面図、第６図はフィル
ムキャリア形式の従来例を示す平面図である。 １・・・フィルム １１・・・第１のアウターリード １２・・・第１バツド １３・・・第２のアウターリード １４・・・第２のパッド ２０・・・エージング装置 ２１．２２，２３．２４・・・線状電極３０・・・ドラ
ム
Claims (2)
- （１）細長いフィルムの中央部に一定の間隔で配列して
形成される各半導体集積回路チップに対して、アウター
リードを介して複数個の第１のパッドを前記各半導体回
路チップを囲むように設けると共に、該第１のパッドか
らさらにアウターリードを延長して複数の第２のパッド
をフィルムの長手方向に１ないし複数の直線上に載るよ
う配設してフィルムキャリアデバイスを形成し、一方、
柔軟な絶縁物で構成されると共に前記フィルム上の第２
のパッドに対応するよう１ないし複数の線状金属電極を
長手方向に連続して形成したエージング装置を用意し、
該エージング装置と前記フィルムを嵌め合わせて前記金
属電極とフィルムの第２のパッドとを密着させ、エージ
ング装置の端部まで延長された前記金属電極をエージン
グに必要なバイアス電源、クロック等の供給ラインに接
続するようにしたことを特徴とするフィルムキャリアに
アッセンブリされた半導体回路のエージング方法。 - （２）フィルムとエージング装置を嵌め合わせた状態で
ドラムに巻取り、エージング装置の端部まで延長された
金属電極から引出した電極線をエージングに必要なバイ
アス電源、クロック等の供給ラインに接続するようにし
た特許請求の範囲第１項記載フィルムキャリアにアッセ
ンブリされた半導体集積回路のエージング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027475A JPS61185949A (ja) | 1985-02-13 | 1985-02-13 | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027475A JPS61185949A (ja) | 1985-02-13 | 1985-02-13 | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61185949A true JPS61185949A (ja) | 1986-08-19 |
Family
ID=12222138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027475A Pending JPS61185949A (ja) | 1985-02-13 | 1985-02-13 | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301540A (ja) * | 1987-05-18 | 1988-12-08 | Yokogawa Hewlett Packard Ltd | バーンイン方法および回路 |
| US5164888A (en) * | 1988-12-29 | 1992-11-17 | International Business Machines | Method and structure for implementing dynamic chip burn-in |
| US5502398A (en) * | 1993-09-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device burn-in apparatus |
| CN103604755A (zh) * | 2013-11-25 | 2014-02-26 | 国网山西省电力公司晋中供电公司 | 硅橡胶复合绝缘子伞裙老化检测方法 |
-
1985
- 1985-02-13 JP JP60027475A patent/JPS61185949A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301540A (ja) * | 1987-05-18 | 1988-12-08 | Yokogawa Hewlett Packard Ltd | バーンイン方法および回路 |
| US5164888A (en) * | 1988-12-29 | 1992-11-17 | International Business Machines | Method and structure for implementing dynamic chip burn-in |
| US5502398A (en) * | 1993-09-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device burn-in apparatus |
| CN103604755A (zh) * | 2013-11-25 | 2014-02-26 | 国网山西省电力公司晋中供电公司 | 硅橡胶复合绝缘子伞裙老化检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843191A (en) | Interconnection technique using dielectric layers | |
| JPS62150728A (ja) | テ−プキヤリアおよびそれを用いた半導体装置 | |
| JPH057868B2 (ja) | ||
| JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JPS61185949A (ja) | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 | |
| EP0357050A2 (en) | Assembly packing method for sensor element | |
| JPH01137660A (ja) | 半導体装置 | |
| KR100248203B1 (ko) | 마이크로-볼 그리드 어레이 패키지 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JPS6025263A (ja) | リ−ドフレ−ム | |
| JPS62219942A (ja) | ウエハ−状態における半導体集積回路 | |
| JP2001298056A (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS5834935B2 (ja) | 半導体ウエハ−試験用探針器 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPS60257533A (ja) | 半導体装置 | |
| JPS6059745B2 (ja) | リ−ド・フレ−ム | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH02130946A (ja) | 半導体装置 | |
| JPH0547847A (ja) | 半導体装置 | |
| JPS6059561U (ja) | 半導体装置 | |
| JP2503754B2 (ja) | フィルムキャリアテ―プ | |
| JPH0697224A (ja) | テープ・キャリア・パッケージ及び実装用パッド | |
| JPH02266275A (ja) | 半導体装置の検査方法およびそれに用いられるテープペア | |
| JPS63173342A (ja) | 半導体装置 |