JPS61179663A - 記録ヘツド - Google Patents
記録ヘツドInfo
- Publication number
- JPS61179663A JPS61179663A JP60020354A JP2035485A JPS61179663A JP S61179663 A JPS61179663 A JP S61179663A JP 60020354 A JP60020354 A JP 60020354A JP 2035485 A JP2035485 A JP 2035485A JP S61179663 A JPS61179663 A JP S61179663A
- Authority
- JP
- Japan
- Prior art keywords
- groups
- drive circuit
- recording
- group
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は記録装置に適用する記録ヘッドに関する。
従来の技術
第5図は従来のサーマルヘッドの構成図である。
同図において、1−1〜1−8は8つのグループに分割
された複数の発熱抵抗素子(記録素子)群で、一端が共
通に接続されて入力端子6−1を介して外部の記録電源
から記録電圧RVが印加されA−2−1〜2−81寸亮
M訂ttw表・−一■¥1−1〜1−8と同数の駆動回
路群で、発熱抵抗素子群1−1〜1−8の他端に一対−
に接続されており、ラッチ3から出力される画信号の内
容に従って、対応する発熱抵抗素子群1−1〜1−8へ
通電を行う。
された複数の発熱抵抗素子(記録素子)群で、一端が共
通に接続されて入力端子6−1を介して外部の記録電源
から記録電圧RVが印加されA−2−1〜2−81寸亮
M訂ttw表・−一■¥1−1〜1−8と同数の駆動回
路群で、発熱抵抗素子群1−1〜1−8の他端に一対−
に接続されており、ラッチ3から出力される画信号の内
容に従って、対応する発熱抵抗素子群1−1〜1−8へ
通電を行う。
この通電は、分割された8グループにおいて各グループ
を単位として、信号入力端子6−1〜6−8から入力さ
れる通電イネーブルKNB1〜ICNBsによって行わ
れる。通電イネ、−プルICNB1〜ICNB8がHレ
ベルを保持している間、発熱抵抗素子群1−1〜1−8
および駆動回路群2−1〜2−8を流れた電流は、端子
6−2を介して外部の記録電源の他端GNDに流れ出る
。
を単位として、信号入力端子6−1〜6−8から入力さ
れる通電イネーブルKNB1〜ICNBsによって行わ
れる。通電イネ、−プルICNB1〜ICNB8がHレ
ベルを保持している間、発熱抵抗素子群1−1〜1−8
および駆動回路群2−1〜2−8を流れた電流は、端子
6−2を介して外部の記録電源の他端GNDに流れ出る
。
前記ラッチ3は発熱抵抗素子群1−1〜1〜8と同数の
信号を出力する。4はシフトレジスタであり、このシフ
トレジスタ4において、信号入力端子8から入力される
画信号Pixが、入力端子9から入力されるクロックC
,LKによって順次書き込まれ、直並列変換されてラッ
チ3へ出力される。このラッチ3への出力は、信号入力
端子7から入力されるストローブパルスSTBによって
、ラッチ3に記憶され、駆動回路群2−1〜2−8へ出
力される。
信号を出力する。4はシフトレジスタであり、このシフ
トレジスタ4において、信号入力端子8から入力される
画信号Pixが、入力端子9から入力されるクロックC
,LKによって順次書き込まれ、直並列変換されてラッ
チ3へ出力される。このラッチ3への出力は、信号入力
端子7から入力されるストローブパルスSTBによって
、ラッチ3に記憶され、駆動回路群2−1〜2−8へ出
力される。
第6図は第6図に示すサーマルヘッドを用いて記録を行
なった場合の動作を示すタイミング図で、aは画信号P
ix、bは画信号のサンプリングクロックCLK% C
はストローブパルスSTB、(i〜には通電イネーブル
ENB 1〜KNB8である。
なった場合の動作を示すタイミング図で、aは画信号P
ix、bは画信号のサンプリングクロックCLK% C
はストローブパルスSTB、(i〜には通電イネーブル
ENB 1〜KNB8である。
次に、第5図と第6図を基に動作について説明する。
信号入力端子8から入力される画信号Pixが信号入力
端子9から入力されるクロックCLKによってシフトレ
ジスタ4へ順次書込まれる。この書込みが終了すると信
号入力端子7から入力されるストローブパルスSTBが
立上り、シフトレジスタ4の出力がラッチ3に記憶され
る。このラッチ3の記憶内容は駆動回路群2−1〜2−
8に出力される。この時点で、外部の記録電源から入力
端子5−1を介して発熱抵抗素子群1−1〜1−8およ
び駆動回路群2−1〜2−8に記録電圧が印加されてい
る。
端子9から入力されるクロックCLKによってシフトレ
ジスタ4へ順次書込まれる。この書込みが終了すると信
号入力端子7から入力されるストローブパルスSTBが
立上り、シフトレジスタ4の出力がラッチ3に記憶され
る。このラッチ3の記憶内容は駆動回路群2−1〜2−
8に出力される。この時点で、外部の記録電源から入力
端子5−1を介して発熱抵抗素子群1−1〜1−8およ
び駆動回路群2−1〜2−8に記録電圧が印加されてい
る。
続いて、信号入力端子6−1から通電イネーブルRNB
1が入力され、ラッチ3の画信号出力に応じて駆動回路
群2−1が動作され、発熱抵抗素子群1−1のうち黒信
号に対応する素子にのみ通電が行なわれ、感熱記録媒体
に画像が形成される。
1が入力され、ラッチ3の画信号出力に応じて駆動回路
群2−1が動作され、発熱抵抗素子群1−1のうち黒信
号に対応する素子にのみ通電が行なわれ、感熱記録媒体
に画像が形成される。
以下、同様にして信号入力端子6−2〜6−8から入力
される通電イネーブルE N B2〜KNB8によって
順次ラッチ3の画信号に応じて駆動回路2−2〜2−8
が作動され発熱抵抗素子群1−2〜1−8に通電が行わ
れ、感熱記録媒体に画像が形成される。
される通電イネーブルE N B2〜KNB8によって
順次ラッチ3の画信号に応じて駆動回路2−2〜2−8
が作動され発熱抵抗素子群1−2〜1−8に通電が行わ
れ、感熱記録媒体に画像が形成される。
発明が解決しようとする問題点
しかしながら、この種の従来のサーマルヘッドを用いて
記録を行なう場合、記録素子の全グループの通電時間、
即ち1ラインの記録に要する時間は(1回の通電時間)
×(グループ数)で決まるため、記録装置に要求される
記録速度を変更するには、サーマルヘッド内の発熱抵抗
素子のグループ分割数を変える必要があった。
記録を行なう場合、記録素子の全グループの通電時間、
即ち1ラインの記録に要する時間は(1回の通電時間)
×(グループ数)で決まるため、記録装置に要求される
記録速度を変更するには、サーマルヘッド内の発熱抵抗
素子のグループ分割数を変える必要があった。
即ち、高速な記録を行う時は、発熱抵抗素子を少ないグ
ループ数に分割して、同時駆動する発熱抵抗素子数を増
やし1ラインの記録時間を短縮し、又、低速の記録で充
分な時には、発熱抵抗素子を多くのグループ数に分割し
て、同時駆動する発熱抵抗素子数を減らしている。
ループ数に分割して、同時駆動する発熱抵抗素子数を増
やし1ラインの記録時間を短縮し、又、低速の記録で充
分な時には、発熱抵抗素子を多くのグループ数に分割し
て、同時駆動する発熱抵抗素子数を減らしている。
このように従来のサーマルヘッドを用いた記録装置で記
録速度を変更する場合、このサーマルヘッドを共通利用
することが困難であった。
録速度を変更する場合、このサーマルヘッドを共通利用
することが困難であった。
また、一層の高速記録を実現する記録制御方式として黒
率検出による記録方式がある。この記録方式は1ライン
の画信号中の黒信号の割合に応じて同時駆動する発熱抵
抗素子数を可変するものである。黒信号が少ない場合に
は同時駆動する発熱抵抗素子数を増やして記録を行ない
、1ラインの記録に要する時間を短縮する。従って、複
数の発熱抵抗素子があらかじめ特定のグループ数に分割
されたサーマルヘッドにおいて、この記録方式を実施す
るには1ラインの画信号中の黒信号の少ない場合に同時
に複数のグループをまとめて発熱抵汁専ヱAハ3償ち舛
佇へr^W手ス 佇七17^時、1ライン中の画信号に
占める黒信号の割合に応じて1ラインの記録に要する時
間をさらにきめ細かく短縮するには、発熱抵抗素子のグ
ループ分割数を多くして同時駆動できる発熱抵抗素子数
の組合せを増やして行なう。しかしながら、このような
高速の記録方式が適用できるサーマルヘッドにおいては
、通電イネーブル信号の入力端子数の増加に伴って、外
部の制御回路とサーマルヘッドを結ぶ信号線が増加し装
置のコスト増を招くうえ、信号線の接、続部分に用いる
コネクタの接触不良等により通電イネーブルが不安定な
状態となる確率が高く、この場合には発熱抵抗素子の破
壊をひき起すため、外部の制御回路に、ゲート回路と単
安定マルチバイブレータ等を利用して、通電イネーブル
が一定時間以上連続してオンすることを禁止する保護回
路を付加する必要があり、通電イネーブル端子数の増加
と共に保護回路の規模も大きくなって一段とコストの増
加を招く。
率検出による記録方式がある。この記録方式は1ライン
の画信号中の黒信号の割合に応じて同時駆動する発熱抵
抗素子数を可変するものである。黒信号が少ない場合に
は同時駆動する発熱抵抗素子数を増やして記録を行ない
、1ラインの記録に要する時間を短縮する。従って、複
数の発熱抵抗素子があらかじめ特定のグループ数に分割
されたサーマルヘッドにおいて、この記録方式を実施す
るには1ラインの画信号中の黒信号の少ない場合に同時
に複数のグループをまとめて発熱抵汁専ヱAハ3償ち舛
佇へr^W手ス 佇七17^時、1ライン中の画信号に
占める黒信号の割合に応じて1ラインの記録に要する時
間をさらにきめ細かく短縮するには、発熱抵抗素子のグ
ループ分割数を多くして同時駆動できる発熱抵抗素子数
の組合せを増やして行なう。しかしながら、このような
高速の記録方式が適用できるサーマルヘッドにおいては
、通電イネーブル信号の入力端子数の増加に伴って、外
部の制御回路とサーマルヘッドを結ぶ信号線が増加し装
置のコスト増を招くうえ、信号線の接、続部分に用いる
コネクタの接触不良等により通電イネーブルが不安定な
状態となる確率が高く、この場合には発熱抵抗素子の破
壊をひき起すため、外部の制御回路に、ゲート回路と単
安定マルチバイブレータ等を利用して、通電イネーブル
が一定時間以上連続してオンすることを禁止する保護回
路を付加する必要があり、通電イネーブル端子数の増加
と共に保護回路の規模も大きくなって一段とコストの増
加を招く。
本発明は上記問題点を解消するもので、駆動回路群を形
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、記録装置に適用することにより様
々な速度の記録を行うことができる記録ヘッドを提供す
ることを目的とする。
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、記録装置に適用することにより様
々な速度の記録を行うことができる記録ヘッドを提供す
ることを目的とする。
問題点を解決するための手段
本発明は上記目的を達成するために、グループ毎に分割
された複数の記録素子と、前記記録素子のグループ単位
に対応して設けられ、前記記録素子を前記グループ単位
で駆動する駆動回路と、前記駆動回路を選択・切替する
デコーダ回路とを有することを特徴とする。
された複数の記録素子と、前記記録素子のグループ単位
に対応して設けられ、前記記録素子を前記グループ単位
で駆動する駆動回路と、前記駆動回路を選択・切替する
デコーダ回路とを有することを特徴とする。
作用
デコーダ回路で、駆動回路の選択順序および同時選択す
る駆動回路の組合せが切りかえられ、記録装置の記録速
度に応じた対処が可能となる。
る駆動回路の組合せが切りかえられ、記録装置の記録速
度に応じた対処が可能となる。
実施例
第1図は本発明の一実施例によるサーマルヘッドの構成
図である。同図において、11−1〜11−8は8グル
ープに分割された複数の発熱抵抗素子群で、一端が共通
に接続され入力端子15−1を介して外部の記録電源か
ら記録電圧RVが印加される。12−1〜12−8は発
熱抵抗素子群11−1〜11−8と同数の駆動回路群で
、発熱抵抗素子群11−1〜11−8の他端に接続され
て、ラッチ13から出力される画信号の内容に従って、
対応する発熱抵抗素子群に通電を行なう。この通電は、
分割された8グループにおいて各グループを単位として
デコーダ21から出力される通電イネーブルENB 1
〜ENBBによって行なわれる。
図である。同図において、11−1〜11−8は8グル
ープに分割された複数の発熱抵抗素子群で、一端が共通
に接続され入力端子15−1を介して外部の記録電源か
ら記録電圧RVが印加される。12−1〜12−8は発
熱抵抗素子群11−1〜11−8と同数の駆動回路群で
、発熱抵抗素子群11−1〜11−8の他端に接続され
て、ラッチ13から出力される画信号の内容に従って、
対応する発熱抵抗素子群に通電を行なう。この通電は、
分割された8グループにおいて各グループを単位として
デコーダ21から出力される通電イネーブルENB 1
〜ENBBによって行なわれる。
デコーダ21は入力端子16から入力される共通通電イ
ネーブルENBがオン状態(Hレベル)を保持している
間、入力端子2o−1〜20−4から入力される駆動回
路群選択信号S1〜S4で指定された駆動回路群に対応
する通電イネーブルENB1〜ENB8をオン(Hレベ
ル)する。
ネーブルENBがオン状態(Hレベル)を保持している
間、入力端子2o−1〜20−4から入力される駆動回
路群選択信号S1〜S4で指定された駆動回路群に対応
する通電イネーブルENB1〜ENB8をオン(Hレベ
ル)する。
前記ラッチ13は発熱抵抗素子群11−1〜11−8と
同数の信号を出力する。14はシフトレジスタであり、
このシフトレジスタ14において、信号入力端子18か
ら入力される画信号Fixが、信号入力端子19から入
力されるクロックCLKによって順次書込まれ、直並列
変換されてラッチ13へ出力される。シフトレジスタ1
4の出力は信号入力端子17から入力されるストローブ
パルスSTBによってラッチ13に記憶され、駆動回路
12−1〜12−8へ出力される。
同数の信号を出力する。14はシフトレジスタであり、
このシフトレジスタ14において、信号入力端子18か
ら入力される画信号Fixが、信号入力端子19から入
力されるクロックCLKによって順次書込まれ、直並列
変換されてラッチ13へ出力される。シフトレジスタ1
4の出力は信号入力端子17から入力されるストローブ
パルスSTBによってラッチ13に記憶され、駆動回路
12−1〜12−8へ出力される。
第4図は、デコーダ回路21の真理値表を示したもので
、共通通電イネーブルENBがオン(Hレベル)の時に
、駆動回路群選択信号81〜$4で指定された駆動回路
群に対応する通電イネーブルENB1〜KNB8がオン
(Hレベル)サレる。
、共通通電イネーブルENBがオン(Hレベル)の時に
、駆動回路群選択信号81〜$4で指定された駆動回路
群に対応する通電イネーブルENB1〜KNB8がオン
(Hレベル)サレる。
従って、このデコーダ回路21を利用すれば、1グルー
プ、2グループ、4グループ、8グループの駆動回路群
を各々、選択して通電することができる。
プ、2グループ、4グループ、8グループの駆動回路群
を各々、選択して通電することができる。
第2図は第1図のサーマルヘッドを用いて、駆動回路群
選択信号S1〜S4のうちS4をLレベルに固定し、選
択信号81〜S3を用いて8グループの駆動回路群を1
グループずつ順次に選択して通電し一記録を行なった皇
舎のタイミング俯τある。同図において、aは画信号P
工x、bは画信号のサンプリングクロックCLK、cは
ストローブパルスSTB%dは共通通電イネーブルEN
B。
選択信号S1〜S4のうちS4をLレベルに固定し、選
択信号81〜S3を用いて8グループの駆動回路群を1
グループずつ順次に選択して通電し一記録を行なった皇
舎のタイミング俯τある。同図において、aは画信号P
工x、bは画信号のサンプリングクロックCLK、cは
ストローブパルスSTB%dは共通通電イネーブルEN
B。
e−gは駆動回路群選択信号81〜S3、h〜0は通電
イネーブルKN81〜ENB8である。
イネーブルKN81〜ENB8である。
次に、第1図と第2図を基に動作について説明する。
信号入力端子18から入力される画信号Pixが信号入
力端子19から入力されるクロックCLKによってシフ
トレジスタ14へ順次書込まれる。
力端子19から入力されるクロックCLKによってシフ
トレジスタ14へ順次書込まれる。
この書込みが終了すると信号入力端子17から入力すれ
るストローブパルスSTBが立上り、シフトレジスタ1
4の出力がラッチ13に記憶される。
るストローブパルスSTBが立上り、シフトレジスタ1
4の出力がラッチ13に記憶される。
このラッチ13の記憶内容は駆動回路12−1〜12−
8に出力される。この時点で外部の記録電源から入力端
子15−1を介して発熱抵抗素子群11−1〜11−8
および駆動回路群12−1〜12−8に記録電圧RVが
供給されている。
8に出力される。この時点で外部の記録電源から入力端
子15−1を介して発熱抵抗素子群11−1〜11−8
および駆動回路群12−1〜12−8に記録電圧RVが
供給されている。
続いて、信号入力端子16から共通通電イネーブルEN
Bがデコーダ21に入力されて、この時の駆動回路群選
択信号81〜S3で指定された駆動回路群に対応する通
電イネーブルENB1が出力される。通電イネーブルE
NB1は駆動回路群12−1をラッチ13の出力に応じ
て動作させ発熱抵抗素子群11−1のうち黒信号に対応
する素子にのみ通電が行なわれ、感熱記録媒体に画像が
形成される。
Bがデコーダ21に入力されて、この時の駆動回路群選
択信号81〜S3で指定された駆動回路群に対応する通
電イネーブルENB1が出力される。通電イネーブルE
NB1は駆動回路群12−1をラッチ13の出力に応じ
て動作させ発熱抵抗素子群11−1のうち黒信号に対応
する素子にのみ通電が行なわれ、感熱記録媒体に画像が
形成される。
以下、同様にして共通通電イネーブルENBと駆動回路
群選択信号81〜S3によって順次ラッチ13の画信号
に応じて駆動回路12−2〜12−8が作動され、発熱
抵抗素子群11−2〜11−8に1グループずつ通電が
行なわれ、感熱記録媒体に画像が形成される。
群選択信号81〜S3によって順次ラッチ13の画信号
に応じて駆動回路12−2〜12−8が作動され、発熱
抵抗素子群11−2〜11−8に1グループずつ通電が
行なわれ、感熱記録媒体に画像が形成される。
同様に、第1図のサーマルヘッドを用い、駆動回路群選
択信号81〜S4のうち、選択信号s3をLレベル、選
択信号S4をHレベルに固定した場合についてのタイミ
ング図を第3図に示す。この場合、選択信号81〜S2
が用いられて、8グループの駆動回路群が2グループず
つ選択・通電され、記録が行われる。
択信号81〜S4のうち、選択信号s3をLレベル、選
択信号S4をHレベルに固定した場合についてのタイミ
ング図を第3図に示す。この場合、選択信号81〜S2
が用いられて、8グループの駆動回路群が2グループず
つ選択・通電され、記録が行われる。
なお、本実施例に2いては、駆動回路選択信号の一部を
LレベルまたはHレベルに固定して用いるようにしたが
、これらのレベルは記録ヘッド内に設けたジャンパー線
やスイッチにより設定しても簡単に発熱抵抗素子群およ
び駆動回路群を構成するグループ分割数を切りかえられ
る。また、駆動回路選択信号のレベルを外部から、記録
ヘッドに与えるようにすれば、画信号中の黒信号の割合
に応じて同時に駆動する発熱抵抗素子数を制御すること
ができる。また、デコーダ回路の内容を変更することに
より、駆動回路群を選択する順序および同時選択する駆
動回路の数と組合せを変えることもできる。
LレベルまたはHレベルに固定して用いるようにしたが
、これらのレベルは記録ヘッド内に設けたジャンパー線
やスイッチにより設定しても簡単に発熱抵抗素子群およ
び駆動回路群を構成するグループ分割数を切りかえられ
る。また、駆動回路選択信号のレベルを外部から、記録
ヘッドに与えるようにすれば、画信号中の黒信号の割合
に応じて同時に駆動する発熱抵抗素子数を制御すること
ができる。また、デコーダ回路の内容を変更することに
より、駆動回路群を選択する順序および同時選択する駆
動回路の数と組合せを変えることもできる。
また、本実施例においては、感熱記録を用いた例を説明
したが、静電記録等の他の記録方式にも適用できる。
したが、静電記録等の他の記録方式にも適用できる。
発明の効果
本発明によれば、駆動回路を選択するデコーダ回路を記
録ヘッドに備えており、記録ヘッド内の駆動回路群を形
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、様々な記録速度を持つ記録装置に
記録ヘッドを共通使用できるという効果がある。
録ヘッドに備えており、記録ヘッド内の駆動回路群を形
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、様々な記録速度を持つ記録装置に
記録ヘッドを共通使用できるという効果がある。
又、本発明によれば、入力端子数をほとんど増加させる
ことなく、かつ通電イネーブルを共通的に1本の端子に
まとめることができるため、通電イネーブル信号の異常
に対する保護回路および信号線の接続分に要する部品コ
ストを最小限に抑えられると共に信頼性も高くなるとい
う効果がある。
ことなく、かつ通電イネーブルを共通的に1本の端子に
まとめることができるため、通電イネーブル信号の異常
に対する保護回路および信号線の接続分に要する部品コ
ストを最小限に抑えられると共に信頼性も高くなるとい
う効果がある。
第1図は本発明の一実施例によるサーマルヘッドの構成
を示すブロック図、第2図は同実施例の動作を示すタイ
ミング図、第3図は同実施例の動作を示すタイミング図
、第4図は同実施例におけるデコーダ回路の真理値表の
説明図、第5図は従来のサーマルヘッドの構成を示すブ
ロック図、第6図は同従来例の動作を示すタイミング図
である。 11−1〜11−8・・・・・・発熱抵抗素子群、12
−1〜12−8・・・・・・駆動回路群、21・山・・
デコーダ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名@
2 図 (のENB8 第3図 第4図 第6図 (b) CLK − (F?、ンENBB
を示すブロック図、第2図は同実施例の動作を示すタイ
ミング図、第3図は同実施例の動作を示すタイミング図
、第4図は同実施例におけるデコーダ回路の真理値表の
説明図、第5図は従来のサーマルヘッドの構成を示すブ
ロック図、第6図は同従来例の動作を示すタイミング図
である。 11−1〜11−8・・・・・・発熱抵抗素子群、12
−1〜12−8・・・・・・駆動回路群、21・山・・
デコーダ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名@
2 図 (のENB8 第3図 第4図 第6図 (b) CLK − (F?、ンENBB
Claims (1)
- グループ毎に分割された複数の記録素子と、前記記録素
子のグループ単位に対応して設けられ、前記記録素子を
前記グループ単位で駆動する駆動回路と、前記駆動回路
を選択・切替するデコーダ回路とを有する記録ヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020354A JPS61179663A (ja) | 1985-02-05 | 1985-02-05 | 記録ヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020354A JPS61179663A (ja) | 1985-02-05 | 1985-02-05 | 記録ヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61179663A true JPS61179663A (ja) | 1986-08-12 |
Family
ID=12024776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60020354A Pending JPS61179663A (ja) | 1985-02-05 | 1985-02-05 | 記録ヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61179663A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0542704A (ja) * | 1991-08-19 | 1993-02-23 | Rohm Co Ltd | サーマルヘツド駆動回路及び印字装置 |
US8789635B2 (en) | 2009-06-10 | 2014-07-29 | Gottwald Port Technology Gmbh | Heavy-duty ground transportation vehicle, in particular an unmanned heavy-duty transportation vehicle for ISO containers |
-
1985
- 1985-02-05 JP JP60020354A patent/JPS61179663A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0542704A (ja) * | 1991-08-19 | 1993-02-23 | Rohm Co Ltd | サーマルヘツド駆動回路及び印字装置 |
US8789635B2 (en) | 2009-06-10 | 2014-07-29 | Gottwald Port Technology Gmbh | Heavy-duty ground transportation vehicle, in particular an unmanned heavy-duty transportation vehicle for ISO containers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4518971A (en) | Thermal head | |
JPS61179663A (ja) | 記録ヘツド | |
JPS5812776A (ja) | サ−マルヘツド駆動方法 | |
JP4873905B2 (ja) | サーマルヘッド駆動方法及びサーマルヘッド駆動回路 | |
JP2630960B2 (ja) | サーマルドットアレイを用いた波形記録装置 | |
JPS5855250A (ja) | 多階調記録装置 | |
JPH0383661A (ja) | サーマルヘッド | |
JPH0528668B2 (ja) | ||
JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
JPH0331564Y2 (ja) | ||
JPH0312530Y2 (ja) | ||
JPS5964965A (ja) | サ−マルヘツド駆動方法 | |
JP2570768B2 (ja) | サーマルプリンタの印字制御装置 | |
JPS6024969A (ja) | サ−マルヘツドの駆動方法 | |
JPH0132074B2 (ja) | ||
JPS6347634B2 (ja) | ||
JP2923950B2 (ja) | サーマルプリンタの印字制御装置 | |
JPS6234553B2 (ja) | ||
JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
JPS62297154A (ja) | 長尺電子装置の駆動回路 | |
JPH03153368A (ja) | サーマルヘッド | |
JPS58161465A (ja) | 記録制御方式 | |
JPS6054560A (ja) | 熱記録ヘッド制御回路 | |
JPH058429A (ja) | サーマルヘツド駆動回路装置および印字装置 | |
JPH03153367A (ja) | サーマルヘッド |