JPS61177866A - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JPS61177866A JPS61177866A JP1860885A JP1860885A JPS61177866A JP S61177866 A JPS61177866 A JP S61177866A JP 1860885 A JP1860885 A JP 1860885A JP 1860885 A JP1860885 A JP 1860885A JP S61177866 A JPS61177866 A JP S61177866A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- supplied
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ビデオテープレフーダの信号処理系における
同期分離回路などに接続して用いるのに好適なりランプ
回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a lamp circuit suitable for use in connection with a synchronization separation circuit in a signal processing system of a video tape recorder.
映像信号から同期信号を分離するに際しては、まず、映
像信号中の同期信号の先端電位（以下１同期先端電位と
いう）を揃える必要があり、このために、通常、同期分
離回路の前段に、映像信号の同期先端電位を一定の基準
レベルにクランプするクランプ回路が設けられる。従来
、クランプ回路としては種々提案されているが、その−
例として、特公昭５７−３９５８１号公報に同期分離回
路に接続される帰還型のクランプ回路が開示されている
。When separating a synchronization signal from a video signal, it is first necessary to align the leading potentials of the synchronization signals in the video signal (hereinafter referred to as 1 synchronization lead potential). A clamp circuit is provided that clamps the synchronization tip potential of the signal to a constant reference level. Conventionally, various clamp circuits have been proposed, but -
As an example, Japanese Patent Publication No. 57-39581 discloses a feedback type clamp circuit connected to a synchronous separation circuit.
このクランプ回路は、入力される正極性の映像信号を、
第１のトランジスタからなる増幅器で反転増幅した後、
差動的に接続されて比較回路を構成する一方のトランジ
スタ（すなわち、第２のトランジスタ）のペニスに供給
して他方のトランジスタ（すなわち、第３のトランジス
タ）のペースに供給される基準電圧と比較し、同期先端
電位と基準信号との差に応じた帰還電圧を形成し、かか
る帰還電圧でもって第１のトランジスタの電源電圧を変
化させることにより、第２のトランジスタのベースに供
給される同期先端電位を基準電圧に固定するものである
。This clamp circuit handles the input positive polarity video signal.
After inversion amplification with the amplifier consisting of the first transistor,
Comparison with a reference voltage supplied to the penis of one transistor (i.e. the second transistor) and to the pace of the other transistor (i.e. the third transistor) which are differentially connected to form a comparison circuit. By forming a feedback voltage according to the difference between the synchronous tip potential and the reference signal, and changing the power supply voltage of the first transistor with this feedback voltage, the synchronous tip supplied to the base of the second transistor is This is to fix the potential to a reference voltage.
ところで、かかるクランプ回路においては、入力される
映像信号はｆａｌのトランジスタをらなる増幅器で増幅
された後、比較回路に供給されるものであるから、映像
信号の直流レベルのわずかな変動に対して同期先端電位
と基準電圧との差は大きく変動する。この差は第２のト
ランジスタのコレクタに得られるものであるが、この差
が正しく得られる範囲は第２のトランジスタの電源電圧
によって制限される。By the way, in such a clamp circuit, the input video signal is amplified by an amplifier consisting of FAL transistors and then supplied to the comparator circuit, so it is insensitive to slight fluctuations in the DC level of the video signal. The difference between the synchronous tip potential and the reference voltage varies greatly. This difference is obtained at the collector of the second transistor, but the range in which this difference can be correctly obtained is limited by the power supply voltage of the second transistor.
一方、ビデオテープレコーダ（Ｖ ’Ｉ’ Ｒ）におい
ても、映像信号から同期信号ご分離するに際し、同期分
離回路の前段にクランプ回路が設けられる。On the other hand, also in a video tape recorder (V'I'R), a clamp circuit is provided before the synchronization separation circuit when separating the synchronization signal from the video signal.
ところで、持ち運びながら使用されるポータプルＶ’Ｉ
’Ｒでは、一般に、電源としてバッテリが使用されてお
り、低消費電力化の必要性からたとえば５（ｖ）など電
源電圧が低く設定される。By the way, the portaple V'I that is used while carrying
In 'R, a battery is generally used as a power source, and the power supply voltage is set to be low, for example, 5 (V) due to the need for low power consumption.
そこで、かかるポータプルＶＴＲにおいて、上記のクラ
ンプ回路を用いた場合、このクランプ回路の電源電圧も
低くせざるを得ず、このために、同期先端電位を基準電
圧にクランプ可能な映像信号の直流レベルの許容変動範
囲、すなわち、ダイナミックレンジが狭いものとなる。Therefore, when the above-mentioned clamp circuit is used in such a portable VTR, the power supply voltage of this clamp circuit must also be lowered, and for this reason, the DC level of the video signal that can clamp the synchronization tip potential to the reference voltage has to be lowered. The allowable variation range, that is, the dynamic range becomes narrow.
また、第１のトランジスタによる増幅器の増幅率を高め
ると、これにともなってダイナミックレンジは増々狭く
なる。特に、ＶＴＲにおいては、再生された映像信号の
直流レベルの変動が大きいことから、ダイナミックレン
ジを可能な限り広くする必要があるが、このために、増
幅器の増幅率をあまり高めることができず、同期信号の
振幅もあまり大きくできない。Furthermore, when the amplification factor of the amplifier using the first transistor is increased, the dynamic range becomes increasingly narrower. In particular, in VTRs, since the DC level of the reproduced video signal has large fluctuations, it is necessary to widen the dynamic range as much as possible, but for this reason, the amplification factor of the amplifier cannot be increased very much. The amplitude of the synchronization signal cannot be increased too much.
映像信号から同期信号を分離する場合には、同期信号の
先端からその振幅でたとえば６０％の電位で同期信号を
スライスするが、同期信号の振幅を大きくできないと、
このスライスのための基準電圧を高い精度で設定するこ
とが非常に困難となるし、また、温度などによる抵抗な
どの素子の特性変化に対し、基準電圧が大きく変動する
と、正確な同期分離ができなくなる。When separating the synchronization signal from the video signal, the synchronization signal is sliced at a potential of, for example, 60% of the amplitude from the tip of the synchronization signal, but if the amplitude of the synchronization signal cannot be increased,
It is very difficult to set the reference voltage for this slice with high precision, and if the reference voltage fluctuates greatly due to changes in the characteristics of elements such as resistance due to temperature, accurate synchronous separation cannot be achieved. It disappears.
本発明の目的は、上記従来技術の欠点を除き、低電源電
圧に対しても、ダイナミックレンズを広くすることがで
き、しかも、同期信号に対する増幅度を大きくすること
ができるようにしたクランプ回路を提供するにある。It is an object of the present invention to provide a clamp circuit that eliminates the drawbacks of the prior art described above, allows a wide dynamic lens even for low power supply voltages, and increases the degree of amplification for synchronizing signals. It is on offer.
この目的を達成するために、本発明は、差動増幅器を構
成する一方のトランジスタに入力信号を供給し、該差動
増幅器の出力信号の電位と基準電圧との差に応じて変化
する電圧を該差動増幅器を構成する他方のトランジスタ
に供給し、該入力信号の電位に応じて該他方のトランジ
スタに供給される電圧を変化させることにより、前記差
動増幅器の出力信号の電位を前記基準電圧に固定するよ
うにした点に特徴がある。In order to achieve this object, the present invention supplies an input signal to one transistor constituting a differential amplifier, and generates a voltage that changes depending on the difference between the potential of the output signal of the differential amplifier and a reference voltage. By supplying the voltage to the other transistor constituting the differential amplifier and changing the voltage supplied to the other transistor according to the potential of the input signal, the potential of the output signal of the differential amplifier is set to the reference voltage. It is distinctive in that it is fixed at .
Ｃ発明の実施例〕 以下、本発明の実施例を図面でもって説明する。Example of invention C] Embodiments of the present invention will be described below with reference to the drawings.
第１ｖ！Ｊは本発明によるクランプ回路の一実施例を同
期分離回路に接続された状態で示す回路図であって、１
はクランプ回路、２は同期分離回路、３は入力端子、４
は差動増幅器、５は比較回路、６は時定数回路、７は差
動増幅器、８〜１８は抵抗、１９〜２７はトランジスタ
、２８〜３３は電ｆｉ源、３４はコンデンサ、３５は電
源端子、３６は出力端子である。1st v! 1 is a circuit diagram showing an embodiment of the clamp circuit according to the present invention connected to a synchronous separation circuit;
is a clamp circuit, 2 is a synchronous separation circuit, 3 is an input terminal, 4
is a differential amplifier, 5 is a comparison circuit, 6 is a time constant circuit, 7 is a differential amplifier, 8 to 18 are resistors, 19 to 27 are transistors, 28 to 33 are power source, 34 is a capacitor, and 35 is a power supply terminal. , 36 are output terminals.
同図において、抵抗８，９、）ランジスタ１９゜２０お
よび電流源２８．２９は差動増幅器４を構成しており、
この差動増幅器４の逆相入力端子であるトランジスタ１
９のペースに正極性の映像信号が供給される入力端子６
が接続され、反転された映像信号がトランジスタ１９の
コレクタと抵抗９の接続点Ｐ１に得られる。これが差動
増幅器４の出力信号であって、トランジスタ２２のベー
スに供給される。トランジスタ２２のコレクタは電源電
圧Ｖ が印加される電源端子３５に接続され、また、
そのエミッタは、抵抗１１を介し、比較回路５を構成す
る一方のトランジスタ２３のペースと電流源３１とに接
続されている。このために、点ＰＩに得られた映像信号
は、トランジスタ２２のベース・エミッタ間電圧降下ｖ
ＥＥと抵抗１１による電圧降下との和分だけレベルシフ
トされてトランジスタ２３のベースに供給される。In the figure, resistors 8 and 9, transistors 19 and 20, and current sources 28 and 29 constitute a differential amplifier 4,
Transistor 1 which is the negative phase input terminal of this differential amplifier 4
Input terminal 6 to which a positive polarity video signal is supplied to the pace of 9
is connected, and an inverted video signal is obtained at the connection point P1 between the collector of the transistor 19 and the resistor 9. This is the output signal of the differential amplifier 4 and is supplied to the base of the transistor 22. The collector of the transistor 22 is connected to a power supply terminal 35 to which a power supply voltage V is applied, and
Its emitter is connected via a resistor 11 to the pace of one transistor 23 constituting the comparator circuit 5 and to a current source 31 . For this reason, the video signal obtained at point PI is the base-emitter voltage drop v of the transistor 22.
The level is shifted by the sum of EE and the voltage drop caused by the resistor 11 and is supplied to the base of the transistor 23.
比較回路５は差動的に接続されたトランジスタ２３．２
４と電流源３２とからなり、抵抗１３と抵抗１４，１５
によって電源電圧Ｖ。０を分圧して得られる基準電圧ｖ
８ がトランジスタ２４のベースに印加され、この基
準電圧ｖ８ とトランジスタ２６のベースに供給され
る映像信号における同期先端電位とを比較する。Comparison circuit 5 includes differentially connected transistors 23.2
4 and a current source 32, a resistor 13 and resistors 14 and 15.
By the power supply voltage V. Reference voltage v obtained by dividing 0
8 is applied to the base of the transistor 24, and this reference voltage v8 is compared with the synchronization tip potential in the video signal supplied to the base of the transistor 26.
トランジスタ２３のコレクタと電源端子３５との間には
、抵抗１２とコンデンサ３４とが並列接続されてなる時
定数回路６が設けられ、この時定数回路６とトランジス
タ２３のコレクタとの接続点Ｐ２がトランジスタ２１の
ベースに接続されている。A time constant circuit 6 in which a resistor 12 and a capacitor 34 are connected in parallel is provided between the collector of the transistor 23 and the power supply terminal 35, and a connection point P2 between the time constant circuit 6 and the collector of the transistor 23 is provided. Connected to the base of transistor 21.
トランジスタ２３はそのベースに供給される映像信号の
同期信号期間オンし、この間同期信号の先端電位と基準
電圧ｖｓ との差に応じたコレクタ電流が流れる。時
定数回路６においては、トランジスタ２３のオン期間、
コンデンサ３４がトランジスタ２６のコレクタ電流に応
じた充電を行ない・トランジスタ２３がオフすると、抵
抗１２を介シて放電を行なう。したがって、接続点Ｐ２
には、コンデンサ３４の充放電に伴なう電圧が得られ、
この電圧がトランジスタ２１のベースに供給される０ト
ランジスタ２１のコレクタは電源ｍ子３５に接続され、
そのエミッタは、抵抗１０を介し、電流源３０と差動増
幅器４の正相入力端子であるトランジスタ２０のベース
に接続されている。このために、トランジスタ２１のベ
ースに供給される電圧は、トランジスタ２１のベース・
エミッタ間電圧降下ｖＢ］ｃと抵抗１０による電圧降下
との和分だけレベルシフトされてトランジスタ２０のベ
ースに供給される。The transistor 23 is turned on during the synchronization signal period of the video signal supplied to its base, and during this period, a collector current flows according to the difference between the tip potential of the synchronization signal and the reference voltage vs. In the time constant circuit 6, the on period of the transistor 23,
The capacitor 34 performs charging according to the collector current of the transistor 26. When the transistor 23 is turned off, the capacitor 34 discharges through the resistor 12. Therefore, connection point P2
, the voltage accompanying the charging and discharging of the capacitor 34 is obtained,
This voltage is supplied to the base of the transistor 21. The collector of the transistor 21 is connected to the power supply terminal 35,
Its emitter is connected via a resistor 10 to a current source 30 and the base of a transistor 20, which is the positive phase input terminal of the differential amplifier 4. For this reason, the voltage supplied to the base of transistor 21 is
The level is shifted by the sum of the emitter voltage drop vB]c and the voltage drop due to the resistor 10, and the level is shifted and supplied to the base of the transistor 20.
したがって、時定数回路６の充放電によってトランジス
タ２０のベース電圧が変化する。すなわち、クランプ回
路１は帰還型であり、その帰還量は時定数回路６によっ
て制御される。後に詳しく説明するが、トランジスタ２
０のベース電圧は、このベース１に圧とトランジスタ１
９のベースに供給される映像信号の同期先端電位との差
に応じたトランジスタ２３のベースに供給される信号電
圧がトランジスタ２４のベースに供給される基準電圧ｖ
８ に等しくなるように変化する。すなわち、この同
期先端電位の変動量だけトランジスタ２０のベース電圧
が変化する。Therefore, the base voltage of the transistor 20 changes due to charging and discharging of the time constant circuit 6. That is, the clamp circuit 1 is a feedback type, and the amount of feedback is controlled by the time constant circuit 6. As will be explained in detail later, transistor 2
The base voltage of 0 is the voltage on this base 1 and the transistor 1
The signal voltage supplied to the base of the transistor 23 according to the difference between the synchronization tip potential of the video signal supplied to the base of the transistor 9 and the reference voltage v supplied to the base of the transistor 24
It changes to be equal to 8. That is, the base voltage of the transistor 20 changes by the amount of change in the synchronization tip potential.
次に、同期分離回路２においては、差動的に接続された
トランジスタ２５．２６と、トランジスタ２６のコレク
タと電源端子３５との間に設けられた抵抗１６と、トラ
ンジスタ２５．２６のエミッタに接続された電流源３３
とで差動増幅器７が構成され、トランジスタ２５のベー
スに抵抗１３゜１４で電源電圧Ｖ。０を分圧して得られ
、る基準電圧ｖＴ が、また、トランジスタ２６のベー
スに同期先端電位が基準電圧ｖｓ にクランプされた映
像信号が供給される。Next, in the synchronous separation circuit 2, a differentially connected transistor 25, 26, a resistor 16 provided between the collector of the transistor 26 and the power supply terminal 35, and a resistor 16 connected to the emitter of the transistor 25, 26 are connected. current source 33
A differential amplifier 7 is constructed, and a power supply voltage V is connected to the base of a transistor 25 through a resistor 13 and 14. A reference voltage vT obtained by dividing 0 is supplied to the base of the transistor 26, and a video signal whose synchronization tip potential is clamped to the reference voltage vs is supplied to the base of the transistor 26.
基準電圧ｖＴ は、たとえば、トランジスタ２６のベ
ースに供給される映像信号の同期先端電位から同期信号
の振幅の６０％に相当Ｔる電圧だけ低く設定される。こ
れによって、トランジスタ２６のコレクタと抵抗１６の
接続点に同期信号のみが得られ、この同期信号はトラン
ジスタ２７、抵抗１７．１８からなる増幅器で増幅され
、出力端子３６から出力される。もちろん、この同期信
号は複合同期信号である。The reference voltage vT is set, for example, to be lower than the synchronization tip potential of the video signal supplied to the base of the transistor 26 by a voltage T equivalent to 60% of the amplitude of the synchronization signal. As a result, only a synchronizing signal is obtained at the connection point between the collector of the transistor 26 and the resistor 16, and this synchronizing signal is amplified by an amplifier consisting of the transistor 27 and the resistors 17 and 18, and is output from the output terminal 36. Of course, this synchronization signal is a composite synchronization signal.
次に、第２図の波形図を用い、この実施例の動作をより
具体的に説明する。Next, the operation of this embodiment will be explained in more detail using the waveform diagram of FIG.
第２図（２）は入力端子６からトランジスタ１９のベー
スに供給される映像信号を示すものであるが、同図にお
いて、電位ｖｌを、トランジスタ２３のベースに供給さ
れたときの電位がトランジスタ２＋のベースに供給され
る基準電圧ｖ３ に等しくなるような入力端子３から
の信号の電位とすると、同期信号Ｓ１の同期先端電位は
Ｖｔに等しく、同期信号Ｓ２の同期先端電位はｖｌより
もｄｌだけ低く、同期信号ＳＳの同期先端電位はＶｌよ
りも４だけ高いものとする。いかなる同期先端電位の同
期信号がトランジスタ１９のベースに供給されても、ト
ランジスタ１９のベースに同期信号８１が供給されたと
きのトランジスタ２３のベース電圧が基準電圧ｖ３
に等しくなるように電圧がトランジスタ２ｏのベースに
供給されているとすると、第２図０３）に示すように、
トランジスタ２６のベースに同期信＋ｊ Ｓｔが供給さ
れたときのトランジスタ２３のベース電圧は基準電圧ｖ
ｓ よりも高く、同じく同期信号８．が供給されたと
きのトランジスタ２３のベース電圧は基準電圧ｖｓ
よりも低い。FIG. 2(2) shows a video signal supplied from the input terminal 6 to the base of the transistor 19. In the figure, when the potential vl is supplied to the base of the transistor 23, the potential is the transistor 2+ If the potential of the signal from the input terminal 3 is equal to the reference voltage v3 supplied to the base of It is assumed that the synchronization tip potential of the synchronization signal SS is higher than Vl by 4. No matter what synchronization tip potential of the synchronization signal is supplied to the base of the transistor 19, the base voltage of the transistor 23 when the synchronization signal 81 is supplied to the base of the transistor 19 is the reference voltage v3.
If a voltage is supplied to the base of transistor 2o so that it is equal to
The base voltage of the transistor 23 when the synchronous signal +j St is supplied to the base of the transistor 26 is the reference voltage v
s and also the synchronization signal 8. The base voltage of the transistor 23 when the voltage is supplied is the reference voltage vs.
lower than.
ところで、時定数回路６は、トランジスタ２３がオンし
て電流が流れない限り、放電状態にあり、時定数回路６
が充分放電した状態では、点Ｐ２の電圧は電源電圧ｖ０
゜にほぼ等しい高い電位となる。By the way, the time constant circuit 6 is in a discharge state unless the transistor 23 is turned on and no current flows.
is fully discharged, the voltage at point P2 is equal to the power supply voltage v0
It becomes a high potential almost equal to °.
この点Ｐ２の電圧はトランジスタ２１および抵抗１０で
レベルシフトされてトランジスタ２０のベース電圧とな
るが、時定数回路乙の放電時定数、抵抗１０の抵抗値な
どを適宜設定することにより、トランジスタ１９のベー
スに同期信号が供給された瞬間におけるトランジスタ２
０のベース電圧を、その瞬間におけるトランジスタ２３
のベース電圧が常に基準電圧ｖ８よりも高くなるように
する。The voltage at this point P2 is level-shifted by the transistor 21 and the resistor 10 and becomes the base voltage of the transistor 20. However, by appropriately setting the discharge time constant of the time constant circuit B, the resistance value of the resistor 10, etc. Transistor 2 at the moment when the synchronization signal is supplied to the base
0 base voltage, the transistor 23 at that moment
so that its base voltage is always higher than the reference voltage v8.
そこで、入力端子３からトランジスタ１９のベースに同
期信号が供給される瞬間では、必ずトランジスタ２３の
ベース電圧は基準電圧ｖ８ よりも高くなり、しかも
、トランジスタ２３のベース電圧は、同期信号８１ ＋
８２ ＋ ８３ について言えば（以下同様）最も
同期先端電位が低い同期信号Ｓ２ が供給されたとき
に最も高く、同期信号ｓｔ Ｉ ８３の順に低くなる。Therefore, at the moment when the synchronization signal is supplied from the input terminal 3 to the base of the transistor 19, the base voltage of the transistor 23 is always higher than the reference voltage v8, and moreover, the base voltage of the transistor 23 is higher than the synchronization signal 81 +
Regarding 82 + 83 (the same applies hereafter), it is highest when the synchronization signal S2 with the lowest synchronization tip potential is supplied, and becomes lower in the order of the synchronization signal st I 83.
このために、トランジスタ１９のベースに同期信号が供
給されると、トランジスタ２６はオンし、そこに電流が
流れる。この電流の大きさはトランジスタ２３のベース
電圧と基準電圧ｖｓとの差に応じて異なり、入力端子３
からトランジスタ１９のベースに同期信号Ｓ２が供給さ
れたときが最も大きく、同期信号Ｓｔ 、 ａｇの順に
小さくなる。For this reason, when a synchronization signal is supplied to the base of transistor 19, transistor 26 is turned on and current flows therethrough. The magnitude of this current varies depending on the difference between the base voltage of the transistor 23 and the reference voltage vs.
It is the largest when the synchronizing signal S2 is supplied to the base of the transistor 19 from St, and becomes smaller in the order of the synchronizing signals St and ag.
時定数回路６では、トランジス墳２３に電流が流れ始め
ると充電が開始され、これとともに、点ＰＲの電圧が低
下してトランジスタ２０のベース電圧も低下する。ここ
で、時定数回路６の充電時定数は非常に小さく、充電が
急速に行なわれてトランジスタ２０のベース電圧も急速
に低下する。トランジスタ２３を流れる電流は、トラン
ジスタ２３のベース電圧と基準電圧ｖ８ との差が大
きいほど大きく、また、トランジスタ２３を流れる電流
が大きいほど、時定数回路６の充電量が多いから、トラ
ンジスタ２０のベース電圧の低下量も大きくなる。した
がって、第２図（Ｏに示すように、トランジスタ１９の
ベースに同期信号Ｓ２が供給されたときに、トランジス
タ２０のベース電圧は最も低下し、同期信号ｓｔ ＋
８３の順にトランジスタ２０のベース電圧の低下量は小
さい。In the time constant circuit 6, charging starts when current starts flowing into the transistor mound 23, and at the same time, the voltage at the point PR decreases and the base voltage of the transistor 20 also decreases. Here, the charging time constant of the time constant circuit 6 is very small, and charging is performed rapidly, and the base voltage of the transistor 20 also drops rapidly. The current flowing through the transistor 23 increases as the difference between the base voltage of the transistor 23 and the reference voltage v8 increases, and the larger the current flowing through the transistor 23, the more the time constant circuit 6 is charged. The amount of voltage drop also increases. Therefore, as shown in FIG.
The amount of decrease in the base voltage of the transistor 20 is smaller in the order of 83.
トランジスタ２０のベース電圧の低下とともに、トラン
ジスタ２３のベース電圧も低下し、このベース電圧が基
準電圧ｖｓ に等しくなると、トランジスタ２３はオ
フして時定数回路６は充電が完了する。トランジスタ２
３のベース電圧と基準電圧ｖＳ とが等しくなる時点
は、先に述べたように、時定数回路６の充電時定数が非
常に小さいことから、トランジスタ１９のベースに同期
信号が供給されている期間内にあり、また、この時点か
らこの同期信号の後縁までの期間では、時定数回路６の
放電時定数に比べて非常に短かいから、トランジスタ２
０のベース電圧はトランジスタ２３がオンからオフに切
換わったときの値にそのまま保持される。As the base voltage of transistor 20 decreases, the base voltage of transistor 23 also decreases, and when this base voltage becomes equal to the reference voltage vs.sub.2, transistor 23 is turned off and charging of time constant circuit 6 is completed. transistor 2
The point in time when the base voltage of transistor 3 and the reference voltage vS become equal is the period during which the synchronizing signal is supplied to the base of the transistor 19, since the charging time constant of the time constant circuit 6 is very small, as mentioned earlier. Also, since the period from this point to the trailing edge of the synchronization signal is very short compared to the discharge time constant of the time constant circuit 6, the transistor 2
The base voltage of 0 remains at the value it had when the transistor 23 was switched from on to off.
ところで、同期信号期間、ついにはトランジスタ２０の
ベース電圧がそのときのトランジスタ２３のベース電圧
を基準電圧ｖｓ に等しくＴるような値になることか
ら、同期先端電位がν１の同期信号がトランジスター９
のベースに供給されタトきに、トランジスタ２３のベー
ス電圧を基準電圧■ に等しくするトランジスタ２ｏの
ベース電圧と、これとは異なる勉の同期先端電位の同期
信号がトランジスター９のベースに供給されたときに、
トランジスタ２３のベース電圧を基準電圧ｖｓ に等
しくするトランジスタ２０のベース電圧とは、これら同
期信号の同期先端電位ヤ□２ｇ２の差だけ異なる。この
ために、トランジスター９のベースに供給される同期信
号の同期先端電位が上昇あるいは降下すると、これら同
期信号の期間におけるトランジスタ２３のベース電圧が
基準電圧ｖｓ に等しいときのトランジスタ２０のベ
ース電圧は、上記同期先端電位の上昇量あるいは降下量
に等しい量だけ上昇あるいは降下する。By the way, during the synchronization signal period, the base voltage of the transistor 20 finally reaches a value such that the base voltage of the transistor 23 at that time is equal to the reference voltage vs. Therefore, the synchronization signal with the synchronization tip potential ν1 is
When a synchronizing signal is supplied to the base of transistor 9, the base voltage of transistor 2o equalizes the base voltage of transistor 23 to the reference voltage. To,
The base voltage of the transistor 20, which makes the base voltage of the transistor 23 equal to the reference voltage vs.sub.2, differs from the base voltage of the transistor 20 by the difference of the synchronization tip potential Y2g2 of these synchronization signals. For this reason, when the synchronization tip potential of the synchronization signal supplied to the base of the transistor 9 rises or falls, the base voltage of the transistor 20 when the base voltage of the transistor 23 during the period of these synchronization signals is equal to the reference voltage vs. It rises or falls by an amount equal to the amount of rise or fall of the synchronization tip potential.
すなわち、第２図（０に示すように、同期信号Ｓ１に対
し、トランジスタ２０のベース電圧がｖ２のとき、トラ
ンジスタ２３のベース電圧が基準電圧ｖｓに等しいとす
ると、この同期信号ｓｌよりも同期先端電位がｄｌだけ
低い同期信号Ｓ２に対しては、トランジスタ２０のベー
ス電圧がｖ２よりもｄｉだけ低くなってトランジスタ２
３のベース電圧が基準電圧ｖ８ に等しくなり、また
、同期信号Ｓｔよりも同期先端電位が４だけ高い同期信
号ＳＳに対しては、トランジスタ２０のベース電圧がｖ
２よりも４だけ高くなってトランジスタ２３のベース電
圧が基準電圧ｖｓ に等しくなる。That is, as shown in FIG. 2 (0), when the base voltage of the transistor 20 is v2 with respect to the synchronization signal S1, and the base voltage of the transistor 23 is equal to the reference voltage vs, the synchronization tip is higher than the synchronization signal sl. For the synchronizing signal S2 whose potential is lower by dl, the base voltage of the transistor 20 becomes lower than v2 by di, and the transistor 2
For the synchronization signal SS, the base voltage of which is equal to the reference voltage v8 and whose synchronization tip potential is higher than the synchronization signal St by 4, the base voltage of the transistor 20 is equal to the reference voltage v8.
4 higher than 2, so that the base voltage of transistor 23 is equal to the reference voltage vs.
このことから、また、点Ｐ２の電圧も、トランジスタ１
９のベースに供給される同期先端電位が変化すると、そ
の変化量だけ同様に変化することになる。From this, the voltage at point P2 also changes from transistor 1 to
If the synchronization tip potential supplied to the base of 9 changes, it will similarly change by the amount of change.
このようにして、第２Ｔ７Ｉ！Ｊ■に示すように、トラ
ンジスタ２３のベースに同期先端電位が基準電圧ｖ８
にクランプされた映像信号が得られる。In this way, the second T7I! As shown in J■, the synchronous tip potential at the base of the transistor 23 is equal to the reference voltage v8.
A video signal clamped to
トランジスタ２３のペースに得られる映像信号は、クラ
ンプ回路１の出力信号として後段の同期分離回路２にお
けるトランジスタ２６のペースに供給される。また、こ
のトランジスタ２６と差動対を構成するトランジスタ２
５のベースには、第２図（至）に示すように、基準電圧
ｖＴ が供給されており、この基準電圧ｖＴ は同
期先端電位より同期信号の振幅で３０％低い値に設定さ
れている。これによって、トランジスタ２６のコレクタ
には波形整形された同期信号が得られ、トランジスタ２
７および抵抗１７．１８からなる増幅器で増幅された後
、第２図（６）に示す波形となって出力端子３６から出
力される。The video signal obtained at the pace of the transistor 23 is supplied as an output signal of the clamp circuit 1 to the pace of the transistor 26 in the synchronous separation circuit 2 at the subsequent stage. Also, a transistor 2 forming a differential pair with this transistor 26
As shown in FIG. 2, the reference voltage vT is supplied to the base of 5, and this reference voltage vT is set to a value that is 30% lower in amplitude of the synchronization signal than the synchronization tip potential. As a result, a waveform-shaped synchronization signal is obtained at the collector of the transistor 26, and the transistor 26
7 and resistors 17 and 18, the waveform shown in FIG. 2 (6) is output from the output terminal 36.
クランプ回路１は、かかる構成をなすことにより、入力
端子３から入力される映像信号の直流レベルの変動に対
するクランプが可能な範囲、すなわち、ダイナミックレ
ンジを広くとることができる。これを、以下、第３ｇＪ
を用いて説明する。With this configuration, the clamp circuit 1 can widen the range in which it can clamp fluctuations in the DC level of the video signal input from the input terminal 3, that is, the dynamic range. This will be referred to as 3rd gJ below.
Explain using.
第３図において、横軸は入力端子３から入力される映像
信号の同期先端電位を表わし、縦軸はトランジスタ２３
のペースに得られる同期信号の同期先端電位が基準電圧
ｖｓ に等しいときのクランプ回路１の各点の電位を
表わしている。In FIG. 3, the horizontal axis represents the synchronization tip potential of the video signal input from the input terminal 3, and the vertical axis represents the synchronous tip potential of the video signal input from the input terminal 3.
It represents the potential at each point of the clamp circuit 1 when the synchronization tip potential of the synchronization signal obtained at the pace of is equal to the reference voltage vs.
また、同図の（α）は差動増幅器４の出力であるトラン
ジスタ１９のコレクタ電位（Ｔなわち、点ｐｔの電位）
を示し、同期先端電位や増幅度は、抵抗８．９や電流源
２９によって所望の値に設定できる。ここでは、−例と
して、この同期先端電位を４、５ （ｖ）とする。In addition, (α) in the figure is the collector potential of the transistor 19 which is the output of the differential amplifier 4 (T, that is, the potential at point pt)
The synchronization tip potential and the amplification degree can be set to desired values using the resistor 8.9 and the current source 29. Here, as an example, this synchronization tip potential is set to 4.5 (v).
（６）は比較回路５の入力であるトランジスタ２３ノヘ
ースでの同期先端電位を示す。これは、トランジスタ２
４のベースに供給される基準電圧ｖ８に等しくなるよう
に、（α）で示したトランジスタ１９のコレクタ電位を
トランジスタ２２、抵抗１１でレベルシフトしたもので
ある。ここでは、−例として、この同期先端電位（した
がって、基準電圧ｖｓ）を２．０ （ｖ）とする。(6) shows the synchronization tip potential at the transistor 23 input which is the input of the comparator circuit 5. This is transistor 2
The collector potential of the transistor 19 indicated by (α) is level-shifted by the transistor 22 and the resistor 11 so that it becomes equal to the reference voltage v8 supplied to the base of the transistor 4. Here, as an example, this synchronization tip potential (therefore, the reference voltage vs) is set to 2.0 (v).
（Ｃ）は比較回路５の出力電圧であるトランジスタ２３
のコレクタ電位（すなわち、点Ｐ２の電圧）を示す。(C) is the output voltage of the comparator circuit 5 of the transistor 23
(i.e., the voltage at point P2).
（カは差動増幅器４の正相入力であるトランジスタ２０
のベース電圧を示し、（Ｃ）で示したトランジスタ２３
のコレクタ電位をトランジスタ２１、抵抗１０でレベル
シフトしたものである。(F is the transistor 20 which is the positive phase input of the differential amplifier 4.
The transistor 23 shown in (C) has a base voltage of
The collector potential of is level-shifted using a transistor 21 and a resistor 10.
さて、入力端子３から入力される同期信号の取り得る最
低の同期先端電位は、トランジスタ１９のエミッタに接
続されている電流源２８で決まる。Now, the lowest possible synchronization tip potential of the synchronization signal input from the input terminal 3 is determined by the current source 28 connected to the emitter of the transistor 19.
−Ｍとして、この電流源２８がＮＰＮ）ランジスタと抵
抗とで構成されているとすると、この抵抗における電圧
降下は０．１ （ｖ）程度必要であり、また、ＮＰＮ
）ランジスタのベース・エミッタ間の電圧降下Ｖ□は０
．７ （ｖ）であることから、電流源２８を構成するＮ
ＰＮ）ランジスタには、０．８（マ）程度のべ一天電圧
が必要となる。そこで、このＮＰＮ）ランジスタのコレ
クタ電圧は０．８（マ）程度以上でなければならず、ま
た、トランジスタ１９のペース・エミッタ間の電圧降下
ＶＢＩＣは０．７ （ｖ）であることから、トランジス
タ１９のペース電位は１．５（マ）程度以上でなければ
ならない。したがって、トランジスタ１９のベースに供
給される映像信号の同期先端電位は、１．５ （ｖ）程
度以上でなければならない。-M, if this current source 28 is composed of an NPN) transistor and a resistor, the voltage drop across this resistor is required to be about 0.1 (v), and the NPN
) The voltage drop V□ between the base and emitter of the transistor is 0
．． 7 (v), N constituting the current source 28
PN) transistor requires a total voltage of about 0.8 (ma). Therefore, the collector voltage of this NPN) transistor must be approximately 0.8 (m) or more, and since the voltage drop VBIC between the pace emitter of the transistor 19 is 0.7 (v), the transistor The pace potential of No. 19 must be about 1.5 (ma) or more. Therefore, the synchronization tip potential of the video signal supplied to the base of the transistor 19 must be about 1.5 (V) or more.
第３図の破線Ｘは、この同期先端電位が１．５ （ｖ）
であることを示している。The broken line X in Figure 3 indicates that this synchronous tip potential is 1.5 (v)
It shows that.
トランジスタ２０のベース電圧も、これと全く同じ理由
から、（−のように、トランジスタ１９のベースに供給
される映像信号の同期先端電位が１、５ （ｖ）のとき
、これと等しい１．５（マ）に設定する。For the same reason, the base voltage of the transistor 20 is also 1.5, which is equal to (-) when the synchronization tip potential of the video signal supplied to the base of the transistor 19 is 1.5 (V). Set to (Ma).
また、このときのトランジスタ２３のコレクタ電位は、
トランジスタ１３が飽和しない値、−例として、（Ｃ）
のように、２．５（ｖ）に設定する。Moreover, the collector potential of the transistor 23 at this time is
A value at which transistor 13 does not saturate - for example, (C)
Set it to 2.5(v), like this.
さて、そこで、Ｆランラスタ１９のベースに供給される
映像信号の同期先端電位（ここでは、これ邊入力同期先
端電位という）が１．５ （ｖ）から上昇していくと、
（ｂ）で示すトランジスタ２３のペース電圧を一定（す
なわち、基準電圧ｖｓ に等しく）するように（した
がって、（α）に示す点Ｐ１の電位を一定とするように
）、（ロ）で示すトランジスタ２０のペース電圧が上昇
し、これと１（マ）の差を保持しつつ点Ｐ２の電圧も上
昇する。先に述べたように、このトランジスタ２０のペ
ース電圧の変化量は、入力同期先端電位の変化量と等し
いから、第３図に示すように、（Ｃ）で示す点Ｐ２の電
圧と（ロ）で示Ｔトランジスタ２０のペース電圧は、入
力同期先端電位に関して勾装置の直線状に変化する。そ
して、点Ｐ２の電圧が電源電圧ｖ０゜になると、もはや
トランジスタ２０のペース電圧は一定となり、帰還がと
まってクランプができなくなる。Now, when the synchronization tip potential of the video signal supplied to the base of the F run raster 19 (herein referred to as the input synchronization tip potential) increases from 1.5 (v),
The transistor shown in (b) is configured to keep the pace voltage of the transistor 23 shown in (b) constant (that is, equal to the reference voltage vs) (so that the potential at point P1 shown in (α) is constant). The pace voltage at point P2 rises, and the voltage at point P2 also rises while maintaining the difference of 1 (ma) from this. As mentioned earlier, the amount of change in the pace voltage of this transistor 20 is equal to the amount of change in the input synchronization tip potential, so as shown in FIG. 3, the voltage at point P2 shown in (C) and (B) The pace voltage of transistor 20, denoted by T, varies linearly with respect to the input sync tip potential. Then, when the voltage at point P2 reaches the power supply voltage v0°, the pace voltage of transistor 20 becomes constant, feedback stops, and clamping is no longer possible.
この電源電圧Ｖ。０を５（ｖ）とすると、（Ｃ）に示す
点Ｐ２の電圧が５（ｖ）に等しいときの入力同期先端電
位を破線Ｙで示す。この入力同期先端電位は４．０ （
Ｖ）である。This power supply voltage V. Assuming that 0 is 5 (v), the input synchronization tip potential when the voltage at point P2 shown in (C) is equal to 5 (v) is shown by a broken line Y. This input synchronous tip potential is 4.0 (
V).
したがって、クランプ可能な入力同期先端電位の範囲は
、１．５（マ）の破線Ｘから４．０ （ｖ）の破線Ｙま
での矢印Ｗで示す範囲であり、この範囲は２．５ （ｖ
）であることから、入力端子３から供給される映像信号
のクランプ可能な直流レベルの許容変動範囲、すなわち
、ダイナミックレンジは２．５ （ｖ）となる。Therefore, the range of the input synchronization tip potential that can be clamped is the range shown by the arrow W from the dashed line X at 1.5 (ma) to the dashed line Y at 4.0 (v), and this range is 2.5 (v
) Therefore, the permissible variation range of the clampable DC level of the video signal supplied from the input terminal 3, that is, the dynamic range, is 2.5 (v).
これは、同様の条件を設定した先の従来技術に比ぺ、ダ
イナミックレンジは約３倍以上となる。（なお、これは
、この従来技術において、先の説明における第１のトラ
ンジスタからなる増幅器の増幅作用により、第３図の（
ｃ）に示す電圧は、本実施例に比べて約３倍に大きく変
化し、このために、入力同期先端電位のわずかな変化に
対して（ｃ）に示す電圧が５（ｖ）に達してしまうから
である）また、差動増幅器４の増幅率を充分大きくして
も、入力同期先端電位が第３図の矢印Ｗの範囲内にあれ
ば、同期信号は基準電圧ｖｓ にクランプされる。し
たがって、トランジスタ２３のベースに得られる同期信
号の振幅を充分大きくすることができ、同期分離回路２
での基準電圧ｖＴ の設定が容易となり、常に正確な
同期分離を行なうことができる。This means that the dynamic range is about three times or more compared to the prior art described above under similar conditions. (In addition, in this prior art, this is due to the amplification effect of the amplifier consisting of the first transistor described above, as shown in FIG. 3).
The voltage shown in c) changes approximately three times as much as in this example, and for this reason, the voltage shown in (c) reaches 5 (v) for a slight change in the input synchronization tip potential. Furthermore, even if the amplification factor of the differential amplifier 4 is sufficiently increased, if the input synchronization tip potential is within the range of arrow W in FIG. 3, the synchronization signal will be clamped to the reference voltage vs. Therefore, the amplitude of the synchronization signal obtained at the base of the transistor 23 can be made sufficiently large, and the synchronization separation circuit 2
This makes it easy to set the reference voltage vT at , and accurate synchronization separation can be performed at all times.
第４図は本発明によるクランプ回路の他の実施例を同期
分離回路に接続された状態で示す回路図であって、３７
は入力端子、３８はり、ランプ回路、３９はコンデンサ
、４０〜４２は抵抗、４３．４４はトランジスタ、４５
は電流源であり、第１図に対応する部分に同一符号をつ
けて重複する説明を省略する。FIG. 4 is a circuit diagram showing another embodiment of the clamp circuit according to the present invention connected to a synchronous separation circuit,
is an input terminal, 38 beam, lamp circuit, 39 is a capacitor, 40 to 42 are resistors, 43.44 is a transistor, 45
1 is a current source, and parts corresponding to those in FIG. 1 are given the same reference numerals and redundant explanation will be omitted.
この実施例は、第１図に示したクランプ回路１の前段に
クランプ回路３８を設けたものであって、クランプ回路
１に供給される映像信号の同期先端電位がそのクランプ
可能な範囲内にあるようにするものである。ここでは、
クランプ回路１が第３図に示した特性を有しているもの
とするが、このときには、クランプ回路１のトランジス
タ１９のベースに供給される映像信号の同期先端電位が
１５ （ｖ）以下にならないようにする。In this embodiment, a clamp circuit 38 is provided at the front stage of the clamp circuit 1 shown in FIG. 1, and the synchronization tip potential of the video signal supplied to the clamp circuit 1 is within the clampable range. It is intended to do so. here,
It is assumed that the clamp circuit 1 has the characteristics shown in FIG. 3, but in this case, the synchronization tip potential of the video signal supplied to the base of the transistor 19 of the clamp circuit 1 does not become less than 15 (v). Do it like this.
入力端子６７からの正極性の映像信号は、クランプ用の
コンデンサ３９、抵抗４２を介し、インピーダンス変換
用のトランジスタ４４でそのベース・エミッタ間電圧降
下ｖＢＩ［ｉだけレベルシフトされてトランジスタ１９
のベースに供給されるが、この映像信号の同期信号期間
トランジスタ４３がオンして、コンデンサ３９での充電
により、トランジスタ４４のエミッタでの同期先端電位
が１．５（マ）＋Ｖゆに固定されるようにする。このた
め、トランジスタ４３のペース・エミッタ間電圧降下も
ｖＢＥとすると、トランジスタ４３のペース電圧が１、
５ （ｖ） ＋ ２ ｖＢＩＩ！どなるように、抵抗４
０．４１による電源電圧Ｖ。。（５（ｖ））の分圧比を
設定する。The positive polarity video signal from the input terminal 67 passes through the clamping capacitor 39 and the resistor 42, and is level-shifted by the base-emitter voltage drop vBI[i at the impedance conversion transistor 44, and then transferred to the transistor 19.
During the synchronization signal period of this video signal, the transistor 43 is turned on, and due to charging in the capacitor 39, the synchronization tip potential at the emitter of the transistor 44 is fixed at 1.5 (ma) + V. so that Therefore, if the voltage drop between the pace emitter of the transistor 43 is also vBE, then the pace voltage of the transistor 43 is 1,
5 (v) + 2 vBII! Howdy, resistance 4
Supply voltage V by 0.41. . Set the partial pressure ratio of (5(v)).
このように、１．５ （ｖ）以下の同期先端電位を１．
５（、）にクランプすることにより、第１図の場合に比
べ、入力映像信号の直流レベル変動に対するクランプ能
力は２倍となる。In this way, the synchronous tip potential of 1.5 (v) or less can be set to 1.5 (v) or less.
5(,), the clamping ability against DC level fluctuations of the input video signal is doubled compared to the case of FIG.
第５図は本発明によるクランプ回路のさらに他の実施例
な同期分離回路に接続された状態で示す回路図であって
、４６は抵抗、４７はクリップ回路、４８は抵抗、４９
〜５１はトランジスタ、５２．５３は電流源であり、第
４図に対応する部分には同一符号をつけて重複する説明
を省略する。FIG. 5 is a circuit diagram showing still another embodiment of the clamp circuit according to the present invention connected to a synchronous separation circuit, in which 46 is a resistor, 47 is a clip circuit, 48 is a resistor, and 49
51 to 51 are transistors, 52 and 53 are current sources, and parts corresponding to those in FIG. 4 are given the same reference numerals and redundant explanations will be omitted.
先に説明したように、クランプ回路１は後段の同期分離
回路２に入力する同期信号の先端電位を基準電圧ｖＳ
にクランプするものであり、同期分離回路２には、同
期信号だけが入力されればよくて映像信号の同期信号以
外の信号の入力は不要である。また、映像信号の同期信
号以外の部分では、クランプ回路１のトランジスタ１９
が飽和することが多く、抵抗９などによって消費される
電力が多くなる。As explained earlier, the clamp circuit 1 sets the tip potential of the synchronization signal input to the subsequent synchronization separation circuit 2 to the reference voltage vS.
The synchronization separation circuit 2 only needs to be input with a synchronization signal, and there is no need to input any signals other than the synchronization signal of the video signal. In addition, in a portion other than the synchronization signal of the video signal, the transistor 19 of the clamp circuit 1
is often saturated, and more power is consumed by the resistor 9 and the like.
これらのことから、トランジスタ１９のペースには、同
期信号のみを供給することが好ましく、このために、こ
の実施例では、クランプ回路１の前段にクリップ回路４
７を設け、映像信号の同期信号以外を除くようにするも
のである。For these reasons, it is preferable to supply only a synchronizing signal to the pace of the transistor 19. For this reason, in this embodiment, a clip circuit 4 is provided before the clamp circuit 1.
7 is provided to remove signals other than the synchronization signal of the video signal.
第５図において、クランプ回路３８におけるインピーダ
ンス変換用のトランジスタ４４のペースに得られる映像
信号は、抵抗４８を介してインピーダンス変換用のトラ
ンジスタ５１のベースに供給されるが、このトランジス
タ５１のベースに接続されたダイオード接続のトランジ
スタ５０と、これと差動対をなしてベースにクリップ電
位が与えられるトランジスタ４９と、電流源５２とによ
り、抵抗４８を介して供給される映像信号のクリップ電
位以上の部分を除く。すなわち、抵抗４８を介して供給
される映像信号の電位がこのクリップ電位以上になると
、トランジスタ５０がオンしてトランジスタ５１のベー
ス電圧がクリップ電位に固定される。このクリップ電位
は、クランプ回路１におけるトランジスタ１９に供給さ
れる信号がほとんど同期信号であるように、抵抗４０，
４１と抵抗４６とで電源電圧Ｖ。。（５（、） ’）を
適宜分圧することによって設定される。In FIG. 5, the video signal obtained at the pace of the transistor 44 for impedance conversion in the clamp circuit 38 is supplied to the base of the transistor 51 for impedance conversion via the resistor 48, which is connected to the base of the transistor 51. The portion of the video signal supplied via the resistor 48 that is higher than the clip potential by the diode-connected transistor 50, the transistor 49 forming a differential pair with the transistor 49 and having the base supplied with the clip potential, and the current source 52. except for. That is, when the potential of the video signal supplied via the resistor 48 becomes equal to or higher than the clip potential, the transistor 50 is turned on and the base voltage of the transistor 51 is fixed to the clip potential. This clip potential is applied to the resistor 40, so that the signal supplied to the transistor 19 in the clamp circuit 1 is almost a synchronous signal.
41 and resistor 46 to supply voltage V. . It is set by appropriately dividing the pressure of (5(,)').
なお、この実施例においては、映像信号の直流レベルの
変動範囲によっては、クランプ回路３８を省いてもよい
。In this embodiment, the clamp circuit 38 may be omitted depending on the variation range of the DC level of the video signal.
以上、本発明の詳細な説明したが、本発明は同期分離回
路以外の所望の回路に接続して用いることができること
はいうまでもなく、また、本発明は、上記説明で用いた
数値に限定されるものではない。Although the present invention has been described in detail above, it goes without saying that the present invention can be used by connecting to any desired circuit other than the synchronous separation circuit, and the present invention is not limited to the numerical values used in the above description. It is not something that will be done.
本発明をポータプルＶＴＲにおける同期分離のための映
像信号のクランプに用いた場合、このポータプルＶＴＲ
にたとえば５（ｖ）の低電源電圧を用いて低消費電力化
を実施したとしても、低周波妨害や記録、再生モードの
切換えなどにより、映像信号の直流レベルが大きく変動
した場合でも、クランプ可能範囲が広いために、同期分
離は正常に行なわれ、また、同期信号の増幅も大きくで
きるから、同期分離回路の性能も向上する。When the present invention is used for clamping video signals for synchronization separation in a portable VTR,
Even if power consumption is reduced by using a low power supply voltage of, for example, 5 (V), clamping is possible even if the DC level of the video signal fluctuates significantly due to low frequency interference or switching between recording and playback modes. Since the range is wide, synchronization separation is performed normally, and since the synchronization signal can be amplified to a large extent, the performance of the synchronization separation circuit is also improved.
以上説明したように、本発明によれば、ダイナミックレ
ンジが大幅に拡張し、低電源電圧を用いても、入力信号
が広い範囲にわたってレベル変動を生じても、該入力信
号を所定の基準電圧にクランプすることができるし、ま
た、増幅度も大きくすることができて大振幅の出力信号
を得ることができ、上記従来技術の欠点を除いて優れた
機能のクランプ回路を提供することができる。As explained above, according to the present invention, the dynamic range is greatly expanded, and even if a low power supply voltage is used or the input signal level fluctuates over a wide range, the input signal can be adjusted to a predetermined reference voltage. It is possible to perform clamping, and it is also possible to increase the degree of amplification to obtain a large-amplitude output signal, and it is possible to provide a clamp circuit with excellent functions by eliminating the drawbacks of the prior art described above.
第１図は本発明によるクランプ回路の一実施例を示す回
路図、第２図は第１図の各部の信号を示す波形図、°第
３図は第１ｖ！Ｊに示した実施例のダイナミックレンジ
を説明するための特性図、第４図および第５図は夫々本
発明によるクランプ回路の他の実施例を示す回路図であ
る。
１・・・クランプ回路、３・・・入力端子、４・・・差
動増幅器、５・・・比較回路、６・・・時定数回路。
医
滋
ＩＦ５図
第３図FIG. 1 is a circuit diagram showing an embodiment of the clamp circuit according to the present invention, FIG. 2 is a waveform diagram showing signals of each part in FIG. 1, and FIG. 3 is a 1v! A characteristic diagram for explaining the dynamic range of the embodiment shown in FIG. J, and FIGS. 4 and 5 are circuit diagrams showing other embodiments of the clamp circuit according to the invention. DESCRIPTION OF SYMBOLS 1... Clamp circuit, 3... Input terminal, 4... Differential amplifier, 5... Comparison circuit, 6... Time constant circuit. Ijiji IF5 diagram Figure 3
Claims (1)
ンジスタとからなる差動増幅器と、該差動増幅器の出力
信号が供給される第３のトランジスタと基準電圧が供給
される第４のトランジスタとが差動的に接続されて該差
動増幅器の出力信号と該基準電圧との比較電圧を出力す
る比較回路とを有し、該比較電圧に応じて前記第２のト
ランジスタの供給電圧を変化させることにより、前記入
力信号を前記基準電圧にクランプすることができるよう
に構成したことを特徴とするクランプ回路。a differential amplifier comprising a first transistor and a second transistor to which an input signal is supplied; a third transistor to which an output signal of the differential amplifier is supplied; and a fourth transistor to which a reference voltage is supplied. has a comparison circuit that is differentially connected and outputs a comparison voltage between the output signal of the differential amplifier and the reference voltage, and changes the supply voltage of the second transistor according to the comparison voltage. A clamp circuit characterized in that the input signal is configured to be able to be clamped to the reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1860885A JPS61177866A (en) | 1985-02-04 | 1985-02-04 | Clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1860885A JPS61177866A (en) | 1985-02-04 | 1985-02-04 | Clamp circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177866A true JPS61177866A (en) | 1986-08-09 |
Family
ID=11976352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1860885A Pending JPS61177866A (en) | 1985-02-04 | 1985-02-04 | Clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177866A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178668A (en) * | 1982-04-14 | 1983-10-19 | Hitachi Ltd | Integrated synchronizing signal separating circuit |
-
1985
- 1985-02-04 JP JP1860885A patent/JPS61177866A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178668A (en) * | 1982-04-14 | 1983-10-19 | Hitachi Ltd | Integrated synchronizing signal separating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922474B2 (en) | Shock sound prevention circuit | |
| JP2665735B2 (en) | Clamp circuit | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JPS61177866A (en) | Clamp circuit | |
| KR19990087874A (en) | Clamp circuit | |
| JP4132157B2 (en) | Amplifier circuit including input current compensator | |
| JP2572758B2 (en) | DC regeneration circuit | |
| JPS5947396B2 (en) | hold circuit | |
| JP3175752B2 (en) | Pulse generator | |
| JP3879148B2 (en) | Clamp circuit and sync separation circuit using the same | |
| JP3086613B2 (en) | Clamp circuit and sync separation circuit using the same | |
| JP2698266B2 (en) | Hold circuit | |
| JPH0139014Y2 (en) | ||
| JP2581388B2 (en) | Data inversion circuit | |
| JPH023586B2 (en) | ||
| JPS63208374A (en) | Clamping device | |
| JPH03136474A (en) | Feedback type peak clamp circuit | |
| JPS5947909B2 (en) | Synchronous separation device | |
| JPH03127556A (en) | Synchronizing signal expansion circuit | |
| JPH03154479A (en) | Clamp circuit | |
| JP2000101869A (en) | Clamp circuit | |
| JPS6219106B2 (en) | ||
| JPS63172509A (en) | Buffer circuit | |
| JPH03181067A (en) | Waveform shaping circuit | |
| JPH053929B2 (en) |