JPS6219106B2 - - Google Patents
Info
- Publication number
- JPS6219106B2 JPS6219106B2 JP52040358A JP4035877A JPS6219106B2 JP S6219106 B2 JPS6219106 B2 JP S6219106B2 JP 52040358 A JP52040358 A JP 52040358A JP 4035877 A JP4035877 A JP 4035877A JP S6219106 B2 JPS6219106 B2 JP S6219106B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- component
- voltage
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000008929 regeneration Effects 0.000 claims description 24
- 238000011069 regeneration method Methods 0.000 claims description 24
- 239000013256 coordination polymer Substances 0.000 description 27
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機やビデオテープ
レコーダ等における映像信号の直流レベルを再生
するための、いわゆる直流分再生回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a so-called DC component reproducing circuit for reproducing the DC level of a video signal in a television receiver, a video tape recorder, or the like.
第１図は実開昭50−83920号公報によつて公知
の直流分再生回路を示し、入力端子INには同期
パルスPsを含む負極性の映像信号Svが印加され
る。かかる従来の直流分再生回路においては、映
像信号Svの負の同期パルスPsが入力端子INに印
加されるとエミツタフオロワトランジスタ１１の
エミツタ電位が低下し、この電位変動はコンデン
サ４１を介して定電圧用トランジスタ１３のエミ
ツタに伝達され、このトランジスタ１３のエミツ
タ電位も同様に低下しようとする。しかしなが
ら、定電圧用トランジスタ１３のベースには分圧
抵抗３２，３３が接続されているので、この分圧
比で決まるクランプレベルVcにトランジスタ１
３のエミツタ電位低下が制限される。したがつ
て、コンデンサ４１の端子電圧はこのクランプレ
ベルVcに設定されるため、エミツタフオロワト
ランジスタ１２を介して出力端子２２より直流分
が再生された映像信号出力OUT1が得られる。一
方、映像信号Svの負の同期パルスPsが入力端子
INに印加されると、トランジスタ１３，１５，
１４が次々に導通するため、出力端子２３よりハ
イレベルの同期分離出力パルスOUT2が得られ
る。 FIG. 1 shows a known DC component regeneration circuit from Japanese Utility Model Application Publication No. 50-83920, in which a video signal Sv of negative polarity including a synchronizing pulse Ps is applied to an input terminal IN. In such a conventional DC component regeneration circuit, when the negative synchronizing pulse Ps of the video signal Sv is applied to the input terminal IN, the emitter potential of the emitter follower transistor 11 decreases, and this potential fluctuation is transmitted through the capacitor 41. The voltage is transmitted to the emitter of the constant voltage transistor 13, and the emitter potential of this transistor 13 also tends to decrease. However, since the voltage dividing resistors 32 and 33 are connected to the base of the constant voltage transistor 13, the transistor 1 is connected to the clamp level Vc determined by this voltage dividing ratio.
The drop in emitter potential of No. 3 is limited. Therefore, since the terminal voltage of the capacitor 41 is set to this clamp level Vc, the video signal output OUT 1 in which the DC component is reproduced is obtained from the output terminal 22 via the emitter follower transistor 12. On the other hand, the negative synchronization pulse Ps of the video signal Sv is input to the input terminal.
When applied to IN, transistors 13, 15,
14 become conductive one after another, a high-level synchronization separation output pulse OUT 2 is obtained from the output terminal 23.
しかしながら、かかる従来の直流分再生回路に
あつては入力端子INの映像信号がドリフト等の
影響により変動した場合の応答性が不安定となる
という問題点が本発明者の検討により明らかとさ
れた。 However, studies by the present inventor have revealed that such conventional DC component regeneration circuits have a problem in that the response becomes unstable when the video signal at the input terminal IN fluctuates due to effects such as drift. .
すなわち、第２図Ａに示すように、入力端子
INの映像信号のDC分がドリフト等の影響により
低レベルから高レベルに向つて上昇する場合、同
期パルスPsによつてトランジスタ１３のエミツ
タ電位がクランプレベルVc以下となろうとする
時トランジスタ１３，１５，１４が導通してハイ
レベルの同期分離出力パルスOUT2が得られると
同時にコンデンサ４１の端子電圧はクランプレベ
ルVcにクランプされ直流分再生が可能となる。
しかし、コンデンサ４１を介して映像信号のDC
分上昇がトランジスタ１３のエミツタに伝達され
ると、トランジスタ１３のベース・エミツタ接合
が逆バイアスとなりトランジスタ１３，１５，１
４は非導通のままとなり、出力端子２３よりハイ
レベルの同期分離出力パルスOUT2が得られなく
なるばかりか、出力端子２２から得られる映像信
号出力OUT1のDC分も上昇し、安定した直流分
再生が不可能となる。 That is, as shown in FIG. 2A, the input terminal
When the DC component of the IN video signal increases from a low level to a high level due to the influence of drift, etc., when the emitter potential of the transistor 13 is about to fall below the clamp level Vc due to the synchronization pulse Ps, the transistors 13 and 15 , 14 become conductive and a high-level synchronous separation output pulse OUT 2 is obtained, and at the same time, the terminal voltage of the capacitor 41 is clamped to the clamp level Vc, making it possible to regenerate the DC component.
However, the DC of the video signal is
When the rise is transmitted to the emitter of transistor 13, the base-emitter junction of transistor 13 becomes reverse biased and transistors 13, 15, 1
4 remains non-conductive, and not only is it no longer possible to obtain a high-level synchronized separated output pulse OUT 2 from the output terminal 23, but also the DC component of the video signal output OUT 1 obtained from the output terminal 22 increases, resulting in a stable DC component. Playback becomes impossible.
一方、第２図Ｂに示すように、入力端子INの
映像信号のDC分がドリフト等の影響により高レ
ベルから低レベルに向つて下降しつづける場合、
トランジスタ１３のエミツタにおける映像信号全
体がクランプレベルVc以下となろうとしてトラ
ンジスタ１３，１５，１４が導通状態となり、出
力端子２３よりハイレベルのパルスが連続的に得
られるという同期分離の誤動作が生じるばかり
か、コンデンサ４１の端子電圧もクランプVcに
クランプされ続け、出力端子２２から得られる映
像信号出力OUT1の交流信号成分も消滅するとい
う問題が生じる。 On the other hand, as shown in Figure 2B, if the DC component of the video signal at the input terminal IN continues to fall from a high level to a low level due to the influence of drift, etc.
As the entire video signal at the emitter of the transistor 13 attempts to fall below the clamp level Vc, the transistors 13, 15, and 14 become conductive, resulting in a synchronous separation malfunction in which high-level pulses are continuously obtained from the output terminal 23. Alternatively, the terminal voltage of the capacitor 41 continues to be clamped to the clamp Vc, causing a problem that the alternating current signal component of the video signal output OUT 1 obtained from the output terminal 22 also disappears.
一方、実開昭50−83917号公報には、その一端
に映像信号が印加されるコンデンサの他端に定電
圧トランジスタのエミツタと定電流トランジスタ
のコレクタとを接続し、定電圧トランジスタのベ
ースに直流電圧を印加し、定電流トランジスタの
ベースに外部から印加されるクランプパルスを加
えるようにして、コンデンサの他端から直流分再
生出力を得るようにしたクランプ回路が開示され
ている。しかしながら、この公知のクランプ回路
においては、クランプパルスの非印加時であつて
も二つの水平同期パルスの間の映像信号期間に負
の大きな雑音パルスを含む信号がコンデンサの一
端に印加されると定電圧トランジスタが導通して
クランプ電圧レベルへの電圧クランプが実行され
てしまい、その後雑音パルスが負から正に復帰変
化すると定電圧トランジスタは再び非導通となつ
て、雑音パルスの負から正へのレベル変化に対応
する変化分がコンデンサを介して出力に伝達され
るため、クランプ電圧レベルを基準としてこの分
直流再生出力が上昇しその後所定時定数で低下す
るため、雑音パルスによつて直流分再生動作が極
めて不安定となると言う欠点が本発明者の検討に
より明らかとされた。 On the other hand, in Japanese Utility Model Application Publication No. 50-83917, the emitter of a constant voltage transistor and the collector of a constant current transistor are connected to the other end of a capacitor to which a video signal is applied, and the base of the constant voltage transistor is connected to a DC current. A clamp circuit is disclosed in which a voltage is applied and an externally applied clamp pulse is applied to the base of a constant current transistor to obtain a DC component regenerated output from the other end of the capacitor. However, in this known clamp circuit, even when no clamp pulse is applied, it is determined that a signal containing a large negative noise pulse is applied to one end of the capacitor during the video signal period between two horizontal synchronizing pulses. The voltage transistor becomes conductive and the voltage is clamped to the clamp voltage level, and then when the noise pulse changes back from negative to positive, the constant voltage transistor becomes non-conductive again and the level of the noise pulse changes from negative to positive. Since the change corresponding to the change is transmitted to the output via the capacitor, the DC regeneration output increases by this amount with the clamp voltage level as a reference, and then decreases with a predetermined time constant, so the DC regeneration operation is activated by the noise pulse. The inventor's studies have revealed that the disadvantage is that it becomes extremely unstable.
本発明はかかる従来の直流分再生回路の問題点
の解析結果をもとになされたものであり、その目
的とするところは入力映像信号のDC変動、雑音
パルスに対する応答性の改善された直流分再生回
路を提供することにある。 The present invention was made based on the results of analysis of the problems of such conventional DC component regeneration circuits, and its purpose is to provide a DC component with improved response to DC fluctuations and noise pulses of input video signals. The purpose is to provide a regeneration circuit.
本願において開示される発明のうち代表的な直
流分再生回路の概要を簡単に説明すれば、下記の
通りである。 A brief overview of a typical DC component regeneration circuit of the invention disclosed in this application is as follows.
すなわち、コンデンサの一端には映像信号が印
加され、このコンデンサの他端には直流分再生の
ために電圧源回路と電流源回路とが接続される。
直流分再生回路の外部から印加されるクランプパ
ルスによつてこの電圧源回路とこの電流源回路と
が制御される。クランプパルスが印加されること
によつて電圧源回路と電流源回路とはそれぞれ動
作状態となり、コンデンサの他端の直流分を所定
値に設定するものである。 That is, a video signal is applied to one end of the capacitor, and a voltage source circuit and a current source circuit are connected to the other end of the capacitor for DC component reproduction.
This voltage source circuit and this current source circuit are controlled by a clamp pulse applied from outside the DC component regeneration circuit. By applying the clamp pulse, the voltage source circuit and the current source circuit each enter an operating state, and the DC component at the other end of the capacitor is set to a predetermined value.
以下実施例を用いて図面を参照し本発明を具体
的に説明する。 The present invention will be specifically described below using examples and with reference to the drawings.
第３図は本発明のペデスタルクランプ回路の一
例を示すブロツク線図である。同図に示すように
このペデスタルクランプ回路は、クランプパルス
CPが印加される定電圧回路１と定電流回路２、
映像信号INが印加されるコンデンサ３及び増幅
器４からなる。低出力インピーダンスの電圧源と
しての電圧源回路１はコンデンサ３を充電するた
めのものであり、電流源としての定電流回路２は
コンデンサの放電速度を早くするために用いるも
のである。高入力インピーダンスエミツタ接地増
幅回路としての増幅器４はペデスタルレベルが再
生された映像信号を安定に次段回路へ伝達するた
めのものである。 FIG. 3 is a block diagram showing an example of the pedestal clamp circuit of the present invention. As shown in the figure, this pedestal clamp circuit uses a clamp pulse
a constant voltage circuit 1 and a constant current circuit 2 to which CP is applied;
It consists of a capacitor 3 and an amplifier 4 to which a video signal IN is applied. The voltage source circuit 1 as a voltage source with low output impedance is used to charge the capacitor 3, and the constant current circuit 2 as a current source is used to increase the discharging speed of the capacitor. The amplifier 4, which serves as a high input impedance grounded emitter amplifier circuit, is used to stably transmit a video signal whose pedestal level has been reproduced to the next stage circuit.
第４図は、映像信号INとクランプパルスCPの
タイミング関係を示すタイミングチヤートであ
る。同図に示すように、後半のペデスタル部分
A2に同期させてクランプパルスCPを発生させる
ようにする。かかるクランプパルスは、通常水平
同期パルスを遅延整形することにより作られるも
のである。なお、映像信号中、Ｂはビデオ信号
部、Ｃは同期信号部を示す。 FIG. 4 is a timing chart showing the timing relationship between the video signal IN and the clamp pulse CP. As shown in the figure, the second half of the pedestal
Generate clamp pulse CP in synchronization with A2 . Such a clamp pulse is usually created by delay shaping a horizontal synchronizing pulse. In the video signal, B indicates a video signal section and C indicates a synchronization signal section.
以下、上記第３図及び第４図を用いて本発明の
ペデスタルクランプ回路の概略動作を説明する。 Hereinafter, the general operation of the pedestal clamp circuit of the present invention will be explained using FIGS. 3 and 4 above.
映像信号INが、ペデスタル部A2になつた瞬
間、クランプパルスCPが入力され、定電圧回路
１及び定電流回路２が動作する。Ｄ点の電圧が定
電圧回路１の出力電圧より低い場合、定電圧回路
１からコンデンサ３に充電がなされる。もし、Ｄ
点の電圧が逆に定電圧回路１より高い場合、コン
デンサ３の電荷は定電流回路２を通つて放電す
る。このようにしてクランプパルスが入力された
瞬間、Ｄ点の電圧は定電圧回路１の出力電圧と同
じになる。また、クランプパルスCPのレベルが
零になると、定電圧回路、定電流回路とも動作を
停止する。ビデオ信号部Ｂが到来するとこの信号
はコンデンサ３を通して交流分のみが入力され、
所定の動作を行う。このようにしてペデスタルク
ランプ回路としての動作が行われる。 The moment the video signal IN reaches the pedestal section A2 , the clamp pulse CP is input, and the constant voltage circuit 1 and the constant current circuit 2 operate. When the voltage at point D is lower than the output voltage of the constant voltage circuit 1, the capacitor 3 is charged from the constant voltage circuit 1. If D
Conversely, if the voltage at the point is higher than the constant voltage circuit 1, the charge in the capacitor 3 is discharged through the constant current circuit 2. The moment the clamp pulse is input in this way, the voltage at point D becomes the same as the output voltage of the constant voltage circuit 1. Further, when the level of the clamp pulse CP becomes zero, both the constant voltage circuit and the constant current circuit stop operating. When the video signal section B arrives, only the AC component of this signal is input through the capacitor 3,
Perform a predetermined action. In this way, the operation as a pedestal clamp circuit is performed.
第５図は、上記第３図の回路の具体的構成の一
例を示すものである。同図に示すように、npnト
ランジスタQ8、抵抗R10，R11，R13及びダイオー
ドD5〜D7によつて定電圧回路１を構成し、npnト
ランジスタQ9と抵抗R12によつて定電流回路２を
構成し、npnトランジスタQ3と抵抗R3，R4，R14
によつて増幅器４を構成し、npnトランジスタQ5
と抵抗R5〜R8及びダイオードD1〜D4とによつて
バイアス回路５を構成し、npnトランジスタQ6，
Q7と抵抗R9とによつてクランプパルス処理回路
６を構成する。映像信号INはトランジスタQ1と
抵抗R1からなる入力回路を介してピンP1に印加
し、クランプパルスCPはクランプパルス処理回
路６のトランジスタQ7に印加し、バイアス回路
５の出力はクランプパルス処理回路６のトランジ
スタQ6のベースに印加し、定電圧回路１のトラ
ンジスタQ8の出力はピンP2に印加するとともに
抵抗R14を介して増幅器４のトランジスタQ3のベ
ースに印加し、定電流回路２のトランジスタQ9
のベースは上記定電圧回路１のダイオードD5，
D6の間に接続する。そして、ピンP1とP2の間に
外付コンデンサCoを接続し、ピンP3は接地し、
ピンP4には電源Vccを印加する。なお、ピンP1〜
P4によつて囲まれた部分１０がIC内部である。 FIG. 5 shows an example of a specific configuration of the circuit shown in FIG. 3 above. As shown in the figure, a constant voltage circuit 1 is constituted by an npn transistor Q 8 , resistors R 10 , R 11 , R 13 and diodes D 5 to D 7 , and a constant voltage circuit 1 is constituted by an npn transistor Q 9 and a resistor R 12 . Constant current circuit 2 is composed of npn transistor Q 3 and resistors R 3 , R 4 , R 14
The amplifier 4 is configured by the npn transistor Q 5
A bias circuit 5 is constituted by resistors R5 to R8 and diodes D1 to D4 , and npn transistors Q6 ,
A clamp pulse processing circuit 6 is configured by Q 7 and resistor R 9 . The video signal IN is applied to pin P 1 through an input circuit consisting of transistor Q 1 and resistor R 1 , clamp pulse CP is applied to transistor Q 7 of clamp pulse processing circuit 6, and the output of bias circuit 5 is the clamp pulse. The voltage is applied to the base of the transistor Q 6 of the processing circuit 6, and the output of the transistor Q 8 of the constant voltage circuit 1 is applied to the pin P 2 and also applied to the base of the transistor Q 3 of the amplifier 4 via the resistor R 14 . Transistor Q 9 of current circuit 2
The base of is the diode D 5 of the voltage regulator circuit 1,
Connect between D6 . Then, connect an external capacitor Co between pins P 1 and P 2 , and ground pin P 3 .
Power supply Vcc is applied to pin P4 . In addition, pin P 1 ~
The portion 10 surrounded by P 4 is inside the IC.
上記第５図の回路の概略動作は次の通りであ
る。 The general operation of the circuit shown in FIG. 5 is as follows.
クランプパルスCPが印加されていないとき
は、クランプパルス処理回路６のトランジスタ
Q7がオフであることより、Q6はオンとなる。こ
のため定電圧回路１のトランジスタQ8はオフと
なり、また、定電流回路２のトランジスタQ9も
オフとなつている。したがつて、このペデスタル
クランプ回路は停止している。次に、クランプパ
ルスCPが印加されると、クランプパルス処理回
路６のトランジスタQ7がオンとなるからトラン
ジスタQ6はカツトオフとなる。このため定電圧
回路１のトランジスタQ8及び定電流回路２のト
ランジスタQ9がオンとなる。ここで、コンデン
サCoの電圧（ペデスタルレベル）が低いとき
は、定電圧回路１から充電がなされ、逆にコンデ
ンサCoの電圧が高いときは定電流回路２を介し
て放電がなされる。このようにしてやがてペデス
タルレベルは一定に保たれる。ビデオ信号が印加
される段階では上記定電圧回路１及び定電流回路
２は動作せず、増幅器４を介して出力outに安定
化された映像信号が取り出される。 When the clamp pulse CP is not applied, the transistor of the clamp pulse processing circuit 6
Since Q 7 is off, Q 6 is on. Therefore, the transistor Q 8 of the constant voltage circuit 1 is turned off, and the transistor Q 9 of the constant current circuit 2 is also turned off. Therefore, this pedestal clamp circuit is stopped. Next, when the clamp pulse CP is applied, the transistor Q7 of the clamp pulse processing circuit 6 is turned on, so that the transistor Q6 is cut off. Therefore, transistor Q 8 of constant voltage circuit 1 and transistor Q 9 of constant current circuit 2 are turned on. Here, when the voltage of the capacitor Co (pedestal level) is low, charging is performed from the constant voltage circuit 1, and conversely, when the voltage of the capacitor Co is high, discharging is performed via the constant current circuit 2. In this way, the pedestal level will eventually be kept constant. At the stage when a video signal is applied, the constant voltage circuit 1 and the constant current circuit 2 do not operate, and a stabilized video signal is taken out as an output through the amplifier 4.
次に、第６図Ａ，Ｂを参照して入力映像信号
INがドリフト等の影響により変動した場合の第
５図の直流分再生回路の応答性について説明す
る。 Next, with reference to FIGS. 6A and 6B, input video signal
The response of the DC component regeneration circuit shown in FIG. 5 when IN fluctuates due to drift or the like will be explained.
すなわち、第６図Ａに示すように入力映像信号
INのDC分が低レベルから高レベルに向つて上昇
したとしても、クランプパルスCPがハイレベル
となると定電圧回路１と定電流回路２とは動作状
態となる。従つて、クランプパルスCPがハイレ
ベルの期間ではコンデンサCoの端子電圧ＶP2
（ピンP3の電圧）は定電圧回路１の出力電圧であ
るところのクランプレベルVcに高速度で設定さ
れる。クランプパルスCPがローレベルの期間で
は、コンデンサCoを介して入力映像信号INのDC
分の上昇が伝達されるため、コンデンサCoの端
子電圧ＶP2は若干上昇する。しかし、クランプパ
ルスCPが再びハイレベルとなると定電圧回路１
と定電流回路２とは動作状態となるため、コンデ
ンサCoの端子電圧ＶP2は再び高速度で所定のク
ランプレベルVcに設定される。第１図に示した
従来の直流分再生回路においては入力映像信号の
DC分が上昇し続けた場合はコンデンサの他端の
端子電圧（直流再生分）もそのまま上昇し続けた
のに対し、第３図又は第５図に示した本発明の実
施例による直流分再生回路においてはクランプパ
ルスCPがハイレベルとなるたびにコンデンサCo
の端子電圧ＶP2は高速度で所定のクランプレベル
Vcに設定されてこの端子電圧ＶP2の上昇をクラ
ンプパルスCPのローレベル期間にのみ制限する
ことができる。尚、当然の事ではあるが、クラン
プパルスCPがローレベルである期間において入
力映像信号INの交流信号成分はコンデンサCoを
介して増幅器４の入力に伝達されることができ
る。 That is, as shown in FIG. 6A, the input video signal
Even if the DC component of IN increases from a low level to a high level, when the clamp pulse CP becomes a high level, the constant voltage circuit 1 and the constant current circuit 2 enter the operating state. Therefore, during the period when the clamp pulse CP is at a high level, the terminal voltage of the capacitor Co V P2
(voltage at pin P3 ) is set at high speed to the clamp level Vc, which is the output voltage of the constant voltage circuit 1. During the period when the clamp pulse CP is at low level, the DC voltage of the input video signal IN is reduced through the capacitor Co.
The terminal voltage V P2 of the capacitor Co increases slightly. However, when the clamp pulse CP becomes high level again, the constant voltage circuit 1
Since the constant current circuit 2 is brought into operation, the terminal voltage V P2 of the capacitor Co is again set at a high speed to the predetermined clamp level Vc. In the conventional DC component regeneration circuit shown in Figure 1, the input video signal
If the DC component continued to rise, the terminal voltage at the other end of the capacitor (DC regeneration component) also continued to rise, whereas the DC component regeneration according to the embodiment of the present invention shown in FIGS. In the circuit, each time the clamp pulse CP goes high, the capacitor Co
The terminal voltage V P2 is at a predetermined clamp level at high speed.
Vc, the increase in this terminal voltage V P2 can be limited only to the low level period of the clamp pulse CP. Note that, as a matter of course, the AC signal component of the input video signal IN can be transmitted to the input of the amplifier 4 via the capacitor Co during the period when the clamp pulse CP is at a low level.
次に、第６図Ｂに示すように入力映像信号IN
のDC分が高レベルから低レベルに向つて下降し
たとしても、クランプパルスCPがハイレベルと
なると定電圧回路１と定電流回路２とは動作状態
となる。従つて、クランプパルスCPがハイレベ
ルの期間ではコンデンサCoの端子電圧ＶP2（ピ
ンP2の電圧）は定電圧回路１の出力電圧であると
ころのクランプレベルVcは高速度で設定され
る。クランプパルスCPがローレベルの期間で
は、コンデンサCoを介して入力映像信号INのDC
分の下降が伝達されるため、コンデンサCoの端
子電圧ＶP2は若干下降する。しかし、クランプパ
ルスCPが再びハイレベルとなると定電圧回路１
と定電流回路２とは動作状態となるため、コンデ
ンサCoの端子電圧ＶP2は再び高速度で所定のク
ランプレベルVcに設定される。第１図に示した
従来の直流分再生回路においては入力映像信号の
DC分が下降し続けた場合はコンデンサの他端の
端子電圧（直流分再生分）もそのまま下降し続け
たのに対し、第３図又は第５図に示した本発明の
実施例による直流分再生回路においてはクランプ
パルスCPがハイレベルとなるたびにコンデンサ
Coの端子電圧ＶP2は高速度で所定のクランプレ
ベルVcに設定されてこの端子電圧ＶP2の下降を
クランプパルスCPのローレベル期間にのみ制限
することができる。さらに、当然の事ではある
が、クランプパルスCPがローレベルである期間
において入力映像信号INの交流信号成分はコン
デンサCoを介して増幅器４の入力に伝達される
ことができるため、従来の交流信号消滅を防止す
ることができる。 Next, as shown in FIG. 6B, the input video signal IN
Even if the DC component of CP decreases from a high level to a low level, when the clamp pulse CP becomes high level, the constant voltage circuit 1 and the constant current circuit 2 enter the operating state. Therefore, during the period when the clamp pulse CP is at a high level, the clamp level Vc, where the terminal voltage V P2 (voltage at pin P2 ) of the capacitor Co is the output voltage of the constant voltage circuit 1, is set at a high speed. During the period when the clamp pulse CP is at low level, the DC voltage of the input video signal IN is reduced through the capacitor Co.
Since the drop in the amount of the voltage is transmitted, the terminal voltage V P2 of the capacitor Co drops slightly. However, when the clamp pulse CP becomes high level again, the constant voltage circuit 1
Since the constant current circuit 2 is brought into operation, the terminal voltage V P2 of the capacitor Co is again set at a high speed to the predetermined clamp level Vc. In the conventional DC component regeneration circuit shown in Figure 1, the input video signal
If the DC component continued to decrease, the terminal voltage at the other end of the capacitor (DC component) also continued to decrease, whereas the DC component according to the embodiment of the present invention shown in FIGS. In the regeneration circuit, the capacitor is connected every time the clamp pulse CP becomes high level.
The terminal voltage V P2 of Co is set to a predetermined clamp level Vc at high speed, and the fall of this terminal voltage V P2 can be limited to only the low level period of the clamp pulse CP. Furthermore, as a matter of course, during the period when the clamp pulse CP is at a low level, the AC signal component of the input video signal IN can be transmitted to the input of the amplifier 4 via the capacitor Co. Disappearance can be prevented.
さらに、第３図又は第５図に示した本発明の実
施例による直流分再生回路においては、二つの水
平同期パルスＣの間の映像信号Ｂの期間に負の大
きな雑音パルスを含む信号が入力端子INに印加
された場合においても、この負の雑音パルスの期
間にはクランプパルスCPが定電圧回路１と定電
流回路２とに印加されず、これらの回路１，２は
非動作状態となり、定電圧回路１による電圧クラ
ンプは実行されない。従つて、この負の雑音パル
スの正から負への変化に際しこの変化幅に対応し
た変化幅でコンデンサ３の他端における直流分再
生出力が変化するため定電圧回路１のクランプ電
圧レベル以下に低下し、負の雑音パルスの負から
正への変化に際しクランプ電圧レベル以下のレベ
ルから同様に対応する変化幅で直流分再生出力が
変化するため、直流分再生動作が極めて安定とな
り実開昭50−83917号公報のごとき重大な欠点を
除去することが可能となる。 Furthermore, in the DC component regeneration circuit according to the embodiment of the present invention shown in FIG. 3 or FIG. Even when applied to the terminal IN, the clamp pulse CP is not applied to the constant voltage circuit 1 and the constant current circuit 2 during the period of this negative noise pulse, and these circuits 1 and 2 are in a non-operating state. Voltage clamping by the constant voltage circuit 1 is not performed. Therefore, when this negative noise pulse changes from positive to negative, the DC component regenerated output at the other end of the capacitor 3 changes with a change width corresponding to this change width, so that it falls below the clamp voltage level of the constant voltage circuit 1. However, when the negative noise pulse changes from negative to positive, the DC component regeneration output changes from a level below the clamp voltage level with a corresponding change width, making the DC component regeneration operation extremely stable. It becomes possible to eliminate serious drawbacks such as those in Publication No. 83917.
以上のような本発明の実施例によれば、以下の
ような種々の効果が得られる。 According to the embodiments of the present invention as described above, the following various effects can be obtained.
(1) コンデンサ３の他端に接続された定電圧回路
１と定電流回路２との直流分再生回路の外部か
ら印加されるクランプパルスCPによつてそれ
ぞれ動作状態に制御するため、映像入力信号の
DC分が急激に変化したとしても、クランプパ
ルスCPの印加時にはコンデンサ３の他端は動
作状態にある定電圧回路１と定電流回路２とに
よつて必ず所定のクランプレベルの電位とされ
るので直流分再生後の映像出力信号のDC分の
変動をクランプパルスCP非印加時に限定する
ことができるため、入力映像信号のDC変動に
対する応答性の改善された直流分再生回路を提
供することができる。(1) Since the constant voltage circuit 1 and the constant current circuit 2 connected to the other end of the capacitor 3 are controlled to their operating states by the clamp pulse CP applied from the outside of the DC component regeneration circuit, the video input signal of
Even if the DC component changes suddenly, the other end of the capacitor 3 is always brought to a predetermined clamp level potential by the constant voltage circuit 1 and constant current circuit 2 that are in operation when the clamp pulse CP is applied. Since the fluctuation in the DC component of the video output signal after DC component reproduction can be limited to when the clamp pulse CP is not applied, it is possible to provide a DC component regeneration circuit with improved responsiveness to DC fluctuations in the input video signal. .
(2) 映像入力信号の二つの水平同期パルスの間に
負の大きな雑音パルスが含まれていたとして
も、この雑音パルスの期間においてはクランプ
パルス非印加状態であり定電圧回路１と定電流
回路２とはそれぞれ非動作状態であり、コンデ
ンサ３の他端の直流分の所定値（クランプレベ
ル）への設定は実行されないこととなり、雑音
パルスの影響による直流分再生出力信号の不所
望な変動を防止することができる。(2) Even if a large negative noise pulse is included between the two horizontal synchronizing pulses of the video input signal, the clamp pulse is not applied during the period of this noise pulse, and the constant voltage circuit 1 and constant current circuit 2 are inactive states, and the setting of the DC component at the other end of the capacitor 3 to a predetermined value (clamp level) is not executed, thereby preventing undesired fluctuations in the DC component regenerated output signal due to the influence of noise pulses. It can be prevented.
本発明は上記実施例に限定されず、種々の変形
を用いることができる。例えば、上記実施例に示
したバイアス回路５は、温度特性を良くするため
に種々の素子を用いたが、単なる電流源回路でも
よい。さらに、定電圧回路１、定電流回路２、増
幅器４は他の構成を用いてもよい。 The present invention is not limited to the above embodiments, and various modifications can be made. For example, although the bias circuit 5 shown in the above embodiment uses various elements to improve temperature characteristics, it may be a simple current source circuit. Furthermore, the constant voltage circuit 1, the constant current circuit 2, and the amplifier 4 may have other configurations.
本発明は映像信号を処理する機器に広く利用で
きる。 The present invention can be widely used in devices that process video signals.
第１図は従来の直流分再生回路の一例を示す回
路図、第２図Ａ，Ｂは第１図の回路の動作を説明
するためのタイミングチヤート、第３図は本発明
のペデスタルクランプ回路の一例を示すブロツク
線図、第４図は第３図の回路の動作説明のための
タイミングチヤート、第５図は本発明の具体的構
成の一例を示す回路図、第６図Ａ，Ｂは第５図の
回路の動作を説明するためのタイミングチヤート
である。
１……定電圧回路、２……定電流回路、３……
コンデンサ、４……増幅器、５……バイアス回
路、６……クランプパルス処理回路、Q1〜Q9…
…トランジスタ、R1〜R14……抵抗、D1〜D7……
ダイオード、Co……コンデンサ。
Figure 1 is a circuit diagram showing an example of a conventional DC component regeneration circuit, Figures 2A and B are timing charts for explaining the operation of the circuit in Figure 1, and Figure 3 is a diagram of the pedestal clamp circuit of the present invention. 4 is a timing chart for explaining the operation of the circuit in FIG. 3, FIG. 5 is a circuit diagram showing an example of a specific configuration of the present invention, and FIGS. 5 is a timing chart for explaining the operation of the circuit shown in FIG. 5. 1... constant voltage circuit, 2... constant current circuit, 3...
Capacitor, 4...Amplifier, 5...Bias circuit, 6...Clamp pulse processing circuit, Q1 to Q9 ...
…Transistor, R 1 to R 14 … Resistor, D 1 to D 7 …
Diode, Co...capacitor.
Claims (1)
路、コンデンサを具備してなり、上記定電圧回路
と上記定電流回路とは外部から印加されるクラン
プパルスにより制御され、上記コンデンサの一端
には映像信号が印加され、上記コンデンサの他端
には上記定電圧回路の出力端子と上記定電流回路
の出力端子とが接続され、クランプパルスが外部
から印加された際に上記定電圧回路と上記定電流
回路とは上記コンデンサの上記他端の直流分を所
定値に設定し、上記コンデンサの上記他端より直
流分が再生された映像信号が得られ、上記クラン
プパルスの非印加時に上記定電圧回路と上記定電
流回路とはそれぞれの動作を停止する如く構成さ
れたことを特徴とする直流分再生回路。 ２ 上記コンデンサの上記他端には直流分が再生
された上記映像信号を次段回路に伝達するための
増幅手段の入力端子が接続されてなることを特徴
とする特許請求の範囲第１項記載の直流分再生回
路。 ３ 低出力インピーダンスの上記定電圧回路はエ
ミツタフオロワトランジスタを用いてなることを
特徴とする特許請求の範囲第１項記載の直流分再
生回路。[Claims] 1. A low-impedance constant voltage circuit, a constant current circuit, and a capacitor. The constant voltage circuit and the constant current circuit are controlled by an externally applied clamp pulse, and the capacitor is A video signal is applied to one end, and the output terminal of the constant voltage circuit and the output terminal of the constant current circuit are connected to the other end of the capacitor, and when a clamp pulse is applied from the outside, the constant voltage circuit What is the constant current circuit?The DC component at the other end of the capacitor is set to a predetermined value, and a video signal in which the DC component is reproduced is obtained from the other end of the capacitor, and when the clamp pulse is not applied, the A DC component regeneration circuit characterized in that the constant voltage circuit and the constant current circuit are configured to stop their respective operations. 2. Claim 1, characterized in that the other end of the capacitor is connected to an input terminal of an amplifying means for transmitting the video signal whose DC component has been reproduced to the next stage circuit. DC component regeneration circuit. 3. The DC component regeneration circuit according to claim 1, wherein the constant voltage circuit with low output impedance uses an emitter follower transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035877A JPS53126210A (en) | 1977-04-11 | 1977-04-11 | Direct current restorer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035877A JPS53126210A (en) | 1977-04-11 | 1977-04-11 | Direct current restorer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53126210A JPS53126210A (en) | 1978-11-04 |
| JPS6219106B2 true JPS6219106B2 (en) | 1987-04-27 |
Family
ID=12578405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4035877A Granted JPS53126210A (en) | 1977-04-11 | 1977-04-11 | Direct current restorer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53126210A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5620389A (en) * | 1979-07-27 | 1981-02-25 | Hitachi Denshi Ltd | Clamping circuit |
| JPH0736610B2 (en) * | 1984-12-28 | 1995-04-19 | ロ−ム株式会社 | White clip circuit |
-
1977
- 1977-04-11 JP JP4035877A patent/JPS53126210A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53126210A (en) | 1978-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0547026B2 (en) | ||
| JPS6219106B2 (en) | ||
| JPS61171223A (en) | Level detector | |
| US5317414A (en) | Drop out compensation circuit | |
| US5038203A (en) | Burst gate pulse generating circuit | |
| KR920008562Y1 (en) | Audio muting circuit of vcr | |
| JP2671510B2 (en) | DC regenerator | |
| JPH067629Y2 (en) | Sync detection circuit by pulse width | |
| KR890006631Y1 (en) | Pulse generating circuit | |
| JPS5947909B2 (en) | Synchronous separation device | |
| US5550682A (en) | Mode discrimination circuit for an image recording/playback system utilizing peak detectors | |
| JP2572758B2 (en) | DC regeneration circuit | |
| JPH023586B2 (en) | ||
| JPS61174881A (en) | Clamping circuit | |
| JPS6261Y2 (en) | ||
| JPS61187468A (en) | Clamp circuit | |
| KR800001740Y1 (en) | Automatic gain control apparatus | |
| JPH051677B2 (en) | ||
| JPH0983357A (en) | Pll circuit and digital signal producing device | |
| JPS6410137B2 (en) | ||
| JPH10248021A (en) | Synchronizing feedback circuit and synchronizing feedback method | |
| JPH09321576A (en) | Filter circuit | |
| JPH0446003B2 (en) | ||
| JPS58161424A (en) | Switching circuit | |
| JPS5834993B2 (en) | Doukibunri Cairo |