JPS6117619Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、増幅回路の誤差信号を抑圧できる
誤差信号抑圧増幅回路に関する。

従来より、Ａ級増幅回路はもとよりＢ級電力増
幅回路等では、クロストーク歪、スイツチング
歪、その他の歪について、これを抑圧させるため
の種々の手段が開発され提供されてきた。

特に、Ｂ級電力増幅回路においては、各別のバ
イアス手段を設けることなく、クロスオーバー
歪、スイツチング歪等を著しく低減させる機能を
もつ増幅回路の要求が高まりつつある。

第１図は、前述のクロスオーバー歪、スイツチ
ング歪等を低減させる手段を備えた誤差低減増幅
回路の従来例を示したものである。

第１図において、１は差動増幅回路であり、２
が誤差信号を伴う増幅器である。この差動増幅回
路１の非反転入力端子は、入力信号が入力される
ようになつており、反転入力端子は抵抗３を介し
て接地される。又、差動増幅回路１の出力端子と
反転入力端子との間にインピーダンス４が接続さ
れている。

さらに、差動増幅回路１の出力端子は誤差信号
を伴う増幅器２の入力端子に接続されると共にイ
ンピーダンス５を介して図示しない負荷に接続さ
れている。

また、この増幅器２の出力端子は、インピーダ
ンス６を介して図示しない負荷に接続されると共
にインピーダンス７を介して前記差動増幅回路１
の反転入力端子に接続されている。

以上の構成になる従来の誤差低減増幅回路は、
Ａ級動作の電圧増幅回路に限らずＢ級プシユプル
動作の電力増幅回路に発生する雑音及びクロスト
ーク等の歪を良く抑圧する。

しかし、前記増幅器２の出力端子と負荷との間
にインピーダンスが挿入されているため、出力イ
ンピーダンスを低くすることができないという欠
点があつた。

加えて、このインピーダンスで電力が消費され
てしまうという不都合な問題もあつた。

本考案は、上述した欠点を除去し、出力インピ
ーダンスを小さくした誤差低減増幅回路を提供す
ることを目的とする。

このため、本考案では、信号を増幅すると共に
誤差信号を抑圧する第１の差動増幅回路と、この
差動増幅回路に直列接続された誤差を伴う増幅器
と、この増幅器の出力端子とアースとの間に配接
され且つそのインピーダンス比を以つて前記増幅
器の信号を電圧分割する直列インピーダンスと、
この電圧分割された信号を増幅する第２の差動増
幅回路と、第１及び第２の差動増幅回路の間に配
された４つのインピーダンスよりなるブリツジと
を備え、このブリツジの一辺を第１の差動増幅回
路の帰還回路として利用すると共にこの一辺の対
辺を第２の差動増幅回路の帰還回路として利用し
たものである。

以下、本考案の一実施例について図面に基づい
て説明する。

第２図において、２１は第１の差動増幅回路、
２２は第２の差動増幅回路、２３は誤差信号を伴
う増幅器である。

第１の差動増幅回路２１は、入力信号Viを非
反転入力端子に入力し、その出力信号Ｖ_Aを誤差
信号を伴う増幅器２３に入力する構成をしてい
る。

この増幅器２３は、その出力信号Voを図示し
ない負荷に直結されている。しかも、この出力信
号Voは、インピーダンス２４，２５で電圧分割
されて第２の差動増幅回路２２の非反転入力端子
に供給されるように構成されている。

第２の差動増幅回路２２は、その出力信号Ｖ_B
を４つのインピーダンス２６，２７，２８，２９
で構成されるブリツジ回路のインピーダンス２
６，２９の接続点に供給するように配接されてい
る。

そして、第２の差動増幅回路２２の反転入力端
子は、ブリツジ回路のインピーダンス２７，２９
の中点に接続されている。

インピーダンス２６，２８の中点は、第１の差
動増幅回路２１の反転入力端子に接続され、且つ
インピーダンス２７，２８の中点が第１の差動増
幅回路２１の出力端子に接続された構成となつて
いる。

従つて、第１の差動増幅回路２１の帰還回路
が、第２の差動増幅回路２２を含むブリツジ回路
で構成され、第２の差動増幅回路２２からみれ
ば、前述の逆の関係となる。このことから、ブリ
ツジの各一辺を第１及び第２の差動増幅回路２
１，２２の帰還回路としているようにみえるので
ある。

叙上の構成になる本考案の誤差低減増幅回路の
動作について説明する。

誤差低減増幅回路に印加された入力信号は差動
増幅回路２１および誤差信号を伴う増幅器２３に
て増幅される。このとき、この出力信号には、前
記増幅器２３から発生した誤差信号を含んでい
る。この信号は、分割インピーダンス２４，２５
で電圧分割され、その分割信号を第２の差動増幅
回路２２に入力する。

すると、この増幅回路２２と第１の差動増幅回
路２１及びブリツジ回路（インピーダンス２６，
２７，２８，２９）の作用により、誤差を抑圧し
た信号として再び増幅器２３に入力するから、増
幅器２３の出力信号は誤差を含まない信号とな
る。

以下に定量的にこのことを説明する。

第２図において、インピーダンス２６，２７，
２８，２９の値を夫々Z₁，Z₄，Z₂，Z₃とする。ま
た、インピーダンス２４，２５の値をZ₅，Z₆と
し、入力信号Viを誤差を含まない信号とする
と、この誤差低減増幅回路の各部の信号の関係
は、以下の２式が成立する。すなわち、 Ｖ_Ａ−Ｖｉ／Ｚ_２＝Ｖｉ−Ｖ_Ｂ／Ｚ_１ …… となり、，式によりＶ_Aを消去すると Ｚ_６（Ｚ_３＋Ｚ_４）／Ｚ_５＋Ｚ_６Ｖ_O ＝Z₃（１＋Ｚ_２／Ｚ_１）Vi＋（Z₄−Ｚ_２Ｚ_３／Ｚ_１）
Ｖ_B…… 式が誤差信号をもたないためには、右辺第２項
が零であれば良い。すなわち、この条件が満足さ
れれば、出力信号Ｖ_OはＶ_Bにまつたく影響されな
い。

従つて、出力信号Ｖ_Oは入力信号Viのみに依存
する一次関係となり、線形増幅の機能を呈するこ
とになる。

このことは、すなわち次の関係を満足すれば良
いことになる。

Z₄−Ｚ_２Ｚ_３／Ｚ_１＝０ ∴Ｚ_２／Ｚ_１＝Ｚ_４／Ｚ_３
…… 以上が誤差を低減させるための条件である。

この条件成立時の誤差低減増幅回路の増幅度は
Afは、 Af＝１＋Ｚ_５／Ｚ_６ ……… である。

第３図は、第２図で示された本考案の誤差低減
増幅回路の応用例である。

誤差信号を伴う増幅器２３の出力端子と第１の
差動増幅回路２１の反転入力端子との間にインピ
ーダンス３１を付加した点とインピーダンス３２
を介して第１の差動増幅回路２１の反転入力端子
を接地した点が異なるだけで、その動作は、第２
図の誤差低減増幅回路とほぼ同じである。

以上述べたように本考案によれば、最終出力端
子に分割抵抗を配し、この分割電圧をブリツジ回
路の一部に含まれる第１及び第２の差動増幅回路
に入力してなり、誤差を補正するように動作する
から、クロスオーバー歪等の歪を低減できるとい
う利点があり、加えて、その出力インピーダンス
を非常に小さくできるという効果もある。また、
誤差低減の条件等については非常に簡単に求める
ことができ且つ簡単な回路構成であるので設計上
の工数を小さくできるなどの優れた効果がある。

【図面の簡単な説明】

第１図は従来の誤差低減増幅回路を示す回路
図、第２図は本考案に係る誤差低減増幅回路の一
実施例を示す回路図、第３図は本考案に係る誤差
低減増幅回路の応用例を示す回路図である。 ２１，２２……差動増幅回路、２３……誤差を
伴う増幅器、２４，２５，２６，２７，２８，２
９……インピーダンス。

Claims (1)

【実用新案登録請求の範囲】
1. 誤差信号を低減する回路において、信号を増幅
   すると共に誤差信号を抑圧する第１の差動増幅回
   路と、この第１の差動増幅回路に直列接続された
   誤差信号を伴う増幅器と、この増幅器の出力端子
   とアースとに配接され且つ前記増幅器の信号を分
   割する直列インピーダンスと、この分割された信
   号を増幅する第２の差動増幅回路と、第１及び第
   ２の差動増幅回路との間に配された４つのインピ
   ーダンスからなるブリツジとを具備し、このブリ
   ツジの一辺を第１の差動増幅回路の帰還回路とし
   て利用すると共にこの一辺の対辺を第２の差動増
   幅回路の帰還回路として利用したことを特徴とす
   る誤差低減増幅回路