JPS61170053A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS61170053A JPS61170053A JP60010112A JP1011285A JPS61170053A JP S61170053 A JPS61170053 A JP S61170053A JP 60010112 A JP60010112 A JP 60010112A JP 1011285 A JP1011285 A JP 1011285A JP S61170053 A JPS61170053 A JP S61170053A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- leads
- machined
- plate thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に使用されるリードフレ
ームに関するものである。
ームに関するものである。
従来から半導体装置用リードフレームは、帯状の金属板
を用いてプレス法あるいはエツチング法により製造さ扛
、第４図の平面図に示すように、半導体チップの搭載さ
れるタブ１、このタブの周囲に伸びたインナーリード２
、及び外部に伸びたアクタ−リード３など、全ての部分
が同一の厚さで構成されていた。４ｉ１ｔ７レーム、５
はガイドホール、６はタイバーである。
を用いてプレス法あるいはエツチング法により製造さ扛
、第４図の平面図に示すように、半導体チップの搭載さ
れるタブ１、このタブの周囲に伸びたインナーリード２
、及び外部に伸びたアクタ−リード３など、全ての部分
が同一の厚さで構成されていた。４ｉ１ｔ７レーム、５
はガイドホール、６はタイバーである。
上述した従来の同一厚さのリードフレームは、封止樹脂
よシ導出されるアウターリードの変形及び破断が生じな
いように所定の強度が要求されることから、一般的に０
，１５〜９．３１１１厚さのものが使用されて米た。一
方、インナーリードは、アウターリードの場合と異なシ
、タブからある適当な距離にインナーリード先端を配置
する必要があり、微細な加工が要求されるものである０
微細なインナーリードパターンを形成するためには、材
料厚さを薄くする必要があり、材料厚さを薄くすること
によシリードピッチは小さくできるようになるが、リー
ドフレームの材料全体の厚さを薄くしたのではアウター
リード強度が満足さｎないこととな夛、更に半導体チッ
プの熱放散性の低下金も招いてしまうことになるので、
上記０．１５〜０．３１１４Ｍ厚さが使用さｎて米た。
よシ導出されるアウターリードの変形及び破断が生じな
いように所定の強度が要求されることから、一般的に０
，１５〜９．３１１１厚さのものが使用されて米た。一
方、インナーリードは、アウターリードの場合と異なシ
、タブからある適当な距離にインナーリード先端を配置
する必要があり、微細な加工が要求されるものである０
微細なインナーリードパターンを形成するためには、材
料厚さを薄くする必要があり、材料厚さを薄くすること
によシリードピッチは小さくできるようになるが、リー
ドフレームの材料全体の厚さを薄くしたのではアウター
リード強度が満足さｎないこととな夛、更に半導体チッ
プの熱放散性の低下金も招いてしまうことになるので、
上記０．１５〜０．３１１４Ｍ厚さが使用さｎて米た。
従って、６４ピン以上のような多ピンになるにつｎて、
タブが小さい場合には、インナーリード先端の最小ピッ
チに限界があるために、インナーリード先端がタブから
遠い位置に配置さ扛ることとなシ、半導体チップ電極と
インナーリードとを接続するボンディングワイヤが長く
なって変形し易くなり、ついにはワイヤ切れあるいは隣
接インナーリードとの短絡不良を多発するという欠点が
あった。
タブが小さい場合には、インナーリード先端の最小ピッ
チに限界があるために、インナーリード先端がタブから
遠い位置に配置さ扛ることとなシ、半導体チップ電極と
インナーリードとを接続するボンディングワイヤが長く
なって変形し易くなり、ついにはワイヤ切れあるいは隣
接インナーリードとの短絡不良を多発するという欠点が
あった。
本発明は樹脂封止さ牡るインナーリード部のリードフレ
ーム厚を他の部分よりも薄くすることによシ、インナー
リード先端位置をタブから遠ざけることなくインナーリ
ードのピッチ金小さくできるようにしたもので、タブは
半導体装置の熱放散性を低下させないために薄くしてい
ない。
ーム厚を他の部分よりも薄くすることによシ、インナー
リード先端位置をタブから遠ざけることなくインナーリ
ードのピッチ金小さくできるようにしたもので、タブは
半導体装置の熱放散性を低下させないために薄くしてい
ない。
次に実施例を用いて本発明をさらに詳細に説明する。
第１図は本発明の一実施例の１４ピン樹脂封止型半導体
装置用リードフレームの斜視図である。
装置用リードフレームの斜視図である。
板厚０．２５１１厚の４２％Ｆｅ−Ｎｉ合金を用いてリ
ードフレームを製造するものであるが、まずインナＩＪ
−ド２に和尚する部分の材料板厚のみを約（資）％４ｃ
の０．１２５±０．０１闘根度にエツチング加工し、そ
の後にリードフレームパターンを加工した０この場合、
タブ１は薄く加工せず、 ０．２５ＫＩＩのままとした
。もちろん、アクタ−リード３、フレーム４、タイバー
６も０．２５３＋＊のままである０次いで、インナーリ
ードパターン形成の際には、板厚が約０．１２５龍の４
２％Ｆｅ−Ｎｉ合金の加工をエツチングで実施し、その
結果、インナーリード先端のピッチが最小的０．２５ｊ
ＥＩと非常にリードが細く、またリード間隔の狭いパタ
ーンを有するリードフレームが得らｎた０このように、
インナーリード先端の最小ピッチは、リードフレームの
板厚によって決ってくるので、インナーリード先端部分
の板厚は、必要とするピン数に応じ、またリードフレー
ム強度あるいは加工精度などを考慮して、板厚の３０〜
７０チの範囲で設定すｎばよい０ 第１図のリードフレームは、インナーリードの表の面金
加工して薄くした場合であシ、半導体装置に組立てら扛
た場合は第２図の断面図のようになるが、裏面を薄くし
た場合も同様な効果を得ることができるもので、その場
合は第３図の断面図に示したような半導体装置を得るこ
とが可能である。第２図、第３図において、７は半導体
チップ、８はボンディングワイヤ、９は樹脂である０〔
発明の効果〕 以上説明したように、本発明はインナーリードパターン
形成前に前もって板厚ｔ−３０％〜７０％に薄くするこ
とによシ、インナーリードのパターンをより微細にコン
トロールすることが可能であり、多ピンにおけるリード
フレームで、従来不可能であった小さな半導体チップの
搭載が、半導体装置の製造不良率を高めることなく、ま
た信頼性を低下させることなく可能となった。さらに、
半導体チップ搭載部であるタブは、薄くしていないので
、半導体チップの熱放散性を損なうことがない０尚、本
発明の実施例では、１４ピンの例金上げたが、本発明は
ビン数に制限なく使用可能であ夛、特に６４ピン以上の
多ピンの場合に有効となるものである。
ードフレームを製造するものであるが、まずインナＩＪ
−ド２に和尚する部分の材料板厚のみを約（資）％４ｃ
の０．１２５±０．０１闘根度にエツチング加工し、そ
の後にリードフレームパターンを加工した０この場合、
タブ１は薄く加工せず、 ０．２５ＫＩＩのままとした
。もちろん、アクタ−リード３、フレーム４、タイバー
６も０．２５３＋＊のままである０次いで、インナーリ
ードパターン形成の際には、板厚が約０．１２５龍の４
２％Ｆｅ−Ｎｉ合金の加工をエツチングで実施し、その
結果、インナーリード先端のピッチが最小的０．２５ｊ
ＥＩと非常にリードが細く、またリード間隔の狭いパタ
ーンを有するリードフレームが得らｎた０このように、
インナーリード先端の最小ピッチは、リードフレームの
板厚によって決ってくるので、インナーリード先端部分
の板厚は、必要とするピン数に応じ、またリードフレー
ム強度あるいは加工精度などを考慮して、板厚の３０〜
７０チの範囲で設定すｎばよい０ 第１図のリードフレームは、インナーリードの表の面金
加工して薄くした場合であシ、半導体装置に組立てら扛
た場合は第２図の断面図のようになるが、裏面を薄くし
た場合も同様な効果を得ることができるもので、その場
合は第３図の断面図に示したような半導体装置を得るこ
とが可能である。第２図、第３図において、７は半導体
チップ、８はボンディングワイヤ、９は樹脂である０〔
発明の効果〕 以上説明したように、本発明はインナーリードパターン
形成前に前もって板厚ｔ−３０％〜７０％に薄くするこ
とによシ、インナーリードのパターンをより微細にコン
トロールすることが可能であり、多ピンにおけるリード
フレームで、従来不可能であった小さな半導体チップの
搭載が、半導体装置の製造不良率を高めることなく、ま
た信頼性を低下させることなく可能となった。さらに、
半導体チップ搭載部であるタブは、薄くしていないので
、半導体チップの熱放散性を損なうことがない０尚、本
発明の実施例では、１４ピンの例金上げたが、本発明は
ビン数に制限なく使用可能であ夛、特に６４ピン以上の
多ピンの場合に有効となるものである。
第１図は本発明の実施例のリードフレーム斜視図、第２
図及び第３図はそれぞｎ本発明のリードフレームを使用
した半導体装置の断面図、第４図は従来の同一厚さで構
成されているリードフレームの平面図である。 １・・・・・・タブ、２・・・・・・インナーリード、
３・・・・・・アウターリード、４・・・・・・フレー
ム、５・・・・・・ガイドホール、６・・・・・・タイ
バー、７・・・・・・半導体チップ、８・・・・・・ボ
ンディングワイヤ、９・・・・・・樹脂。 代理人 弁理士 内 原 音第 １ 図 華 ２ 圀 茅 ３ 圀
図及び第３図はそれぞｎ本発明のリードフレームを使用
した半導体装置の断面図、第４図は従来の同一厚さで構
成されているリードフレームの平面図である。 １・・・・・・タブ、２・・・・・・インナーリード、
３・・・・・・アウターリード、４・・・・・・フレー
ム、５・・・・・・ガイドホール、６・・・・・・タイ
バー、７・・・・・・半導体チップ、８・・・・・・ボ
ンディングワイヤ、９・・・・・・樹脂。 代理人 弁理士 内 原 音第 １ 図 華 ２ 圀 茅 ３ 圀
Claims (1)
- 樹脂封止型の半導体装置に使用するリードフレームにお
いて、樹脂封止されるインナーリード部の板厚が他の部
分よりも薄く形成されていることを特徴とする半導体装
置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010112A JPS61170053A (ja) | 1985-01-23 | 1985-01-23 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010112A JPS61170053A (ja) | 1985-01-23 | 1985-01-23 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61170053A true JPS61170053A (ja) | 1986-07-31 |
Family
ID=11741228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010112A Pending JPS61170053A (ja) | 1985-01-23 | 1985-01-23 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61170053A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02229457A (ja) * | 1989-03-02 | 1990-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| WO1996005612A1 (en) * | 1994-08-09 | 1996-02-22 | National Semiconductor Corporation | A fine pitch lead frame and method for manufacturing same |
| EP0849794A1 (en) * | 1996-12-20 | 1998-06-24 | Texas Instruments Incorporated | Fine pitch lead frame |
| EP0921562A2 (en) * | 1997-10-28 | 1999-06-09 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| WO2011083368A1 (en) * | 2010-01-05 | 2011-07-14 | Nxp B.V. | Delamination resistant semiconductor devices |
-
1985
- 1985-01-23 JP JP60010112A patent/JPS61170053A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02229457A (ja) * | 1989-03-02 | 1990-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| WO1996005612A1 (en) * | 1994-08-09 | 1996-02-22 | National Semiconductor Corporation | A fine pitch lead frame and method for manufacturing same |
| EP0849794A1 (en) * | 1996-12-20 | 1998-06-24 | Texas Instruments Incorporated | Fine pitch lead frame |
| EP0921562A2 (en) * | 1997-10-28 | 1999-06-09 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
| EP0921562A3 (en) * | 1997-10-28 | 2002-06-05 | Texas Instruments Incorporated | Improvements in or relating to lead frames |
| US6635407B1 (en) | 1997-10-28 | 2003-10-21 | Texas Instruments Incorporated | Two pass process for producing a fine pitch lead frame by etching |
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| WO2011083368A1 (en) * | 2010-01-05 | 2011-07-14 | Nxp B.V. | Delamination resistant semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61269345A (ja) | 半導体装置 | |
| KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
| EP0701280B1 (en) | Lead frame and process of producing it | |
| JP3999780B2 (ja) | リードフレームの製造方法 | |
| JPS61170053A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JP2632456B2 (ja) | リードフレームの製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPH0661401A (ja) | リードフレームおよびその製造方法 | |
| JP2937032B2 (ja) | リードフレームの製造方法 | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPS62216257A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JPH01133340A (ja) | リードフレームおよびその製造方法 | |
| JPH02170454A (ja) | リードフレーム | |
| JPS5824020B2 (ja) | 半導体装置 | |
| JPS62115853A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH03209861A (ja) | 半導体装置 | |
| JPH0864737A (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPS61150358A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS63254756A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPS6347272B2 (ja) | ||
| JPH05190719A (ja) | 多ピンリードフレームの製造方法 |