JPS6115645Y2 - - Google Patents
Info
- Publication number
- JPS6115645Y2 JPS6115645Y2 JP1983051701U JP5170183U JPS6115645Y2 JP S6115645 Y2 JPS6115645 Y2 JP S6115645Y2 JP 1983051701 U JP1983051701 U JP 1983051701U JP 5170183 U JP5170183 U JP 5170183U JP S6115645 Y2 JPS6115645 Y2 JP S6115645Y2
- Authority
- JP
- Japan
- Prior art keywords
- coin
- failure
- circuit
- coins
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 38
- 230000015654 memory Effects 0.000 description 31
- 238000012545 processing Methods 0.000 description 29
- 238000007689 inspection Methods 0.000 description 16
- 230000007257 malfunction Effects 0.000 description 16
- 238000009825 accumulation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- NVTGXPLADYDNKR-LZITWAFGSA-N (1S,3R,5R,6S,8R,10R,11S,13R,15R,16S,18R,20R,21S,23R,25R,26S,28R,30R,31S,33R,35R,36R,37R,38R,39R,40R,41R,42R,43R,44R,45R,46R,47R,48R,49R)-5-[(2-aminoethylamino)methyl]-10,15,20,25,30,35-hexakis(hydroxymethyl)-2,4,7,9,12,14,17,19,22,24,27,29,32,34-tetradecaoxaoctacyclo[31.2.2.23,6.28,11.213,16.218,21.223,26.228,31]nonatetracontane-36,37,38,39,40,41,42,43,44,45,46,47,48,49-tetradecol Chemical compound OC[C@H]([C@H]([C@@H]([C@H]1O)O)O[C@H]2O[C@@H]([C@@H](O[C@H]3O[C@H](CO)[C@H]([C@@H]([C@H]3O)O)O[C@H]3O[C@H](CO)[C@H]([C@@H]([C@H]3O)O)O[C@H]3O[C@H](CO)[C@H]([C@@H]([C@H]3O)O)O[C@H]3O[C@H](CO)[C@H]([C@@H]([C@H]3O)O)O3)[C@H](O)[C@H]2O)CNCCN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O)[C@@H]3O[C@@H]1CO NVTGXPLADYDNKR-LZITWAFGSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 6
- 101001077374 Oryza sativa subsp. japonica UMP-CMP kinase 3 Proteins 0.000 description 5
- 101100163122 Arabidopsis thaliana ARPC2A gene Proteins 0.000 description 3
- 101100191082 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GLC7 gene Proteins 0.000 description 3
- 101100030351 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dis2 gene Proteins 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004092 self-diagnosis Methods 0.000 description 3
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 2
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 101150117607 dis1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Prepayment Telephone Systems (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、課金式公衆電話機の故障を自動的に
自ら診断のうえ、故障の際には利用者に対し故障
の報知を行なう公衆電話機に関するものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a public telephone that automatically diagnoses malfunctions in charge-type public telephones and notifies users of the malfunction in the event of a malfunction. It is.
従来のかかる公衆電話機は、単に硬貨の投入に
より利用者の通話を可能とする機能を有するのみ
であり、自ら故障の有無を検知する機能はなく、
利用者が使用を開始してから始めて故障に気付く
のが一般であつて、使用者に取つてはダイヤル発
信等の操作を行なわねば故障の発見がなされず、
不用の時間を浪費してしまうのが常であつた。
Conventional public telephones only have the function of allowing users to make calls by simply inserting coins, and do not have the function of detecting whether or not there is a malfunction on their own.
It is common for users to notice a malfunction only after they start using it, and the malfunction cannot be discovered until the user performs operations such as dialing.
I used to waste unnecessary time.
すなわち、故障としては、オフフツク後の硬貨
投入にもかかわらずループ回路が閉成されず、ダ
イヤル音が到来しない。投入硬貨がそのまま返却
される。投入硬貨が蓄積され、かつ、正規のダイ
ヤル発信にもかかわらず、ループ回路が強制的に
切断される。通話終了後に残留硬貨があつても返
却されない。等の現象を生じ、特に残留硬貨が返
却されない場合は、利用者に取つて極めて迷惑な
ものとなつていた。 That is, the malfunction is that the loop circuit is not closed even though a coin is inserted after off-hook, and the dial tone does not arrive. The coins you put in will be returned intact. The loop circuit is forcibly disconnected even though the inserted coins are accumulated and the dialing is normal. Even if there are coins remaining after the call ends, they are not returned. Such phenomena occur, and it becomes extremely inconvenient for users, especially when remaining coins are not returned.
なお、これらの故障を生ずる原因としては、硬
貨投入口乃至収納金庫または硬貨返却口間の硬貨
通路における硬貨詰まりが主体となつており、特
に硬貨収納部の状況を監視し、故障の有無を検出
することが重要な問題となつている。 The main cause of these failures is coin jams in the coin passage between the coin input slot, the storage safe, or the coin return slot.In particular, the status of the coin storage section is monitored to detect the presence or absence of failure. It has become an important issue to do so.
ただし、このほかにも、フツクスイツチ接点の
接触不良に基づくループ回路非閉成、課金信号受
信回路の故障による硬貨収納の不能等もあり、こ
れらの故障は通話不能を招来するのみか、公衆電
話機の設置者側に取つても問題となるにもかかわ
らず、いずれの故障も外部から察知することは不
可能であり、極めて不便となる欠点を生じてい
た。 However, in addition to this, loop circuits may not close due to poor contact of the hook switch contacts, and coin storage may not be possible due to failures in the billing signal receiving circuit. Although it also poses a problem for the installer, it is impossible to detect any of the failures from the outside, resulting in extremely inconvenient drawbacks.
本考案は、従来のかかる欠点に鑑みてなされた
ものであり、硬貨投入口乃至収納金庫間の硬貨通
路が正常か否かを自動的に検知する目的を有し、
硬貨通路に設けた複数の硬貨検出器からの検出々
力に応じて故障検知を行なわせるための故障検知
プログラムを記憶装置へ格納しておき、このプロ
グラムに従つて故障検知を自動的に行なうプロセ
ツサをオフフツクによつて動作させ、公衆電話機
の使用開始に先立つオフフツク毎に硬貨通路の自
己診断を自動的に行なつたうえ、故障の際には故
障の報知を利用者に対して行なうものとした極め
て便利な、故障報知式公衆電話機を提供するもの
である。
The present invention was made in view of the above drawbacks of the conventional technology, and has the purpose of automatically detecting whether or not the coin passage between the coin slot and the storage safe is normal.
A processor that stores a failure detection program in a storage device to detect failures according to the detection forces from a plurality of coin detectors installed in a coin passage, and automatically performs failure detection according to this program. The system automatically performs a self-diagnosis of the coin passage at each off-hook before the public phone starts using the telephone, and in the event of a malfunction, it notifies the user of the malfunction. This provides an extremely convenient failure notification public telephone.
以下、実施例を示す図によつて本考案の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing embodiments.
第１図は硬貨収納部の構成を示す概念図であ
り、例えば10円、50円、100円等の、低額、中
額、高額硬貨を使用可能とした場合を示し、硬貨
投入口１から投入された硬貨は、材質判別器CO
および硬貨の外径を検出するための硬貨検出器
DA1，DA2が両側方へ配設された第１斜路２を経
て第２斜路３へ入り、材質判別器COおよび硬貨
検出器DA1，DA2の検出々力により判別された硬
貨の真偽および外径に応じて駆動される蓄積レバ
ー４〜６が、第２斜路３の側方へ後退する動作に
伴ない、低額硬貨は低額ポケツト７へ、中額硬貨
は中額ポケツト８へ、高額硬貨は高額ポケツト９
へ落込み、収納レバー１０〜１２へ押当して逐次
積み上げられ、硬貨の種別毎に蓄積される。ただ
し、不良硬貨または偽造硬貨は蓄積レバー４〜６
が動作しないため、蓄積レバー４〜６上を転動
し、硬貨返却口１３へ返却される。 Figure 1 is a conceptual diagram showing the configuration of the coin storage section, and shows a case in which low, medium, and high denomination coins such as 10 yen, 50 yen, and 100 yen can be used, and coins can be inserted from coin slot 1. The coins that have been
and coin detector for detecting the outer diameter of coins
DA 1 and DA 2 enter the second ramp 3 through the first ramp 2 arranged on both sides, and the coin's authenticity is determined by the detection force of the material discriminator CO and the coin detectors DA 1 and DA 2 . As the accumulation levers 4 to 6, which are driven according to the false and outer diameters, move backward to the side of the second ramp 3, low-denomination coins are transferred to the low-denomination pocket 7, medium-denomination coins are transferred to the medium-denomination pocket 8, High-value coins go to high-value pocket 9
The coins are pushed into the storage levers 10 to 12 and stacked one after another, and the coins are accumulated for each type. However, if the coin is defective or counterfeit, the storage levers 4 to 6
Since the coins do not operate, the coins roll on the storage levers 4 to 6 and are returned to the coin return slot 13.
また、通話終了時等のオンフツクにより返却レ
バー１４が動作し、収納レバー１０〜１２上へ蓄
積されている残留硬貨をすべて返却する。 Further, the return lever 14 is operated by an on-hook operation at the end of a call, etc., and all remaining coins accumulated on the storage levers 10 to 12 are returned.
なお、材質判別器COには、発振回路へ接続さ
れたコイルが用いられており、硬貨の材質に応じ
た導磁率または透磁率の影響をコイルが受けて発
振回路の出力が変化するため、この出力変化によ
り硬貨の材質を判別している。 Note that the material discriminator CO uses a coil connected to an oscillation circuit, and the output of the oscillation circuit changes as the coil is affected by the magnetic conductivity or permeability depending on the material of the coin. The material of the coin is determined by the change in output.
また、硬貨検出器DA1，DA2としては、フオト
ダイオード等の発光素子とフオトトランジスタ等
の受光素子とを、相対向させて設けてあり、硬貨
の有無に伴なう受光素子の受光入力有無により硬
貨を検出するものとなつており、硬貨が硬貨検出
器DA1，DA2を通過するときの転動速度をＶ、硬
貨検出器DA1の部位を硬貨が通過する所要時間を
t1、硬貨検出器DA1の部位を硬貨が通過してか
ら、硬貨検出器DA2の部位を硬貨が通過するまで
の所要時間をt2、硬貨検出器DA1とDA2との間隔
をＬとしたとき、次式の関係により硬貨の外径を
検出することができる。 In addition, the coin detectors DA 1 and DA 2 are provided with a light emitting element such as a photodiode and a light receiving element such as a phototransistor facing each other, and whether or not light is received by the light receiving element is determined depending on the presence or absence of a coin. The coin is detected by V, the rolling speed when the coin passes through the coin detectors DA 1 and DA 2 , and the time required for the coin to pass through the coin detector DA 1 .
t 1 , the time required from the coin passing through the coin detector DA 1 until the coin passes through the coin detector DA 2 , t 2 , the interval between the coin detectors DA 1 and DA 2 ; When L, the outer diameter of the coin can be detected using the following relationship.
Ｓ／Ｌ＝ｔ１／ｔ２……(1) またはＬ／Ｓ＝ｔ２
／ｔ１……(2)
ただし、Ｓ＝t1・Ｖであり、Ｓは硬貨の大きさ
と第１斜路２の傾斜により定まり、Ｌはあらかじ
め定められているため、実際には(1)式および(2)式
の右辺のみを演算すればよい。なお、詳細は本出
願人による別途出願（特願昭52−107701号）に開
示されている。 S/L=t 1 /t 2 ...(1) or L/S=t 2
/t 1 ... (2) However, S = t 1 · V, S is determined by the size of the coin and the slope of the first slope 2, and L is determined in advance, so in reality, equation (1) And it is only necessary to calculate the right side of equation (2). The details are disclosed in a separate application filed by the present applicant (Japanese Patent Application No. 107701/1982).
このほか、第１図においては、硬貨検出器
DA1，DA2と同様の硬貨検出器CR1〜CR3、CC1
〜CC3、CK1〜CK3およびMRが設けてあり、硬
貨検出器CR1〜CR3により蓄積される硬貨の枚数
を検出し、硬貨検出器CC1〜CC3により収納直前
の待機中硬貨を検出し、硬貨検出器CK1〜CK3に
より収納される硬貨を検出すると共に、硬貨検出
器MRにより返却する硬貨を検出しており、収納
レバー１０〜１２が側方へ後退する動作により待
機中の硬貨を１枚のみ収納するとき、硬貨検出器
CC1〜CC3の検出々力消滅と共に硬貨検出器橋
CK1〜CK3の検出々力が発生することにより、硬
貨が確実に収納金庫１５中へ収納されたことを確
認している。また、硬貨検出器CR1〜CR3の検
出々力による蓄積硬貨の枚数と、硬貨検出器CK1
〜CK3の検出々力による収納硬貨の枚数との差に
より残留硬貨の枚数を算出している。なお、硬貨
検出器MRによる返却硬貨の枚数と、蓄積硬貨の
総枚数との合計は、硬貨検出器DA1またはDA2の
検出々力による投入硬貨の枚数と一致しなければ
ならず、この原理による演算を行なつて蓄積硬貨
の枚数を確認するため、硬貨検出器MRが設けて
ある。 In addition, in Figure 1, a coin detector
Coin detector CR 1 ~ CR 3 , CC 1 similar to DA 1 , DA 2
~ CC 3 , CK 1 ~ CK 3 and MR are provided, the coin detectors CR 1 ~ CR 3 detect the number of accumulated coins, and the coin detectors CC 1 ~ CC 3 detect the waiting coins just before being stored. The coin detectors CK 1 to CK 3 detect coins to be stored, and the coin detector MR detects coins to be returned. When storing only one coin inside, use the coin detector.
The coin detector bridge disappears as the detection power of CC 1 to CC 3 disappears.
By generating the detection forces CK 1 to CK 3 , it is confirmed that the coin is reliably stored in the storage safe 15. In addition, the number of accumulated coins based on the detection power of coin detectors CR 1 to CR 3 and the number of coins accumulated by coin detector CK 1
The number of remaining coins is calculated based on the difference between the number of coins stored and the detection power of CK 3 . Note that the sum of the number of coins returned by the coin detector MR and the total number of accumulated coins must match the number of coins inserted by the detection power of the coin detector DA 1 or DA 2 . A coin detector MR is provided in order to confirm the number of accumulated coins by performing calculations according to the following.
以上のとおり硬貨収納部は構成されているが、
各種硬貨が蓄積されているとき、交換機からの課
金信号により低額硬貨を優先的に収納し、中、高
額硬貨を収納したときには、収納した金額に応じ
た通話時間の経過後に課金信号の基づくつぎの硬
貨収納を行なうものとなつている。また、収納金
庫１５には電磁式の蓄積カウンタが付帯し、硬貨
検出器CK1〜CK3の検出々力によつて登算するも
のとなつており、収納金庫１５がほぼ満杯となる
カウント数に達したときに、蓄積カウンタから満
杯信号が送出される。ただし、蓄積カウンタの登
算は、低額硬貨の体積を基準とした中、高額硬貨
の体積比に応じて行なわれ、例えば低、中、高額
硬貨の体積が１：４：６のときには、低額硬貨に
より１回登算するが、中額硬貨のときは４回、高
額硬貨では６回の登算を行なうものとなつてい
る。なお、蓄積カウンタは収納金庫１５の脱去に
より自動的にリセツトされる。 The coin storage section is configured as described above,
When various coins are accumulated, low denomination coins are stored preferentially according to the charging signal from the exchange, and when medium or high value coins are stored, the next coin based on the charging signal is stored after the call time corresponding to the stored amount has elapsed. It is designed to store coins. Furthermore, the storage safe 15 is equipped with an electromagnetic accumulation counter, which is registered based on the detection power of the coin detectors CK 1 to CK 3 . When this is reached, a full signal is sent out from the storage counter. However, the accumulation counter is registered according to the volume ratio of medium and high value coins based on the volume of low value coins. For example, when the volume of low, medium and high value coins is 1:4:6, low value coins The coin is registered once, but for medium denomination coins it must be registered four times, and for high denomination coins it must be registered six times. Note that the accumulation counter is automatically reset when the storage safe 15 is removed.
第２図は以上の硬貨収納部における材質判別器
CO、各硬貨検出器DA1，DA2，CR1〜CR3，CC1
〜CC3、CK1〜CK3，MRおよび各レバー４〜
６，１０〜１２，１４を駆動する蓄積マグネツト
SM1〜SM3、収納マグネツトCM1〜CM3、返却マ
グネツトRM等を含む、公衆電話機（以下、電話
機）の全構成を示すブロツク図であり、制御装置
として硬貨処理回路CCCおよび制御回路MCCが
設けられ、主として硬貨収納部からの各検出々力
に基づく同収納部の制御を硬貨処理回路CCCが
行なうと共に、電話機本来の機能を具現するため
の各回路からの各検出々力に基づく各種制御を制
御回路MCCが行なうものとなつている。 Figure 2 shows the material discriminator in the above coin storage section.
CO, each coin detector DA 1 , DA 2 , CR 1 ~ CR 3 , CC 1
~ CC 3 , CK 1 ~ CK 3 , MR and each lever 4 ~
Storage magnet that drives 6, 10 to 12, 14
It is a block diagram showing the entire configuration of a public telephone (hereinafter referred to as telephone), including SM 1 to SM 3 , storage magnets CM 1 to CM 3 , return magnet RM, etc., and a coin processing circuit CCC and a control circuit MCC as control devices. The coin processing circuit CCC mainly controls the coin storage section based on each detection force from the coin storage section, and also performs various controls based on each detection force from each circuit to realize the original functions of the telephone. This is done by the control circuit MCC.
すなわち、電話機本来の通話機能を具現するた
め、誘導線輪、ハンドセツト等からなる通話回路
TELが設けてあると共に、同回路TELと線路端
子LTBとの間にはループ回路閉成用のリレー
GS、ダイヤルインパルス接点短絡用のリレー
SS、およびループ電流検出用の発光素子と受光
素子、ならびに発光素子へ常に同一方向の電流を
通ずるためのダイオードブリツヂ等からなる通話
制御回路TCCが挿入されており、これに対して
プツシユボタンダイヤルDAIが併設されている。 In other words, in order to realize the telephone's original telephone call function, a telephone call circuit consisting of a guide wire, a handset, etc.
A TEL is provided, and a relay for closing the loop circuit is installed between the circuit TEL and the line terminal LTB.
GS, relay for dial impulse contact short circuit
SS, and a call control circuit TCC consisting of a light emitting element and a light receiving element for loop current detection, and a diode bridge to always pass current in the same direction to the light emitting element. Equipped with button dial DAI.
また、線路端子LTBに対し、帯域濾波器と増
幅検波器とを用いた課金信号受信回路CPが橋絡
接続されており、これによつて、交換機から単位
通話時間の経過毎に送られて来る周波数50Hzまた
は16KHz等の課金信号を検出している。 In addition, a billing signal receiving circuit CP using a bandpass filter and an amplification detector is connected to the line terminal LTB via a bridge, so that signals are sent from the exchange every time a unit call time elapses. A billing signal with a frequency of 50Hz or 16KHz is detected.
なお、警告音送出回路WTは、周波数250Hz等
の警告音を発生するものであり、制御回路MCC
からの制御により発振回路が起動し、整合変成器
を経て通話回路TELにおけるハンドセツトの受
話器に対し警告音を与え、利用者へ音響による硬
貨投入の催促および故障検知を報知するものとな
つている。ただし、硬貨投入催促は断続音である
が、故障検知の報知は連続音によるものとしてあ
る。 Note that the warning sound sending circuit WT generates a warning sound with a frequency of 250Hz, etc., and the control circuit MCC
The oscillator circuit is started under control from the oscillator, and via the matching transformer, a warning sound is given to the receiver of the handset in the telephone circuit TEL, which audibly reminds the user to insert coins and notifies the user that a malfunction has been detected. However, while the coin insertion reminder is an intermittent sound, the failure detection notification is a continuous sound.
このほか、制御回路MCCはオフフツクによる
フツクスイツチＨのオンにより起動し、同時に電
源回路PWもフツクスイツチＨのオンにより出力
を生ずるものとなつており、制御回路MCCと硬
貨処理回路CCCとは信号CDA，CDENの送受に
より、互に自己分担範囲内での故障検知情報の交
換を行なつている。また、制御回路MCCは文字
表示器および発光ダイオード等の表示灯を用いた
電話機表面の表示部DIS1を駆動し、文字表示器
により収納した硬貨による残りの単位通話度数を
表示すると共に、表示灯により硬貨投入の催促お
よび故障検知に基づく使用不能状態の表示、なら
びに、収納金庫満杯の表示を各個別に行なつてい
る。ただし、故障検知の際には、図上省略したメ
ンテナンススイツチの操作により、故障箇所と対
応したコードが文字表示器により数字またはアル
フアベツトとして表示される。 In addition, the control circuit MCC is activated by turning on the hook switch H due to the off-hook, and at the same time, the power supply circuit PW generates an output when the hook switch H is turned on.The control circuit MCC and the coin processing circuit CCC are connected to the signals CDA and CDEN. By transmitting and receiving information, failure detection information is exchanged within the self-assigned range. In addition, the control circuit MCC drives the display section DIS 1 on the front surface of the telephone, which uses a character display and an indicator light such as a light emitting diode, and displays the remaining unit call rate of the stored coins using the character display, and This system individually reminds users to insert coins, displays an unusable state based on failure detection, and displays that the storage safe is full. However, when a failure is detected, by operating a maintenance switch (not shown in the figure), a code corresponding to the failure location is displayed as a number or alphabet on a character display.
一方、硬貨処理回路CCCも文字表示器を用い
た電話機内部の表示部DIS2を駆動するものとな
つており、自己分担範囲内の故障が検知される
と、その故障箇所に応じたコードを表示し、保守
者に対し故障箇所を明確に示すものとなつてい
る。 On the other hand, the coin processing circuit CCC also drives the display section DIS 2 inside the telephone using a character display, and when a failure within the self-sharing range is detected, a code corresponding to the failure location is displayed. This clearly shows the location of the failure to maintenance personnel.
第３図は、制御回路MCCの構成ならびに信号
の入出力状況を示すブロツク図であり、制御回路
MCCは、マイクロプロセツサ等のプロセツサ
CPU1、記憶装置（以下、メモリ）ROM1、補助
記憶装置（以下、補助メモリ）RAM1および入出
力回路Ｉ／O1により構成されており、メモリ
ROM1としては固定メモリが用いられ、これに
は、あらかじめ定められた検査箇所の故障検知を
行なわせるためのプログラムが格納してある。ま
た、補助メモリRAM1としては書替え可能な可変
メモリが用いられ、制御回路MCCとしての動作
上必要とする各種情報の格納が逐次行なわれる。 Figure 3 is a block diagram showing the configuration of the control circuit MCC and the signal input/output status.
MCC is a processor such as a microprocessor.
It consists of a CPU 1 , a storage device (hereinafter referred to as memory) ROM 1 , an auxiliary storage device (hereinafter referred to as auxiliary memory) RAM 1 , and an input/output circuit I/O 1 .
A fixed memory is used as the ROM 1 , and a program for detecting failures at predetermined inspection points is stored in this memory. Further, a rewritable variable memory is used as the auxiliary memory RAM 1 , and various information necessary for the operation of the control circuit MCC is sequentially stored.
電話機の使用に先立ちオフフツクが行なわれる
と、フツクスイツチＨからのオフフツク信号ＳH
がオフフツク検出手段としての入出回路Ｉ／O1
を介してプロセツサCPU1へ与えられ、同時に電
源回路PWも同信号ＳHにより出力を生ずるた
め、制御回路MCCが動作状態となり、このとき
プロセツサCPU1が補助メモリRAM1の全アドレ
スをクリヤすると共に、入出力回路Ｉ／O1を介
した各出力信号ＳPW〜ＳDIS1をリセツト状態すな
わち例えば論理値が低レベル（以下、“０”）の状
態とし、初期状態を設定する。 When off-hook is performed prior to use of the telephone, an off-hook signal S H is sent from the switch H.
Input/output circuit I/O 1 as off-hook detection means
At the same time, the power supply circuit PW also generates an output with the same signal SH , so the control circuit MCC becomes active, and at this time , the processor CPU 1 clears all addresses in the auxiliary memory RAM 1 and , each of the output signals S PW to S DIS1 via the input/output circuit I/O 1 is set to a reset state, that is, a state in which the logic value is at a low level (hereinafter referred to as "0"), and an initial state is set.
また、この場合検査箇所としては、通話制御回
路TCC、課金信号受信回路CP、硬貨検出器CC1
〜CC3、CK1〜CK3、収納金庫の蓄積カウンタ
CUT、および、収納金庫１５が所定位置へ確実
に装着されたときに動作するリードスイツチ等の
金庫装着スイツチCB、ならびに硬貨処理回路
CCCからの故障信号CDENが対象となつており、
前述の初期状態設定後、直ちにプロセツサCPU1
はメモリROM1から故障検知プログラムの読み出
しを開始し、このプログラムにしたがつて各検査
箇所の故障検知をほぼ瞬間的に逐次実行する。な
お、各信号の送受は図上省略した所定の駆動回路
またはバツフア回路等を介して行なわれる。 In this case, the inspection points include the call control circuit TCC, charging signal receiving circuit CP, and coin detector CC 1.
~CC 3 , CK 1 ~CK 3 , storage safe accumulation counter
CUT, a safe attachment switch CB such as a reed switch that operates when the storage safe 15 is securely attached to a predetermined position, and a coin processing circuit.
The fault signal CDEN from CCC is targeted.
Immediately after setting the initial state described above, the processor CPU 1
starts reading the failure detection program from the memory ROM 1 , and sequentially executes failure detection at each inspection point almost instantaneously according to this program. Note that the transmission and reception of each signal is performed via a predetermined drive circuit or buffer circuit, etc., which are omitted from the diagram.
第４図は、制御回路MCCによる故障検知実行
ステツプのフローチヤートであり、まず、初期状
態設定のイニシヤライズの後、入出力回路Ｉ／
O1を介して信号ＳGSを送出し、リレーGSを動作
させて交換機に対するループ回路を構成して通話
回路を閉成する。なお、第４図以降のフローチヤ
ートにおいてデイシジヨンボツクス内の記号は、
各信号のＳを省略のうえ示してある。 FIG. 4 is a flowchart of the failure detection execution step by the control circuit MCC. First, after initializing the initial state setting, the input/output circuit I/O
A signal S GS is sent via O 1 to operate the relay GS to form a loop circuit to the exchange and close the speech circuit. In addition, in the flowcharts from Figure 4 onwards, the symbols in the decision box are as follows:
The S of each signal is omitted and shown.
つぎに、入出力回路Ｉ／O1を介して蓄積カウ
ンタCUTからの信号ＳCFをチエツクし、これが
“０”であれば収納金庫１５が未満杯と判断して
補助メモリRAM1のアドレスiND1へコード「０」
を格納するが、若し、論理値が高レベル（以下、
“１”）であれば満杯と判断し、これを故障と見て
故障箇所と対応する故障箇所信号としてコード
「１」を補助メモリRAM1のアドレスiND1へ格納
する。 Next, the signal SCF from the accumulation counter CUT is checked via the input/output circuit I/O 1 , and if it is "0", it is determined that the storage safe 15 is less than full, and the address iND 1 of the auxiliary memory RAM 1 is code “0”
However, if the logical value is at a high level (hereinafter,
If it is "1"), it is determined that it is full, and this is regarded as a failure, and a code "1" is stored in the address iND 1 of the auxiliary memory RAM 1 as a failure point signal corresponding to the failure point.
ついで、同様に入出力回路Ｉ／O1を介した金
庫装着スイツチCBからの信号ＳCBをチエツク
し、これが“０”であれば正常と判断して補助メ
モリRAM1のアドレスiND2へコード「０」を格納
するが、若し、“１”であれば金庫装着スイツチ
CBの不動作すなわち収納金庫１５の未装着と判
断し、これも故障と見て前述と同様にコード
「２」を補助メモリRAM1のアドレスiND2へ格納
する。 Next, the signal S CB from the safe installation switch CB via the input/output circuit I/O 1 is checked, and if it is " 0 ", it is determined to be normal and the code " 0" is stored, but if it is "1", the safe installation switch is stored.
It is determined that the CB is inoperable, that is, the storage safe 15 is not installed, and this is also regarded as a failure, and the code "2" is stored in the address iND 2 of the auxiliary memory RAM 1 in the same manner as described above.
以上の収納金庫１５の状況チエツク後、硬貨検
出器CC1〜CC3，CK1〜CK3からの信号ＳCCA〜Ｓ
CC3，ＳCK1〜ＳCK3を逐次チエツクし、初期状態
設定直後は硬貨未投入のため、いずれも検出々力
が“０”であることを前提として判断を行ない、
信号ＳCC1〜ＳCC3，ＳCK1〜ＳCK3が“０”のとき
正常な状態としてコード「０」を補助メモリ
RAM1の各アドレスiND3〜iND8へ格納し、若し、
“１”のものがあれば、発光素子または受光素子
の不良あるいは硬貨詰まりに基づく硬貨通路の閉
塞による故障と判断し、各アドレスiND3〜iND8
へ故障箇所信号としてコード「３」〜「８」を格
納する。 After checking the status of the storage safe 15 as described above, the signals S CCA to S from the coin detectors CC 1 to CC 3 and CK 1 to CK 3 are sent.
CC3 , SCK1 to SCK3 are checked sequentially, and since no coins have been inserted immediately after the initial state is set, judgment is made on the assumption that the detection force is "0" in each case,
When the signals S CC1 to S CC3 and S CK1 to S CK3 are "0", the code "0" is stored in the auxiliary memory as a normal state.
Store in each address iND 3 to iND 8 of RAM 1 , or
If there is a "1", it is determined that the failure is due to a defective light emitting element or light receiving element or a blockage of the coin passage due to a coin jam, and each address iND 3 to iND 8
Codes “3” to “8” are stored as failure location signals.
このつぎには、課金信号受信回路CPからの信
号ＳCPをチエツクし、このときは課金信号の到来
があり得ず、その出力が“０”であることを正常
と判断して補助メモリRAM1のアドレスiND9へコ
ード「０」を格納するが、若し、“１”であれば
故障と判断し故障箇所信号としてコード「９」を
格納する。 Next, the signal SCP from the charge signal receiving circuit CP is checked, and since there is no possibility of the arrival of the charge signal at this time, and the output is "0", it is determined to be normal, and the auxiliary memory RAM 1 is A code "0" is stored in the address iND 9. If it is "1", it is determined that there is a failure and a code "9" is stored as a failure location signal.
更に、通話制御回路TCCのループ回路へ挿入
された発光ダイオード等の発光素子からの発光を
受光するフオトトランジスタ等の受光素子による
ループ電流検出信号ＳTSをチエツクし、これが
“０”であればループ電流通電中すなわちリレー
GSによる通話回路閉成と判断して正常コード
「０」を補助メモリRAM1のアドレスiNDAへ格納
する。ただし、若し、“１”であればリレーGSの
不良等による通話回路未閉成の故障と判断し、前
述と同様のコード「Ａ」をアドレスiNDAへ格納
する。 Furthermore, the loop current detection signal STS from a light receiving element such as a phototransistor that receives light emitted from a light emitting element such as a light emitting diode inserted into the loop circuit of the call control circuit TCC is checked, and if this is "0", the loop is terminated. Current energizing i.e. relay
It is determined that the communication circuit has been closed by GS, and a normal code "0" is stored in address iND A of auxiliary memory RAM 1 . However, if it is "1", it is determined that the communication circuit is not closed due to a defect in the relay GS, etc., and the same code "A" as described above is stored in the address iND A.
以上のとおり、各検査箇所をチエツクし、故障
検知を行なつたうえ、各アドレスiND1〜iNDAの
内容読み出しを行ない、すべてがコード「０」で
あれば“故障なし”と判断するが、コード「１」
〜「Ａ」のいずれかがあれば“故障あり”と判断
し、後述の“故障モード”へ移る。 As described above, after checking each inspection point and detecting a failure, the contents of each address iND 1 to iND A are read, and if all codes are "0", it is determined that there is no failure. Code "1"
. . , if there is any one of "A", it is determined that there is a "failure" and the process moves to the "failure mode" described later.
なお、“故障なし”のときは硬貨処理回路CCC
へ信号CDAをコード「０」として送出のうえ、
硬貨処理回路CCCからの信号CDENをチエツク
し、これがコード「０」であれば同回路CCC側
に“故障なし”と判断して“正常モード”とな
り、電話機本来の機能を発揮するための通話制御
動作へ移行するが、若し、信号CDENがコード
「１」であると硬貨処理回路側に“故障あり”と
判断し、補助メモリRAM1のアドレスiNDBへ故障
箇所信号としてコード「Ｂ」を格納する。する
と、この情報も“故障モード”の一部として扱か
われるものとなる。 In addition, when there is "no failure", the coin processing circuit CCC
After sending the signal CDA as code “0” to
The signal CDEN from the coin processing circuit CCC is checked, and if the code is ``0'', the circuit CCC determines that there is no failure and enters the ``normal mode'', which controls calls so that the phone can perform its original functions. It moves to operation, but if the signal CDEN is code ``1'', it determines that there is a ``fault'' on the coin processing circuit side, and sends code ``B'' to address iND B of auxiliary memory RAM 1 as a failure location signal. Store. This information is then treated as part of the "failure mode."
“故障モード”へ移行すると、プロセツサ
CPU1はメモリROM1のプログラムにしたがい、
入出力回路Ｉ／O1を介して表示部DIS1へ信号ＳD
ＩＳ１を送出し、“使用不能”の表示灯を点灯させ、
“故障あり”の表示を行ない、これと共に信号ＳW
Ｔを送出して警告音送出回路を動作させ、ハンド
セツトの受話器を鳴動させる。すなわち、表示部
DIS1および警告音送出回路等の報知回路によ
り、利用者に対する故障の報知が上述の自己診断
に基づいて自動的に行なわれる。 Once in “failure mode,” the processor
CPU 1 follows the program in memory ROM 1 ,
Signal S D to display section DIS 1 via input/output circuit I/O 1
Send IS1 , turn on the “unusable” indicator light,
Displays “Failure” and also displays the signal S W
T is sent to activate the warning tone sending circuit and ring the receiver of the handset. In other words, the display
The DIS 1 and notification circuits such as the warning sound sending circuit automatically notify the user of the failure based on the above-mentioned self-diagnosis.
なお、“正常モード”へ移行すれば、利用者の
硬貨投入により信号ＳSSが送出され、これによつ
て通話制御回路TCCのダイヤルインパルス接点
を短絡中のリレーSSを動作させ、短絡を解除し
てダイヤル発信を許容するが、“故障モード”の
際は信号ＳSSが送出されず、短絡が解除されない
ためダイヤル発信が不可能となり、電話機の使用
が阻止される。 In addition, when the system shifts to the "normal mode", the signal S SS is sent out when the user inserts a coin, which activates the relay SS that is short-circuiting the dial impulse contact of the call control circuit TCC, and releases the short-circuit. However, when in "failure mode," the signal S SS is not sent and the short circuit is not released, making dialing impossible and preventing the use of the telephone.
また、“故障モード”の際には、上述のメンテ
ナンススイツチを操作することにより、表示部
DIS1の文字表示器によつて、故障箇所と対応す
るコードが表示される。 In addition, when in "failure mode", operating the maintenance switch mentioned above will cause the display to
The DIS 1 character display displays the fault location and the corresponding code.
すなわち、第４図のとおり警告音送出ステツプ
のつぎに、プロセツサCPU1がプログラムにより
タイマーとして動作すると共に、補助メモリRA
づM1の任意の空アドレスをカウンタアドレスと
して用い、その内容Ｎへ数値１を逐次加算して新
たな内容Ｎとし、この動作を内容Ｎが補助メモリ
RAM1のアドレスiNDBを示すアドレス番号の数値
Ｂとなるまで反復のうえ、内容Ｎがアドレス番号
Ｂの数値へ達すると内容Ｎを再び数値１とした
後、再度数値１の逐次加算を行ない、メンテナン
ススイツチの操作が解除されるまで以上の動作を
継続する。 That is, as shown in Fig. 4, following the warning sound sending step, the processor CPU 1 operates as a timer according to the program, and the auxiliary memory RA
Using an arbitrary empty address in zuM1 as a counter address, the number 1 is sequentially added to the content N to create a new content N, and this operation is performed when the content N is the auxiliary memory.
This is repeated until the address number B indicating the address iND B of RAM 1 is reached, and when the content N reaches the value of the address number B, the content N is set to the number 1 again, and the number 1 is successively added again. The above operation continues until the maintenance switch is released.
このため、カウンタアドレスの内容を用いて故
障有無の情報を格納したアドレスiND1〜iNDBの
順次読み出しが行なわれ、いずれかに故障箇所信
号のコード「１」〜「Ｂ」が格納されていれば、
これと対応した信号ＳDIS1が送出され、表示部
DIS1の文字表示器により最も若いアドレス番号
の故障箇所を示すコードが数字または文字として
明確に表示され、約１秒間等の一定時間表示を継
続した後、タイマー動作により表示がリセツトさ
れ、タイマー再スタートによりつぎのアドレス番
号の故障箇所が同様に示されたうえ、故障箇所信
号の格納されたものすべてについて逐次かつ反復
して表示が行なわれ、メンテナンススイツチが操
作状態である限りこの表示動作を継続する。ただ
し、表示部DIS1においては、制御回路MCCの分
担する各検査箇所が各個別に表示されるのに対
し、硬貨処理回路CCC側の故障はコード「Ｂ」
と対応する数字または文字により一括表示され
る。なお、以上の動作は一定期間中反復してなさ
れ、若し回復した故障があればその表示は直ちに
行なわれなくなる。 For this reason, addresses iND 1 to iND B that store information on the presence or absence of a failure are sequentially read using the contents of the counter address, and if any of them stores the code ``1'' to ``B'' of the failure location signal. Ba,
A signal S DIS1 corresponding to this is sent out, and the display
The character display of DIS 1 clearly displays the code indicating the fault location of the lowest address number as numbers or letters, and after continuing to display for a certain period of time, such as about 1 second, the display is reset by the timer operation, and the timer is restarted. Upon start, the failure location of the next address number is shown in the same way, and all the stored failure location signals are sequentially and repeatedly displayed, and this display operation continues as long as the maintenance switch is in the operating state. do. However, on the display section DIS 1 , each inspection point assigned to the control circuit MCC is displayed individually, whereas a failure on the coin processing circuit CCC side is displayed as a code "B".
and the corresponding numbers or letters. The above operations are repeated for a certain period of time, and if a fault has been recovered, the display will no longer be displayed.
第５図は、硬質処理回路CCCの構成ならびに
信号の入出力状況を第３図と同様に示すブロツク
図であり、第３図と同様マイクロプロセツサ等の
プロセツサCPU2、メモリROM2、補助メモリ
RAM2および入出力回路Ｉ／O2により硬貨処理回
路CCCが構成されており、各メモリROM2，
RAM2等の動作も第３図と同様のものとなつてい
る。 FIG. 5 is a block diagram showing the configuration of the hard processing circuit CCC and the signal input/output situation in the same way as in FIG .
A coin processing circuit CCC is configured by RAM 2 and input/output circuit I/O 2 , and each memory ROM 2 ,
The operation of RAM 2 , etc. is also similar to that shown in Fig. 3.
ただし、検査箇所としては、材質判別器CO、
硬貨検出器DA1，DA2，MR，CR1〜CR3および制
御回路MCCからの信号CDAが対象となつてお
り、メモリROM2へ格納された故障検知プログラ
ムは、これらの検知箇所と対応したものとなつて
いる。電源回路PWから電源が印加されると制御
回路MCCと同様の初期状態設定が行なわれ、そ
の後直ちにプロセツサCPU2がメモリROM2から
のプログラム読み出しを開始し、このプログラム
にしたがつて各検査箇所の故障検知をほぼ瞬間的
に逐次登実行する。 However, the inspection points are material discriminator CO,
The coin detectors DA 1 , DA 2 , MR, CR 1 to CR 3 and the signal CDA from the control circuit MCC are targeted, and the failure detection program stored in the memory ROM 2 detects signals corresponding to these detection points. It has become a thing. When power is applied from the power supply circuit PW, the initial state setting similar to that of the control circuit MCC is performed, and then the processor CPU 2 immediately starts reading the program from the memory ROM 2 , and according to this program, each inspection point is Failure detection is performed sequentially almost instantaneously.
第６図は、硬貨処理回路CCCによる故障検知
実行ステツプのフローチヤートであり、初期状態
設定のイニシヤライズの後、、まず、硬貨検出器
DA1，DA2，MR，CR1〜CR3の状況を逐次チエツ
クしている。 FIG. 6 is a flowchart of the failure detection execution step by the coin processing circuit CCC. After initializing the initial state setting, first, the coin detector
The status of DA 1 , DA 2 , MR, CR 1 to CR 3 is checked sequentially.
すなわち、初期状態設定直後は硬貨未投入のた
め、いずれも硬貨検出々力が“０”であることを
前提に判断を行ない、硬貨検出器DA1，DA2，
MR，CR1〜CR3からの信号ＳDA1，ＳDA2，ＳMR，
ＳCR1〜ＳCR3が“０”であれば正常な状態として
コード「０」を補助メモリRAM2の各アドレス
iND1〜iND6へ格納し、若し、“１”のものがあれ
ば、発光素子または受光素子の不良あるいは硬貨
詰まりに基づく硬貨通路閉塞の故障と判断し、各
アドレスiND1〜iND6へ故障箇所信号としてコー
ド「１」〜「６」を格納する。 That is, since no coin has been inserted immediately after the initial state is set, the judgment is made on the assumption that the coin detection force is "0" in all cases, and the coin detectors DA 1 , DA 2 ,
Signals from MR, CR 1 to CR 3 S DA1 , S DA2 , S MR ,
If S CR1 to S CR3 are “0”, it is assumed that the status is normal and the code “0” is assigned to each address of auxiliary memory RAM 2 .
Store in iND 1 to iND 6 , and if there is a "1", it is determined that the coin passage is blocked due to a defective light emitting element or light receiving element or a coin jam, and the data is stored in each address iND 1 to iND 6 . Codes “1” to “6” are stored as failure location signals.
ついで、材質判別器COからの信号ＳCOをチエ
ツクし、前述と同様に硬貨なしの状態を正常とし
て判断のうえ、信号ＳCOが“０”であればコード
「０」を補助メモリRAM2のアドレスiND7へ格納
するが、若し、“１”であれば故障と判断してコ
ード「７」を故障箇所信号としてアドレスiND7
へ格納する。 Next, the signal S CO from the material discriminator CO is checked, and as described above, the state without a coin is considered normal. If the signal S CO is "0", the code "0" is stored in the auxiliary memory RAM 2 . It is stored in address iND 7 , but if it is “1”, it is judged as a failure and code “7” is stored as a failure location signal and stored in address iND 7 .
Store it in
つぎに、制御回路MCCからの信号CDAをチエ
ツクし、これが“０”であれば補助メモリRAM2
のアドレスiND8へコード「０」を格納するが、
若し、“１”であればコード「８」を前述と同様
にアドレスiND8へ格納する。 Next, check the signal CDA from the control circuit MCC, and if it is "0", the auxiliary memory RAM 2
Stores the code “0” to address iND 8 , but
If it is "1", code "8" is stored in address iND8 in the same manner as described above.
以上のとおり、各検査箇所をチエツクして故障
検知を行なつたうえ、各アドレスiND1〜IND3の
内容読み出しを行ない、すべてがコード「０」で
あれば“故障なし”と判断するが、コード「１」
〜「８」のいずれかがあれば“故障あり”と判断
して“故障モード”へ移り、第４図と同様のステ
ツプにより信号ＳDIS2を送出し、電話機の内部へ
設けた表示部DIS2の文字表示器により、故障箇
所と対応した数字が表示される。ただし、表示部
DIS2においては、硬貨処理回路CCCの分担する
各検査箇所の故障が各個別に一定の時間毎に逐次
表示されるが、制御回路MCC側の故障はコード
「８」と対応する数字により一括して表示され
る。 As described above, after checking each inspection point and detecting a failure, the contents of each address iND 1 to IND 3 are read out, and if all the codes are "0", it is determined that there is no failure. Code "1"
If there is any of the numbers 8 to 8, it is determined that there is a malfunction, and the system goes to the failure mode, and sends out the signal S DIS2 through the same steps as shown in Figure 4, displaying the display DIS 2 inside the phone. The character display will display the number corresponding to the fault location. However, the display
In DIS 2 , failures at each inspection point assigned to the coin processing circuit CCC are displayed individually and sequentially at regular intervals, but failures on the control circuit MCC side are collectively displayed as a code "8" and the corresponding number. will be displayed.
また、“故障なし”の場合は“正常モード”へ
移行し、制御回路MCCへ信号CDENをコード
「０」として送出した後、硬貨選別および蓄積動
作を行なうが、“故障あり”の場合は信号CDEN
がコード「１」となるため、上述のとおり、制御
回路MMC側で硬貨処理回路CCCの故障表示が行
なわれる。 In addition, if there is no failure, the system shifts to the normal mode, and after sending the signal CDEN to the control circuit MCC as code ``0'', coin sorting and accumulation operations are performed; however, if there is a failure, the signal is CDEN
Since the code becomes "1", a failure of the coin processing circuit CCC is displayed on the control circuit MMC side as described above.
ただし、制御回路MCC側における硬貨処理回
路CCC側の故障表示は、第４図のとおり、制御
回路MCCの補助メモリRAM1のアドレスiND1〜
iNDAに故障箇所信号のコード「１」〜「Ａ」が
格納されてないときにのみ行なわれるため、制御
回路MCC側にのみ故障があり、硬貨処理回路
CCC側に故障のない場合、制御回路MCC側の故
障が信号CDAにより硬貨処理回路CCC側へ与え
られ、これを故障の一部と判断した硬貨処理回路
CCC側からの信号CDENが制御回路MCC側へ戻
ることにより、制御回路MCC側が硬貨処理回路
CCC側に故障がないにもかかわらず、硬貨処理
回路CCC側故障の表示を行なうことが阻止され
ている。なお、以上の動作が一定時間中反復して
行なわれることは制御回路MCC側と同様であ
る。 However, as shown in Figure 4, the failure indication on the coin processing circuit CCC side on the control circuit MCC side is from address iND 1 to auxiliary memory RAM 1 of the control circuit MCC.
Since this is performed only when the fault location signal codes "1" to "A" are not stored in iND A , there is a fault only on the control circuit MCC side, and the coin processing circuit
If there is no failure on the CCC side, the failure on the control circuit MCC side is given to the coin processing circuit CCC side by signal CDA, and the coin processing circuit determines that this is part of the failure.
By returning the signal CDEN from the CCC side to the control circuit MCC side, the control circuit MCC side becomes the coin processing circuit.
Even though there is no failure on the CCC side, the coin processing circuit is prevented from displaying a failure on the CCC side. It should be noted that the above operation is repeated for a certain period of time, as is the case on the control circuit MCC side.
このほか、“正常モード”へ移行した後は、第
５図のとおり、材質判別器CO、硬貨検出器
DA1，DA2，MR，CR1〜CR3からの信号ＳCO，Ｓ
DA1，ＳDA2，ＳMR、に基づいて、最初に述べた硬
貨の真偽、種別の判断をプロセツサCPU2がメモ
リROM2の硬貨選別・蓄積プログラムにしたがつ
て行ない、信号ＳSM1〜ＳSM3を蓄積マグネツト
SM1〜SM3へ送出し、これらを励磁して第１図の
蓄積レバー４〜６を駆動のうえ、硬貨の種別に応
じた蓄積を行なう。 In addition, after transitioning to "normal mode", as shown in Figure 5, the material discriminator CO, coin detector
Signals S CO , S from DA 1 , DA 2 , MR, CR 1 to CR 3
Based on DA1 , S DA2 , and S MR , the processor CPU 2 judges the authenticity and type of the coin mentioned above in accordance with the coin sorting/storage program in the memory ROM 2 , and outputs signals S SM1 to S SM3. Accumulate the magnet
The coins are sent to SM 1 to SM 3 , and these are energized to drive the storage levers 4 to 6 shown in FIG. 1, and the coins are stored according to their type.
また、制御回路MCCは“正常モード”へ移行
した後、課金信号受信回路CP、硬貨検出器CR1
〜CR3，CC1〜CC3，CK1〜CK3からの信号ＳC
Ｐ，ＳCR1〜ＳCR3，ＳCC1〜ＳCC3，ＳCK1〜ＳCK3
に基づき、第３図のとおり、信号ＳRM，ＳCM1〜
ＳCM3を返却マグネツトRM、収納マグネツトCM1
〜CM3へ送出してこれらを励磁し、課金信号を検
出した信号ＳCPにしたがい低額硬貨優先の硬貨収
納を行なうと共に、信号ＳCUの送出により蓄積カ
ウンタCUTを登算させる。また、通話終了時等
のオンフツクにより“０”となるフツクスイツチ
Ｈからの信号ＳHによつて、残留硬貨の返却を行
なう。なお、硬貨収納確認、蓄積枚数等の演算も
制御回路MCCのプロセツサCPU1により、メモリ
ROM1の硬貨収納プログラムにしたがつて行なわ
れる。また、電源回路PWには信号ＳPWを与え、
オンフツク後も一定時間電源出力を生じさせ各回
路の動作保持を行なつている。 In addition, after the control circuit MCC transitions to the "normal mode", the charging signal receiving circuit CP, coin detector CR 1
~CR 3 , CC 1 ~CC 3 , CK 1 ~Signal S C from CK 3
P , S CR1 ~ S CR3 , S CC1 ~ S CC3 , S CK1 ~ S CK3
Based on this, as shown in Fig. 3, the signals S RM , S CM1 ~
Return S CM3 Magnet RM, storage magnet CM 1
~ CM 3 to excite them, and according to the signal S CP that detects the charge signal, coin storage is performed with priority given to low denomination coins, and the accumulation counter CUT is registered by sending the signal S CU . Further, the remaining coins are returned by the signal S H from the hook switch H which becomes "0" due to an on-hook at the end of a call or the like. In addition, calculations such as confirming coin storage and calculating the number of accumulated coins are also performed using processor CPU 1 of the control circuit MCC.
This is done according to the coin storage program in ROM 1 . In addition, a signal S PW is applied to the power supply circuit PW,
Even after on-hook, power output is generated for a certain period of time to maintain the operation of each circuit.
第７図以降は、他の実施例を示す故障検知実行
ステツプのフローチヤートであり、第７図は、第
３図の制御回路MCCにおいて各検査箇所のチエ
ツクを逐次行ない、いずれかが故障と判断されれ
ばコード「１」〜「Ａ」を補助メモリRAM1の特
定アドレスiNDへ格納した後、つぎの検査箇所の
チエツクを行なわず直ちに“故障モード”へ移行
する例であり、“故障モード”へ移行後は最初に
検知した故障箇所の表示のみを行ない、その故障
が回復してからつぎのステツプへ移行するものと
なつており、その他については第４図と同様に動
作する。 Figure 7 and subsequent figures are flowcharts of failure detection execution steps showing other embodiments. Figure 7 shows that the control circuit MCC of Figure 3 sequentially checks each inspection point and determines that one of them is a failure. This is an example of storing codes "1" to "A" in the specific address iND of auxiliary memory RAM 1 , and then immediately transitioning to "failure mode" without checking the next inspection point. After the transition to step 1, only the first detected fault location is displayed, and the next step is performed only after the fault has been recovered, and the rest of the process operates in the same manner as in FIG. 4.
第８図も第７図と同様、最初恥に検知した故障
箇所の表示のみを行なう例を示す硬貨処理回路
CCCにおける故障検知実行ステツプのフローチ
ヤートであり、いずれかの検査箇所が故障と判断
されれば、コード「１」から「８」を補助メモリ
RAM2の特定アドレスiNDへ格納した後、直ちに
“故障モード”へ移行する。その他については第
６図と同様である。 Figure 8, similar to Figure 7, shows an example of a coin processing circuit that only displays the malfunction location that was initially detected.
This is a flowchart of the failure detection execution steps in CCC. If any inspection point is determined to be a failure, codes "1" to "8" are stored in the auxiliary memory.
After storing to specific address iND in RAM 2 , it immediately shifts to "failure mode". Other details are the same as in FIG.
第９図は、第７図と同様に制御回路MCCの故
障検知実行ステツプを示すフローチヤートであ
り、基本動作は第７図と同様であるが、一旦“故
障モード”へ移行するとこの状態を保持し、故障
箇所の回復にかかわらず、故障箇所の表示を継続
しており、オンフツクによる電源回路PWの出力
消滅によつてのみリセツトされる。 Figure 9 is a flowchart showing the failure detection execution steps of the control circuit MCC, similar to Figure 7.The basic operation is the same as Figure 7, but once it enters the "failure mode", it maintains this state. However, regardless of recovery from the fault location, the fault location continues to be displayed, and is reset only when the output of the power supply circuit PW disappears due to on-hook.
したがつて、第７図乃至第９図においては、実
行ステツプ数が減少し、第４図、第６図に比しプ
ログラムが簡略化され、メモリROM1，ROM2の
所要容量を低減することができる。 Therefore, in FIGS. 7 to 9, the number of execution steps is reduced, the program is simplified compared to FIGS. 4 and 6, and the required capacity of the memories ROM 1 and ROM 2 is reduced. Can be done.
第１０図は、硬貨処理回路CCCの表示部DIS2
として、表示器駆動信号ＳDIS2の各ビツト毎に発
光ダイオード等の表示灯を用いた場合のフローチ
ヤートであり、第６図と基本的に同一であるが、
故障表示を行なう部分のステツプが簡略化され
る。 Figure 10 shows the display section DIS 2 of the coin processing circuit CCC.
This is a flowchart when an indicator light such as a light emitting diode is used for each bit of the display drive signal S DIS2 , and is basically the same as FIG.
The steps for displaying a failure are simplified.
第１１図は、硬貨処理回路CCC側の故障表示
をスイツチ操作により入、切する例であり、スイ
ツチSW1のONにより表示用のフラグFLGがセツ
トされ、第６図と同様の故障箇所表示が行なわれ
る。したがつて、表示部DIS2の駆動電力低減上
効果的である。 Fig. 11 is an example of turning on and off the fault display on the coin processing circuit CCC side by operating a switch. When switch SW 1 is turned ON, the display flag FLG is set, and the fault location display similar to that in Fig. 6 is shown. It is done. Therefore, it is effective in reducing the driving power of the display section DIS2 .
第１２図は、硬貨処理回路CCC側の故障表示
をスイツチSW2のON毎に更新させる例であり、
スイツチSW2のONによりつぎの故障箇所が表示
され、スイツチSW2を再度ONとするまでこの状
態を保持するため、故障箇所を逐次修理しながら
点検するのに便利である。 FIG. 12 is an example in which the failure display on the coin processing circuit CCC side is updated every time switch SW 2 is turned on.
When switch SW 2 is turned ON, the next failure location is displayed and this state is maintained until switch SW 2 is turned ON again, which is convenient for inspecting failure locations while repairing them one by one.
第１３図は、制御回路MCC側の実行動作を部
分的に示しており、検査箇所が一旦正常と判断さ
れたならば再度チエツクを行なわず、故障と判断
された検査箇所のみを反復チエツクさせる例であ
り、各検査箇所を反復チエツクしながら故障箇所
の表示を行なう場合に比し、所要時間が短縮され
る。 Figure 13 partially shows the execution operation on the control circuit MCC side, and is an example of repeatedly checking only the inspection points that are judged to be faulty, without checking them again once the inspection points are judged to be normal. This reduces the time required compared to displaying failure locations while repeatedly checking each inspection location.
なお、第９図乃至第１３図では、制御回路
MCCまたは硬貨処理回路CCC側のみを示してあ
るが、同様の実行動作を他方へ適用してもよいこ
とは勿論である。 In addition, in FIGS. 9 to 13, the control circuit
Although only the MCC or coin processing circuit CCC side is shown, it goes without saying that similar execution operations may be applied to the other side.
以上のとおり、オフフツクに伴ないプログラム
にしたがつた自己診断を行ない、故障検知により
電話機としての使用を不能にすると共に、表示部
DIS1の表示および警告音送出によつて故障の報
知を行なうため、利用者が使用に先立つオフフツ
クを行なえば、直ちに故障有無が判別すると共
に、故障箇所の表示も行なわれるため保守、点検
が極めて容易となる。 As described above, when off-hook, self-diagnosis is performed according to the program, and failure detection is performed to disable use as a telephone, and the display section
Malfunctions are notified by the DIS 1 display and warning sound, so if the user takes off the hook before use, they can immediately determine whether there is a malfunction or not, and the location of the malfunction is also displayed, making maintenance and inspection extremely easy. It becomes easier.
また、オフフツクによるループ回路の閉成と共
に故障検知を行なうため、交換機および電話回線
を含めた全回路の断線または短絡等も検知され、
確実な故障検知が行なわれる。 In addition, since failures are detected when loop circuits are closed by off-hook, disconnections or short circuits in all circuits, including exchanges and telephone lines, are also detected.
Reliable failure detection is performed.
なお、硬貨検出器DA1，DA2，CR1〜CR3，
CC1〜CC3，CK1〜K3，MR等としては同等の機
能を有する他のものを用いてもよい。また、オフ
フツクによりループ回路が直ちに形成される先ル
ープ式電話機について説明したが、硬貨投入によ
りループ回路の閉成される後ループ式電話機へ適
用しても同様であり、オフフツクに伴なつて電源
回路PWの出力を生じさせず、常時電源を各回路
へ印加しておき、オフフツクにより各プロセツサ
CPU1，CPU2の動作を開始させても同様である。
ただし、オフフツクにより電源回路PWの出力を
生じさせれば消費電力が低減され、実用上は好適
である。 In addition, the coin detectors DA 1 , DA 2 , CR 1 to CR 3 ,
Other components having equivalent functions may be used as CC 1 to CC 3 , CK 1 to K 3 , MR, etc. In addition, although we have described a loop-type telephone in which a loop circuit is immediately formed by off-hook, the same applies to a loop-type telephone in which the loop circuit is closed by inserting a coin. Power is constantly applied to each circuit without generating PW output, and each processor is controlled by off-hook.
The same thing applies when CPU 1 and CPU 2 start operating.
However, if the output of the power supply circuit PW is generated by off-hook, power consumption will be reduced, which is preferable in practice.
このほか、故障箇所の表示および“使用不能”
の報知はオンフツクによりリセツトするものとす
れば一般的であるが、一定時間のみ表示状態とさ
れてもよい。なお、永久磁石、ラツチ機構等を用
いた保持機能を有する表示器により使用不能の表
示を行なわせれば、最初の利用者がオフフツクす
るのみで故障の表示がなされ、つぎ以降の利用者
はオフフツクせずとも故障が判明するため甚だ合
理的である。 In addition, display of failure location and “unusable”
Generally, the notification is reset by on-hook, but it may be displayed only for a certain period of time. In addition, if a display device with a holding function using a permanent magnet or a latch mechanism is used to indicate that it is unusable, the failure will be displayed simply by the first user's off-hook, and subsequent users will not be able to do so. This is extremely reasonable since the malfunction is immediately obvious.
また、制御回路MCCおよび硬貨処理回路CCC
として個別のものを用いたが、マイクロプロセツ
サをプロセツサCPU1，CPU2として適用する場合
は、端子数および処理能力上２台を併用した方が
周辺回路の簡略化上有利であり、安価に目的を達
することができる。ただし、より大形のプロセツ
サを用いれば１台の使用により十分となることは
言うまでもない。 Also, control circuit MCC and coin handling circuit CCC
However, when using microprocessors as processors CPU 1 and CPU 2 , it is advantageous to use two together in terms of the number of terminals and processing capacity, as it simplifies the peripheral circuitry and is cheaper. You can reach your goal. However, it goes without saying that if a larger processor is used, one processor will be sufficient.
なお、使用不能とするにはダイヤルインパルス
接点短絡のほか、硬貨投入口の閉塞、投入硬貨の
全返却等の手段を用いることもできる。 In addition to short-circuiting the dial impulse contacts, other means such as closing the coin slot or returning all inserted coins can be used to make the coin unusable.
〔考案の効果〕
以上の説明により明らかなとおり本考案によれ
ば、電話機の硬貨通路における故障有無がオフフ
ツクのみによつて直ちに自己診断され、利用者に
対する故障の報知が使用の開始に先立つてなされ
るため、利用者に取つて甚だ便利であり、各種の
課金式公衆電話機において多大の効果を呈する。[Effects of the invention] As is clear from the above explanation, according to the invention, the presence or absence of a failure in the coin passage of the telephone can be immediately self-diagnosed solely by the off-hook, and the failure can be notified to the user prior to the start of use. Therefore, it is extremely convenient for users, and has great effects in various charge-type public telephones.
図は本考案の実施例を示し、第１図は硬貨収納
部の構成を示す概念図、第２図は公衆電話機の全
構成を示すブロツク図、第３図は制御回路の構成
ならびに信号の入出力状況を示すブロツク図、第
４図は制御回路による故障検知実行ステツプのフ
ローチヤート、第５図は硬貨処理回路の構成なら
びに信号の入出力状況を示すブロツク図、第６図
は硬貨処理回路による故障検知実行ステツプのフ
ローチヤート、第７図乃至第１３図は他の実施例
を示す故障検知実行ステツプのフローチヤートで
ある。
MCC……制御回路、CCC……硬貨処理回路、
CPU1，CPU2……プロセツサ、ROM1，ROM2…
…メモリ（記憶装置）、RAM1，RAM2……補助メ
モリ（補助記憶装置）、Ｉ／O1……入出力回路
（オフフツク検出手段）、CO……材質判別器、
DA1，DA2，CR1〜CR3，CC1〜CC3，CK1〜
CK3，MR……硬貨検出器、CUT……蓄積カウン
タ、CB……金庫装着スイツチ、TCC……通話制
御回路、CP……課金信号受信回路、Ｈ……フツ
クスイツチ、DIS1，DIS2……表示部（報知回
路）、WT……警告音送出回路（報知回路）。
The figures show an embodiment of the present invention; Fig. 1 is a conceptual diagram showing the structure of the coin storage section; Fig. 2 is a block diagram showing the entire structure of a public telephone; and Fig. 3 shows the structure of the control circuit and signal input. Figure 4 is a flowchart of the failure detection execution step by the control circuit, Figure 5 is a block diagram showing the configuration of the coin processing circuit and signal input/output status, Figure 6 is the flowchart of the coin processing circuit. Flowchart of Failure Detection Execution Step FIGS. 7 to 13 are flowcharts of the failure detection execution step showing other embodiments. MCC...control circuit, CCC...coin processing circuit,
CPU 1 , CPU 2 ...Processor, ROM 1 , ROM 2 ...
...Memory (storage device), RAM 1 , RAM 2 ...Auxiliary memory (auxiliary storage device), I/O 1 ...Input/output circuit (off-hook detection means), CO...Material discriminator,
DA 1 , DA 2 , CR 1 ~ CR 3 , CC 1 ~ CC 3 , CK 1 ~
CK 3 , MR... Coin detector, CUT... Accumulation counter, CB... Safe-mounted switch, TCC... Call control circuit, CP... Charging signal receiving circuit, H... Hook switch, DIS 1 , DIS 2 ... Display section (notification circuit), WT...Warning sound transmission circuit (notification circuit).
Claims (1)
硬貨検出器を配置し、該各硬貨検出器の各検出々
力に応じて硬貨選別・蓄積プログラムならびに硬
貨収納プログラムを実行し通話制御を行なう公衆
電話機において、オフフツクを検出するオフフツ
ク検出手段と、前記各硬貨検出器の各検出々力を
順次にチエツクする故障検知プログラムを格納し
た記憶装置と、前記オフフツク検出手段の出力に
応じ前記故障検知プログラムに基づいて前記各硬
貨検出器の各検出々力を瞬時の間にチエツクして
各々の論理値がすべて初期状態であるとき“故障
なし”と判断し前記通話制御を行ないかつ前記論
理値の一つ以上が初期状態でないときには“故障
あり”と判断するプロセツサと、該プロセツサが
“故障あり”と判断したとき利用者に対して故障
の報知を行なう報知回路とを備えたことを特徴と
する故障報知式公衆電話機。 A plurality of coin detectors are arranged in the coin path between the coin input slot and the storage safe, and a coin sorting/accumulation program and a coin storage program are executed according to the detection power of each coin detector to control telephone calls. In the telephone, an off-hook detection means for detecting an off-hook, a storage device storing a failure detection program for sequentially checking each detection force of each of the coin detectors, and a storage device storing a failure detection program according to an output of the off-hook detection means. Based on this, the detection power of each of the coin detectors is instantaneously checked, and when all of the logical values are in the initial state, it is determined that there is no failure, and the call control is performed and one of the logical values is checked. A failure notification system characterized by comprising a processor that determines that there is a failure when the above is not the initial state, and a notification circuit that notifies the user of the failure when the processor determines that there is a failure. public telephone.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170183U JPS58173958U (en) | 1983-04-07 | 1983-04-07 | Malfunction alert public telephone |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170183U JPS58173958U (en) | 1983-04-07 | 1983-04-07 | Malfunction alert public telephone |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173958U JPS58173958U (en) | 1983-11-21 |
| JPS6115645Y2 true JPS6115645Y2 (en) | 1986-05-15 |
Family
ID=30062410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170183U Granted JPS58173958U (en) | 1983-04-07 | 1983-04-07 | Malfunction alert public telephone |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173958U (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192106A (en) * | 1975-02-12 | 1976-08-12 | ||
| JPS52127003A (en) * | 1976-04-19 | 1977-10-25 | Hitachi Ltd | Communication control device for switching lines |
-
1983
- 1983-04-07 JP JP5170183U patent/JPS58173958U/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192106A (en) * | 1975-02-12 | 1976-08-12 | ||
| JPS52127003A (en) * | 1976-04-19 | 1977-10-25 | Hitachi Ltd | Communication control device for switching lines |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173958U (en) | 1983-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896446A (en) | Coin operated telephone auditor | |
| JPS6342900B2 (en) | ||
| JPS6115645Y2 (en) | ||
| EP0188139B1 (en) | Control and monitoring system for a pay-telephone | |
| JPS6115646Y2 (en) | ||
| JPS6115647Y2 (en) | ||
| JPS6342461B2 (en) | ||
| JPS6342462B2 (en) | ||
| JPS5845224B2 (en) | public telephone | |
| JPS5842989B2 (en) | Malfunction display public telephone | |
| JP4441985B2 (en) | Slot machine security equipment | |
| JPS5842988B2 (en) | Self-diagnostic public telephone | |
| JPS5842990B2 (en) | Automatic test-type public telephone | |
| JP2556392B2 (en) | Public telephone | |
| JPS5845223B2 (en) | public telephone | |
| JPH0150154B2 (en) | ||
| JPS6145578Y2 (en) | ||
| KR830001677B1 (en) | Payphone | |
| JP2556396B2 (en) | Public telephone | |
| JPH0137899B2 (en) | ||
| TW305980B (en) | Coin receiving apparatus | |
| JPS58107994A (en) | Coin processing system | |
| JPS6336761Y2 (en) | ||
| JPS59226990A (en) | Coin processor | |
| JPH063628B2 (en) | Coin storage device |