JPS6115520B2 - - Google Patents
Info
- Publication number
- JPS6115520B2 JPS6115520B2 JP13969478A JP13969478A JPS6115520B2 JP S6115520 B2 JPS6115520 B2 JP S6115520B2 JP 13969478 A JP13969478 A JP 13969478A JP 13969478 A JP13969478 A JP 13969478A JP S6115520 B2 JPS6115520 B2 JP S6115520B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- select line
- line
- diodes
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置その他で、三値論理回路
の記憶回路として使用するに適する三値のプログ
ラマブル読出専用記憶回路（以下「PROM」とい
う。）に関する。
の記憶回路として使用するに適する三値のプログ
ラマブル読出専用記憶回路（以下「PROM」とい
う。）に関する。
電気的に書込が可能であつて、一旦書込まれる
と固定的記憶として読出専用に使用されるPROM
が広く用いられている。従来、二値論理回路用と
して、第１図に一例を示すように、アドレス線Ａ
とセレクト線Ｓとの間に、各交点毎に２個のダイ
オードD1およびD2が互いに逆方向に直列接続さ
れた回路が知られている。第１図の例では、ダイ
オードD1は破壊されやすいダイオードで、ダイ
オードD1に一定値以上の逆方向電圧を印加する
と容易に破壊導通するように構成されている。書
込時には、セレクト線Ｓに対してアドレス線に正
電圧を印加することにより、ダイオードD1を破
壊すれば論理「１」、破壊しないものは論理
「０」とすることができる。読出は、このダイオ
ードD1の破壊の有無を検出することにより行わ
れる。
と固定的記憶として読出専用に使用されるPROM
が広く用いられている。従来、二値論理回路用と
して、第１図に一例を示すように、アドレス線Ａ
とセレクト線Ｓとの間に、各交点毎に２個のダイ
オードD1およびD2が互いに逆方向に直列接続さ
れた回路が知られている。第１図の例では、ダイ
オードD1は破壊されやすいダイオードで、ダイ
オードD1に一定値以上の逆方向電圧を印加する
と容易に破壊導通するように構成されている。書
込時には、セレクト線Ｓに対してアドレス線に正
電圧を印加することにより、ダイオードD1を破
壊すれば論理「１」、破壊しないものは論理
「０」とすることができる。読出は、このダイオ
ードD1の破壊の有無を検出することにより行わ
れる。
この記憶回路は安価に製造することができ動作
が確実であるので、本発明はこれを三値論理回路
用として提供するものである。すなわち、本発明
は三値論理回路用の安価かつ動作の確実なPROM
を提供することを目的とする。
が確実であるので、本発明はこれを三値論理回路
用として提供するものである。すなわち、本発明
は三値論理回路用の安価かつ動作の確実なPROM
を提供することを目的とする。
本発明は、セレクト線と、このセレクト線に交
又し互いに並行する第一および第二のアドレス線
と、上記セレクト線と上記第一のアドレス線との
間に接続された破壊されやすいダイオードおよび
このダイオードと逆方向のｎ個のダイオードの直
列回路と、上記セレクト線と上記第二のアドレス
線との間に接続された破壊されやすいダイオード
およびこのダイオードと逆方向のｍ個のダイオー
ドの直列回路とを備えたことを特徴とする。
又し互いに並行する第一および第二のアドレス線
と、上記セレクト線と上記第一のアドレス線との
間に接続された破壊されやすいダイオードおよび
このダイオードと逆方向のｎ個のダイオードの直
列回路と、上記セレクト線と上記第二のアドレス
線との間に接続された破壊されやすいダイオード
およびこのダイオードと逆方向のｍ個のダイオー
ドの直列回路とを備えたことを特徴とする。
ただし、ｎ，ｍは１以上の整数で、ｍとｎは等
しくない。
しくない。
以下実施例図面により詳しく説明する。
第２図は本発明実施例回路図である。A1およ
びA2はそれぞれアドレス線、Ｓはセレクト線を
示す。図はマトリクス状に互いに直交するアドレ
ス線およびセレクト線の１個の交点について示し
たものである。アドレス線A1とセレクト線Ｓの
間には、破壊されやすいダイオードD3と、これ
に直列にｎ個の通常のダイオードＤoが、上記ダ
イオードD3とは逆方向に接続されている。ま
た、アドレス線A2とセレクト線Ｓの間には、破
壊されやすいダイオードD4と、これに直列にｍ
個のダイオードＤnが、上記ダイオードD4とは逆
方向に接続されている。
びA2はそれぞれアドレス線、Ｓはセレクト線を
示す。図はマトリクス状に互いに直交するアドレ
ス線およびセレクト線の１個の交点について示し
たものである。アドレス線A1とセレクト線Ｓの
間には、破壊されやすいダイオードD3と、これ
に直列にｎ個の通常のダイオードＤoが、上記ダ
イオードD3とは逆方向に接続されている。ま
た、アドレス線A2とセレクト線Ｓの間には、破
壊されやすいダイオードD4と、これに直列にｍ
個のダイオードＤnが、上記ダイオードD4とは逆
方向に接続されている。
ここで、ｎ，ｍは１以上の整数で互いに等しく
ない。一例としてｎは１、ｍは３である。
ない。一例としてｎは１、ｍは３である。
このように構成された回路の書込動作を説明す
ると、論理「０」の書込セレクト線Ｓに対して、
アドレス線A1にレベルの高い正の電圧を印加し
て、ダイオードD3を破壊導通することにより行
われる。論理「１」の書込はセレクト線Ｓに対し
て、アドレス線A2にレベルの高い正の電圧を印
加して、ダイオードD4を破壊導通することによ
り行われる。また、いずれのダイオードD3また
はD4をも破壊しなければ論理「２」である。
ると、論理「０」の書込セレクト線Ｓに対して、
アドレス線A1にレベルの高い正の電圧を印加し
て、ダイオードD3を破壊導通することにより行
われる。論理「１」の書込はセレクト線Ｓに対し
て、アドレス線A2にレベルの高い正の電圧を印
加して、ダイオードD4を破壊導通することによ
り行われる。また、いずれのダイオードD3また
はD4をも破壊しなければ論理「２」である。
このように書込まれた記憶回路の読出は、アド
レス線A1とA2を接続し、ダイオードＤoおよびＤ
nが順方向にバイアスされるように、アドレス線
Ａとセレクト線Ｓに電圧を与える。論理「０」が
書込まれているときには、ダイオードD3が破壊
導通しているので、アドレス線Ａとセレクト線Ｓ
との間に、ダイオードＤoのｎ個分の順方向電圧
nVDが現われる。論理「１」が書込まれていると
きには、ダイオードD4が破壊導通しているの
で、アドレス線Ａとセレクト線Ｓとの間に、ダイ
オードＤnのｍ個分の順方向電圧mVDが現われ
る。論理「２」が書込まれているときには、ダイ
オードD3およびD4は破壊されず不導通状態であ
るので、アドレス線Ａとセレクト線Ｓとの間に
は、与えた電圧がそのまま現われる。このように
三値の状態を単純に識別することができる。
レス線A1とA2を接続し、ダイオードＤoおよびＤ
nが順方向にバイアスされるように、アドレス線
Ａとセレクト線Ｓに電圧を与える。論理「０」が
書込まれているときには、ダイオードD3が破壊
導通しているので、アドレス線Ａとセレクト線Ｓ
との間に、ダイオードＤoのｎ個分の順方向電圧
nVDが現われる。論理「１」が書込まれていると
きには、ダイオードD4が破壊導通しているの
で、アドレス線Ａとセレクト線Ｓとの間に、ダイ
オードＤnのｍ個分の順方向電圧mVDが現われ
る。論理「２」が書込まれているときには、ダイ
オードD3およびD4は破壊されず不導通状態であ
るので、アドレス線Ａとセレクト線Ｓとの間に
は、与えた電圧がそのまま現われる。このように
三値の状態を単純に識別することができる。
第３図は本発明の別の実施例回路図である。こ
の例は第２図と比較するとわかるように、各ダイ
オードの向きを変えて構成されたものであつて、
電圧の極性を変更することによつて、第２図の例
と同様に動作させることができる。
の例は第２図と比較するとわかるように、各ダイ
オードの向きを変えて構成されたものであつて、
電圧の極性を変更することによつて、第２図の例
と同様に動作させることができる。
このように本発明によれば、三値論理回路用の
PROMを得る。本発明によるPROMは、構成が単
純であつて、集積回路として製造することに極め
て適している。また、動作も単純であつて、安定
かつ確実な動作を行うことのできる優れた特長が
ある。
PROMを得る。本発明によるPROMは、構成が単
純であつて、集積回路として製造することに極め
て適している。また、動作も単純であつて、安定
かつ確実な動作を行うことのできる優れた特長が
ある。
第１図は従来例の二値PROMの回路図。第２図
は本発明実施例PROMの回路図。第３図は本発明
の別の実施例PROMの回路図。 Ａ，A1，A2…アドレス線、Ｓ…セレクト線、
D1，D3，D4…破壊されやすいダイオード、D2，
Ｄo，Ｄn…ダイオード。
は本発明実施例PROMの回路図。第３図は本発明
の別の実施例PROMの回路図。 Ａ，A1，A2…アドレス線、Ｓ…セレクト線、
D1，D3，D4…破壊されやすいダイオード、D2，
Ｄo，Ｄn…ダイオード。
Claims (1)
- １ セレクト線S1と、このセレクト線に交又し互
いに並行する第一および第二のアドレス線A1，
A2と、上記セレクト線と上記第一のアドレス線
A1との間に接続された破壊されやすいダイオー
ドD3およびこのダイオードD3と逆方向のｎ個の
ダイオードＤoの直列回路と、上記セレクト線と
上記第二のアドレス線A2との間に接続された破
壊されやすいダイオードD4およびこのダイオー
ドD4と逆方向のｍ個のダイオードＤnの直列回路
とを備えた三値プログラマブル読出専用記憶回
路。ただし、上記ｍ，ｎは互いに等しくない１以
上の整数とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13969478A JPS5567997A (en) | 1978-11-13 | 1978-11-13 | Ternary programmable read-only memory circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13969478A JPS5567997A (en) | 1978-11-13 | 1978-11-13 | Ternary programmable read-only memory circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5567997A JPS5567997A (en) | 1980-05-22 |
| JPS6115520B2 true JPS6115520B2 (ja) | 1986-04-24 |
Family
ID=15251232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13969478A Granted JPS5567997A (en) | 1978-11-13 | 1978-11-13 | Ternary programmable read-only memory circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5567997A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267619A (ja) * | 1986-05-15 | 1987-11-20 | Kanbayashi Seisakusho:Kk | 流量測定装置 |
| JPH01107112A (ja) * | 1987-10-20 | 1989-04-25 | Aichi Tokei Denki Co Ltd | 水道メータ |
| JPH02133614U (ja) * | 1989-04-12 | 1990-11-06 | ||
| JPH0341316A (ja) * | 1989-07-07 | 1991-02-21 | Tokico Ltd | タービン式流量計 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441167A (en) * | 1981-12-03 | 1984-04-03 | Raytheon Company | Reprogrammable read only memory |
| JPH02260298A (ja) * | 1989-03-31 | 1990-10-23 | Oki Electric Ind Co Ltd | 不揮発性多値メモリ装置 |
-
1978
- 1978-11-13 JP JP13969478A patent/JPS5567997A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267619A (ja) * | 1986-05-15 | 1987-11-20 | Kanbayashi Seisakusho:Kk | 流量測定装置 |
| JPH01107112A (ja) * | 1987-10-20 | 1989-04-25 | Aichi Tokei Denki Co Ltd | 水道メータ |
| JPH02133614U (ja) * | 1989-04-12 | 1990-11-06 | ||
| JPH0341316A (ja) * | 1989-07-07 | 1991-02-21 | Tokico Ltd | タービン式流量計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5567997A (en) | 1980-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4125877A (en) | Dual port random access memory storage cell | |
| KR940018974A (ko) | 반도체기억장치(semiconductor memory device) | |
| US4103823A (en) | Parity checking scheme for detecting word line failure in multiple byte arrays | |
| JPS6115520B2 (ja) | ||
| US5063539A (en) | Ferroelectric memory with diode isolation | |
| KR910014938A (ko) | 향상된 di/dt 제어가 가능한 집적회로 메모리 | |
| JPS6010364A (ja) | デイレクトリ・メモリ・システム | |
| US6687168B2 (en) | Method for writing data bits to a memory array | |
| US3936810A (en) | Sense line balancing circuit | |
| US3492661A (en) | Monolithic associative memory cell | |
| JP4152263B2 (ja) | データストレージメモリの複数のアレイのためのアドレス構造及び方法 | |
| EP0037734B1 (en) | Semiconductor memory chip, and a memory device including such chips | |
| JPS6117077B2 (ja) | ||
| JPS5951021B2 (ja) | 論理演算装置 | |
| JPS61144791A (ja) | ランダム・アクセス・メモリ | |
| KR100278283B1 (ko) | 컨텐트 어드레서블 메모리 디바이스 | |
| JPS6089895A (ja) | 半導体記憶装置 | |
| JPS6271096A (ja) | 半導体集積回路装置 | |
| JPH09232450A (ja) | 半導体装置 | |
| JPS6089700U (ja) | 記憶回路 | |
| JPS58111184A (ja) | 記憶装置 | |
| JPH0294196A (ja) | 化合物半導体スタティックメモリのメモリセル | |
| JPS63179496A (ja) | ワ−ドリセツタ−回路 | |
| JPS585128U (ja) | エンコ−ド回路 | |
| JPH0335752B2 (ja) |