JPS61148555A - インタフエ−ス制御装置 - Google Patents
インタフエ−ス制御装置Info
- Publication number
- JPS61148555A JPS61148555A JP59270193A JP27019384A JPS61148555A JP S61148555 A JPS61148555 A JP S61148555A JP 59270193 A JP59270193 A JP 59270193A JP 27019384 A JP27019384 A JP 27019384A JP S61148555 A JPS61148555 A JP S61148555A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- data transfer
- data
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ処理システムの中央処理装置および主
記憶回路と外部装置の間に介在されて、前記中央処理装
置からの命令で、主記憶装置と外部装置間のデータ転送
制御を行なうインタフェース制御装置に関し、特にシス
テム迂転中にエラー検出機能の正常性を確認することを
可能とするための改良に関する。 ・ 従来技術 インタフェース制御装置1123は、第2図に示すよう
に、中央処理装gl121および主記憶装置22と共通
入出力バス25を介して接続され、中央処理装置21の
命令によって外部装置26と主記憶装置2211jlの
データ転送の制御を行なう。図中24は他の周辺制gl
装置を示す。
記憶回路と外部装置の間に介在されて、前記中央処理装
置からの命令で、主記憶装置と外部装置間のデータ転送
制御を行なうインタフェース制御装置に関し、特にシス
テム迂転中にエラー検出機能の正常性を確認することを
可能とするための改良に関する。 ・ 従来技術 インタフェース制御装置1123は、第2図に示すよう
に、中央処理装gl121および主記憶装置22と共通
入出力バス25を介して接続され、中央処理装置21の
命令によって外部装置26と主記憶装置2211jlの
データ転送の制御を行なう。図中24は他の周辺制gl
装置を示す。
従来のインタフェース制御装置23は、共通入出力バス
25に接続された共通バス制御回路8.外部装置26と
の間のデータ転送を制御するデータ転送制御回路11.
転送データのエラー検出を行なうためのエラー検出回路
5.外部装置2Bに接続された外部インタフェース制御
回路12.共通バス制御回路8および外部インタフェー
ス制御回路12に接続されて中央処理装置21から入力
される命令の解読および実行を行なう命令解読実行制御
回路9等から構成され、中央処理装置21の命令によっ
て外部装置δ26と主記憶装置22間のデータ転送制御
を行なう、転送データはエラー検出回路5によってチェ
ックされ、エラー検出回路5が転送データのエラーを検
出したときは、中央処理装置21へ報告すると共に外部
インタフェース制御回路12から外部装置26に対して
データ転送を中止させる信号を送出する。これによって
、転送データの信頼性を保証している。エラー検出回路
5は、例えば、冗長度を有するデータ線に対する垂直パ
リティチェックを行なうようなハードウェアであっても
よいし、またはCRC,LRC,水平パリティチェック
のように主としてファームウェアでエラーチェックを実
現するものであってもよい。
25に接続された共通バス制御回路8.外部装置26と
の間のデータ転送を制御するデータ転送制御回路11.
転送データのエラー検出を行なうためのエラー検出回路
5.外部装置2Bに接続された外部インタフェース制御
回路12.共通バス制御回路8および外部インタフェー
ス制御回路12に接続されて中央処理装置21から入力
される命令の解読および実行を行なう命令解読実行制御
回路9等から構成され、中央処理装置21の命令によっ
て外部装置δ26と主記憶装置22間のデータ転送制御
を行なう、転送データはエラー検出回路5によってチェ
ックされ、エラー検出回路5が転送データのエラーを検
出したときは、中央処理装置21へ報告すると共に外部
インタフェース制御回路12から外部装置26に対して
データ転送を中止させる信号を送出する。これによって
、転送データの信頼性を保証している。エラー検出回路
5は、例えば、冗長度を有するデータ線に対する垂直パ
リティチェックを行なうようなハードウェアであっても
よいし、またはCRC,LRC,水平パリティチェック
のように主としてファームウェアでエラーチェックを実
現するものであってもよい。
上述した従来のインタフェース制御装置のエラー検出機
能は、当該システムの運転停止中においてオフラインチ
ェック時の確認項目としての試験が実行されてチェック
され、データ転送に際してデータを保全するために万全
を期している。しかし、当該システムの運転中にエラー
チェック機能の動作試験をすることはない、従って、シ
ステム運転中に突然エラー検出機能が故障した際には、
データの正常性が保証されず、エラーを伴ったまま処理
が続行されるという欠点がある。また、例えば長時間に
亘り間欠的にデータを収集。
能は、当該システムの運転停止中においてオフラインチ
ェック時の確認項目としての試験が実行されてチェック
され、データ転送に際してデータを保全するために万全
を期している。しかし、当該システムの運転中にエラー
チェック機能の動作試験をすることはない、従って、シ
ステム運転中に突然エラー検出機能が故障した際には、
データの正常性が保証されず、エラーを伴ったまま処理
が続行されるという欠点がある。また、例えば長時間に
亘り間欠的にデータを収集。
制御するようなプロセスコントロールシステム等におい
てはエラー検出機能が正常に動作しているかどうかを確
認することができない。
てはエラー検出機能が正常に動作しているかどうかを確
認することができない。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、外部機器
を接続し、システムを運転中に中央処理装置からの命令
によって適時エラー検出機能をチェックすることができ
るインタフェース制御装置を提供し、もってシステムの
信頼性を向上させることにある。
を接続し、システムを運転中に中央処理装置からの命令
によって適時エラー検出機能をチェックすることができ
るインタフェース制御装置を提供し、もってシステムの
信頼性を向上させることにある。
発明の構成
本発明のインタフェース制御装置は、中央処理装置の共
通入出力バスに接続され、外部袋♂と主記憶装置間のデ
ータ転送を制御するデータ転送制御回路と、転送データ
のエラーを検出するためのエラー検出回路と、外部装置
のデータ転送を制御しかつ上記エラー検出回路のエラー
検出によって前記外部装置のデータ転送動作を停止させ
る外部インタフェース制御回路等を含み、前記中央処理
装置からの命令によって主記憶装置と前記外部装置間の
データ転送制御を行なうインタフェース制御装置におい
て、前記中央処理装置からのエラー挿入命令によって転
送データに故意にエラーを挿入するエラー挿入指示回路
と、前記エラー検出回路の検査結果および上記エラー挿
入指示回路によってエラー挿入したことを状態語として
格納し前記中央処理装置に報告するステータスレジスタ
回路と、上記故意のエラー挿入によって前記エラー検出
回路がエラー検出したときは前記外部インタフェース制
御回路から外部装置への転送停止信号を禁1ト、シ、逆
にエラー検出しないときは外部装置のデータ転送動作を
停止させるようにする判断回路とを備えて、システムの
動作中に前記エラー検出回路の正常性を確認することを
可能としたことを特徴とする。
通入出力バスに接続され、外部袋♂と主記憶装置間のデ
ータ転送を制御するデータ転送制御回路と、転送データ
のエラーを検出するためのエラー検出回路と、外部装置
のデータ転送を制御しかつ上記エラー検出回路のエラー
検出によって前記外部装置のデータ転送動作を停止させ
る外部インタフェース制御回路等を含み、前記中央処理
装置からの命令によって主記憶装置と前記外部装置間の
データ転送制御を行なうインタフェース制御装置におい
て、前記中央処理装置からのエラー挿入命令によって転
送データに故意にエラーを挿入するエラー挿入指示回路
と、前記エラー検出回路の検査結果および上記エラー挿
入指示回路によってエラー挿入したことを状態語として
格納し前記中央処理装置に報告するステータスレジスタ
回路と、上記故意のエラー挿入によって前記エラー検出
回路がエラー検出したときは前記外部インタフェース制
御回路から外部装置への転送停止信号を禁1ト、シ、逆
にエラー検出しないときは外部装置のデータ転送動作を
停止させるようにする判断回路とを備えて、システムの
動作中に前記エラー検出回路の正常性を確認することを
可能としたことを特徴とする。
発明の実施例
次に、本発明について1図面を参照して詳細に説明する
。
。
第1図は1本発明の一実施例を示すブロック図である。
すなわち、共通入出力バス25に接続されたドライバレ
ジ−へ回路1と、外部装置26に接続されたドライバレ
シーバ回路2との間に出力デ−タレンスタ3および入力
データレシスタ4を介在させ、共通入出力バス25から
入力されたデータは出力データレシスタ3に−R蓄Ft
されてドライバレシーバ回路2から外部装置26へ送出
され、外部装置26からドライバレシーバ回路2に入力
されたデータは入力データレジスタ4に−Pf蓄積され
てから共通入出力バス25へ送出される。ドライバレシ
ーバ回路1とドライバレジ−へ回路2間のデータ経路中
には、データ変換、データ幅の調整その他のデータ加工
手段が含まれる場合もあるが、第1図においてはこれら
の記載は省略している。上に代のデータ転送は、中央処
理装置21から共通バス制御回路8に入力されたデータ
転送命令を命令解読実行制御回路9が解読して、データ
転送制御回路10と外部インタフェース制御回路12に
動作指示することにより、データ転送制御回路10と外
部インタフェース制御回路12の制御の下で行なわれる
。
ジ−へ回路1と、外部装置26に接続されたドライバレ
シーバ回路2との間に出力デ−タレンスタ3および入力
データレシスタ4を介在させ、共通入出力バス25から
入力されたデータは出力データレシスタ3に−R蓄Ft
されてドライバレシーバ回路2から外部装置26へ送出
され、外部装置26からドライバレシーバ回路2に入力
されたデータは入力データレジスタ4に−Pf蓄積され
てから共通入出力バス25へ送出される。ドライバレシ
ーバ回路1とドライバレジ−へ回路2間のデータ経路中
には、データ変換、データ幅の調整その他のデータ加工
手段が含まれる場合もあるが、第1図においてはこれら
の記載は省略している。上に代のデータ転送は、中央処
理装置21から共通バス制御回路8に入力されたデータ
転送命令を命令解読実行制御回路9が解読して、データ
転送制御回路10と外部インタフェース制御回路12に
動作指示することにより、データ転送制御回路10と外
部インタフェース制御回路12の制御の下で行なわれる
。
データ転送中の出力データレジスタ3または入力データ
レジスタ4の出力データはエラー検出回路5によって常
時エラーチェックされる。エラーチェックは、パリティ
チェックまたはCRCチェック等によって行なうことは
従来と同様である。エラーが検出された場合は、その状
態をステータスレジスタ回路13に格納し、共通バス制
御回路8を介して中央処理装置21に通知すると同時に
、判断回路14が外部インタフェース制御回路12を介
して外部装置28にエラー報告を行ない、データ転送を
停止上するように動作する。外部装置26へのエラー報
告は制帽15のうちの1本を使用して行なう。
レジスタ4の出力データはエラー検出回路5によって常
時エラーチェックされる。エラーチェックは、パリティ
チェックまたはCRCチェック等によって行なうことは
従来と同様である。エラーが検出された場合は、その状
態をステータスレジスタ回路13に格納し、共通バス制
御回路8を介して中央処理装置21に通知すると同時に
、判断回路14が外部インタフェース制御回路12を介
して外部装置28にエラー報告を行ない、データ転送を
停止上するように動作する。外部装置26へのエラー報
告は制帽15のうちの1本を使用して行なう。
しかし1本実施例においては、システム運転中に中央処
理装置21から適時エラー挿入命令を発出してエラー検
出回路5の機能チェックを行なうことができるようにし
ている。命令解読実行制御回路9は、中央処理装置21
から入力されたエラー挿入命令を解釈し、エラー挿入指
示回路7にセットする。エラー挿入指示回路7にエラー
挿入命令がセットされると、エラー挿入実行制御回路6
は、データ転送が開始されたとき、出力データレジスタ
3または入力データレジスタ4に故意にエラーを挿入す
る。エラー挿入は、転送されるデータの性格に応じて、
例えば何語目かに故意にパリティエラーを発生させるよ
うにするか、またはデータをI JtIドロップアウト
させること等の任意の方法によって行なう、エラー検出
回路5が正常に動作すれば、上述の故意に与えたエラー
はエラー検出回路5によって検出され、その状態語がス
テータスレジスタ回路13に格納される。ステータスレ
ジスタ回路13には、エラー挿入指示回路7の出力によ
ってエラー挿入状態にあることを示す′妖態語も格納さ
れており、中央処理装置21は共通バス制御回路8を通
してステータスレジスタ回路13の内容を読取ることに
よりエラー検出機能が正常であることを知ることができ
る。なお、判断回路14は、エラー挿入指示回路7の出
力とエラー検出回路5の出力とによって故意に挿入され
たエラー検出に対しては、エラー検出報告を外部インタ
フェース制御回路12から制御線15に出力させないよ
うに動作してデータ転送が中断されないようにする。ま
た、故意にエラー挿入をしたにも拘らずエラー検出がさ
れない場合は逆に外部インタフェース制御回路12が直
ちに外部装置2Bにデータ転送を停止させるように動作
する。従って、本実施例はエラー検出機能が正常に動作
しない場合は直ちにデータ転送を停止させてデータ誤り
を未然に防止することができるという効果がある。なお
、エラー挿入によって転送データ自体が変ることがない
ように工夫されることは勿論である。
理装置21から適時エラー挿入命令を発出してエラー検
出回路5の機能チェックを行なうことができるようにし
ている。命令解読実行制御回路9は、中央処理装置21
から入力されたエラー挿入命令を解釈し、エラー挿入指
示回路7にセットする。エラー挿入指示回路7にエラー
挿入命令がセットされると、エラー挿入実行制御回路6
は、データ転送が開始されたとき、出力データレジスタ
3または入力データレジスタ4に故意にエラーを挿入す
る。エラー挿入は、転送されるデータの性格に応じて、
例えば何語目かに故意にパリティエラーを発生させるよ
うにするか、またはデータをI JtIドロップアウト
させること等の任意の方法によって行なう、エラー検出
回路5が正常に動作すれば、上述の故意に与えたエラー
はエラー検出回路5によって検出され、その状態語がス
テータスレジスタ回路13に格納される。ステータスレ
ジスタ回路13には、エラー挿入指示回路7の出力によ
ってエラー挿入状態にあることを示す′妖態語も格納さ
れており、中央処理装置21は共通バス制御回路8を通
してステータスレジスタ回路13の内容を読取ることに
よりエラー検出機能が正常であることを知ることができ
る。なお、判断回路14は、エラー挿入指示回路7の出
力とエラー検出回路5の出力とによって故意に挿入され
たエラー検出に対しては、エラー検出報告を外部インタ
フェース制御回路12から制御線15に出力させないよ
うに動作してデータ転送が中断されないようにする。ま
た、故意にエラー挿入をしたにも拘らずエラー検出がさ
れない場合は逆に外部インタフェース制御回路12が直
ちに外部装置2Bにデータ転送を停止させるように動作
する。従って、本実施例はエラー検出機能が正常に動作
しない場合は直ちにデータ転送を停止させてデータ誤り
を未然に防止することができるという効果がある。なお
、エラー挿入によって転送データ自体が変ることがない
ように工夫されることは勿論である。
なお、本発明は、上述のようなデータ経路に関するエラ
ー検出機能の他、例えば共通バス上のハンドシェイクに
かかわる制御信号の誤動作チェック等に関しても適用す
ることが可能である。
ー検出機能の他、例えば共通バス上のハンドシェイクに
かかわる制御信号の誤動作チェック等に関しても適用す
ることが可能である。
発明の効果
以上のように1本発明においては、中央処理装置からの
エラー挿入命令によって故意にエラーを挿入してエラー
チェック機能の正常性を確認できるように構成したから
、長時間連続運転を行なうようなシステムにおいても、
オフラインにしてエラーチェック機能の試験を行なうこ
となく、システム運転中に随時エラーチェック機能を確
認し、データの信頼性を向上することができるという効
果がある。
エラー挿入命令によって故意にエラーを挿入してエラー
チェック機能の正常性を確認できるように構成したから
、長時間連続運転を行なうようなシステムにおいても、
オフラインにしてエラーチェック機能の試験を行なうこ
となく、システム運転中に随時エラーチェック機能を確
認し、データの信頼性を向上することができるという効
果がある。
第1図は本発明の一実施例を示すプaツク図、第2図は
データ処理システムおよび従来のインタフェース制御装
置の一例を示す図である。 図において、1.2:ドライバレシーバ回路、3:出力
データレジスタ、4:入力データレジスタ、5:エラー
検出回路、6:エラー挿入実行制御回路、7:エラー挿
入指示回路、8:共通バス制御回路、9:命令解読実行
制御回路、10:データ転送制御回路、11:データ転
送制御回路、12:・ 外部インタフェース制御回路、
13:ステータスレジスタ回路、14:#断回路、15
:制御線、21:中央処理装置、22:主記憶装置、2
3:インタフェース制g!J装置、24:崗辺制り#装
置、25:共通入出力バス、28:外部装置。
データ処理システムおよび従来のインタフェース制御装
置の一例を示す図である。 図において、1.2:ドライバレシーバ回路、3:出力
データレジスタ、4:入力データレジスタ、5:エラー
検出回路、6:エラー挿入実行制御回路、7:エラー挿
入指示回路、8:共通バス制御回路、9:命令解読実行
制御回路、10:データ転送制御回路、11:データ転
送制御回路、12:・ 外部インタフェース制御回路、
13:ステータスレジスタ回路、14:#断回路、15
:制御線、21:中央処理装置、22:主記憶装置、2
3:インタフェース制g!J装置、24:崗辺制り#装
置、25:共通入出力バス、28:外部装置。
Claims (1)
- 中央処理装置の共通入出力バスに接続され、外部装置と
主記憶装置間のデータ転送を制御するデータ転送制御回
路と、転送データのエラーを検出するためのエラー検出
回路と、外部装置のデータ転送を制御しかつ上記エラー
検出回路のエラー検出によつて前記外部装置のデータ転
送動作を停止させる外部インタフェース制御回路等を含
み、前記中央処理装置からの命令によつて主記憶装置と
前記外部装置間のデータ転送制御を行なうインタフェー
ス制御装置において、前記中央処理装置からのエラー挿
入命令によつて転送データに故意にエラーを挿入するエ
ラー挿入指示回路と、前記エラー検出回路の検査結果お
よび上記エラー挿入指示回路によつてエラー挿入したこ
とを状態語として格納し前記中央処理装置に報告するス
テータスレジスタ回路と、上記故意のエラー挿入によつ
て前記エラー検出回路がエラー検出したときは前記外部
インタフェース制御回路から外部装置への転送停止信号
を禁止し、逆にエラー検出しないときは外部装置のデー
タ転送動作を停止させるようにする判断回路とを備えて
、システムの動作中に前記エラー検出回路の正常性を確
認することを可能としたことを特徴とするインタフェー
ス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270193A JPS61148555A (ja) | 1984-12-21 | 1984-12-21 | インタフエ−ス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270193A JPS61148555A (ja) | 1984-12-21 | 1984-12-21 | インタフエ−ス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61148555A true JPS61148555A (ja) | 1986-07-07 |
Family
ID=17482818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59270193A Pending JPS61148555A (ja) | 1984-12-21 | 1984-12-21 | インタフエ−ス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61148555A (ja) |
-
1984
- 1984-12-21 JP JP59270193A patent/JPS61148555A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011043957A (ja) | 障害監視回路、半導体集積回路及び故障個所特定方法 | |
JPS61148555A (ja) | インタフエ−ス制御装置 | |
JPH0261755A (ja) | 2台のプロセッサを有するコンピュータシステムを監視する装置 | |
JPH0264745A (ja) | インターフェース制御装置 | |
JPS6155759A (ja) | インタフエ−ス制御装置 | |
JPS6288047A (ja) | インタフエ−ス制御装置 | |
US4953167A (en) | Data bus enable verification logic | |
JPS63224446A (ja) | 通信システム | |
JP2869971B2 (ja) | 障害検出装置 | |
JP2767820B2 (ja) | 異常監視部の診断装置 | |
JPS6323598B2 (ja) | ||
JPH06202702A (ja) | 制御装置 | |
JPS6277655A (ja) | プログラマブルコントロ−ラの基板故障診断回路 | |
JPS5916302B2 (ja) | チエツク装置 | |
JP2778691B2 (ja) | バス監視回路 | |
JPS6386329A (ja) | リレ−動作異常検出装置 | |
JPH04252344A (ja) | コンピュータシステム | |
JPH04220745A (ja) | バスエラー検出回路 | |
JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
JPH01307855A (ja) | バスチェック装置 | |
JPS5917465B2 (ja) | チエツク装置 | |
JPH022402A (ja) | プログラマブル・コントローラ | |
JPS6237756A (ja) | 誤り検出回路 | |
JPS6029978B2 (ja) | チエツク装置 | |
JPH0285946A (ja) | Cpu制御バス障害による誤動作防止方式 |