JPS61146021A - デイジタル信号の処理装置 - Google Patents
デイジタル信号の処理装置Info
- Publication number
- JPS61146021A JPS61146021A JP27146984A JP27146984A JPS61146021A JP S61146021 A JPS61146021 A JP S61146021A JP 27146984 A JP27146984 A JP 27146984A JP 27146984 A JP27146984 A JP 27146984A JP S61146021 A JPS61146021 A JP S61146021A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dither
- circuit
- input signal
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はディジタル信号の処理装置に関するものである
。
。
〈従来技術〉
現在、ディジタル化されたオーディオ信号を伝送系を通
して伝送する場合、その伝送系の可能伝送ビット数が限
定されているため、上記オーディオ信号を伝送系の前後
で準瞬時レベル圧伸処理を施している。
して伝送する場合、その伝送系の可能伝送ビット数が限
定されているため、上記オーディオ信号を伝送系の前後
で準瞬時レベル圧伸処理を施している。
トコロチ、このような信号処理においてレベル圧縮する
場合、下位の数ビットを捨てることとなるから、特に、
ゆっくり変化する信号を圧縮することにより新たに生じ
る所謂量子化雑音は入方されるオーディオ信号(ディジ
タル信号)と強い相関のあるひずみとなって現われる。
場合、下位の数ビットを捨てることとなるから、特に、
ゆっくり変化する信号を圧縮することにより新たに生じ
る所謂量子化雑音は入方されるオーディオ信号(ディジ
タル信号)と強い相関のあるひずみとなって現われる。
く本発明の目的〉
本発明は上述のような従来の処理装置の実状に鑑みて発
明されたものであり、ディジタル信号をレベル圧縮する
而にディジタル信号中の各レンジ毎に夫々最大値を検出
して該最大値に応じたディザ−を重畳し、その上で圧縮
した後件長時上記重畳したと同じディザ−を減算するこ
とにより圧縮により発生した量子化雑音と入力を無相関
化、誤差の分散、平均化及び精度の向上をはかることを
目的とするものである。
明されたものであり、ディジタル信号をレベル圧縮する
而にディジタル信号中の各レンジ毎に夫々最大値を検出
して該最大値に応じたディザ−を重畳し、その上で圧縮
した後件長時上記重畳したと同じディザ−を減算するこ
とにより圧縮により発生した量子化雑音と入力を無相関
化、誤差の分散、平均化及び精度の向上をはかることを
目的とするものである。
く本発明の実施例〉
以下1本発明の一実施例を添付図面に従って詳細に説明
する。
する。
第1図は本発明に係る処理装置の一実施例を示すブロッ
ク的電気回路図であり、1は入力信号(アナログのオー
ディオ信号をPCMによりディジタル信号とした信号)
Aの入力端子、2Iri上記入力信号Aを受けて、該入
力信号の各レンジ毎にデータの最大値を検出すると共に
、その最大値を示すディジタル値の最大利用桁ビットを
検出する最大値検出回路である。
ク的電気回路図であり、1は入力信号(アナログのオー
ディオ信号をPCMによりディジタル信号とした信号)
Aの入力端子、2Iri上記入力信号Aを受けて、該入
力信号の各レンジ毎にデータの最大値を検出すると共に
、その最大値を示すディジタル値の最大利用桁ビットを
検出する最大値検出回路である。
例えば、各サンプリングしたデータの量子化数’1−1
6ビツトとし、このディジタル値の最も左方のビット(
桁〕を最大桁ビットとした場合において、成るレンジに
おけるデータ列の中でrooloollolooooo
loJがそのレンジにおける最大値のデータであるとす
ると、論理値rlJの出ている最も高い桁が14桁目で
あることから最大値検出回路2はその最大値のデータと
14桁目が最大利用桁ビットである旨のデータを次段に
出力するように成っている。
6ビツトとし、このディジタル値の最も左方のビット(
桁〕を最大桁ビットとした場合において、成るレンジに
おけるデータ列の中でrooloollolooooo
loJがそのレンジにおける最大値のデータであるとす
ると、論理値rlJの出ている最も高い桁が14桁目で
あることから最大値検出回路2はその最大値のデータと
14桁目が最大利用桁ビットである旨のデータを次段に
出力するように成っている。
3は上記最大値検出回路2より得られる各レンジのデー
タ列中の最大値に応じた振幅を持つディジタルのディザ
−を発生するディザ−発生回路にして、5のレベル圧縮
回路で入力信号Aを4.の幅のレベルを圧縮するものと
すれば±ね及び士へのランダムなディジタル量のディザ
−を発生する。
タ列中の最大値に応じた振幅を持つディジタルのディザ
−を発生するディザ−発生回路にして、5のレベル圧縮
回路で入力信号Aを4.の幅のレベルを圧縮するものと
すれば±ね及び士へのランダムなディジタル量のディザ
−を発生する。
4は上記最大値検出回路2を通過した入力信号Aの各レ
ンジ毎のデータ中に上記ディザ−発生回路3にて発生さ
れたディザ−を加算する加算回路である。
ンジ毎のデータ中に上記ディザ−発生回路3にて発生さ
れたディザ−を加算する加算回路である。
5は上記レベル圧縮回路であり、上記最大値検出回路2
によって検出した各レンジの最大値の最大利用桁ビット
に基いてそのレンジの全データに亘って8ビツトを残し
以下のビットを切り捨てる働きをする回路である。例え
ば上記実例では最大利用桁ビットが第14桁目であるか
ら第6桁目以下を切り捨てることとなる。
によって検出した各レンジの最大値の最大利用桁ビット
に基いてそのレンジの全データに亘って8ビツトを残し
以下のビットを切り捨てる働きをする回路である。例え
ば上記実例では最大利用桁ビットが第14桁目であるか
ら第6桁目以下を切り捨てることとなる。
6は上記レベル圧縮回路で16ビツトから8ビツトにレ
ベル圧縮された被圧縮入力信号を再度16ビツトに伸張
する際に必要な情報、即ち、上記最大値検出回路2で検
出した最大値の最大利用桁ビットが何桁目であるかを表
す信号C以下、最大利用桁データと言う)を各レンジ毎
に例えば同期信号の後方に挿入する最大利用桁データ挿
入回路である。
ベル圧縮された被圧縮入力信号を再度16ビツトに伸張
する際に必要な情報、即ち、上記最大値検出回路2で検
出した最大値の最大利用桁ビットが何桁目であるかを表
す信号C以下、最大利用桁データと言う)を各レンジ毎
に例えば同期信号の後方に挿入する最大利用桁データ挿
入回路である。
7は上記最大利用桁データ挿入回路6より伝送されてき
た被圧縮信号の中から各レンジ毎に上記最大利用桁デー
タを分離する最大利用桁データ分離回路、8はこの最大
利用桁データ分離回路7より得られる最大利用桁データ
に基いて上記被圧縮信号を各レンジ毎に8ビツトから1
6ビツトの信号に伸張するレベル伸張回路である。
た被圧縮信号の中から各レンジ毎に上記最大利用桁デー
タを分離する最大利用桁データ分離回路、8はこの最大
利用桁データ分離回路7より得られる最大利用桁データ
に基いて上記被圧縮信号を各レンジ毎に8ビツトから1
6ビツトの信号に伸張するレベル伸張回路である。
9は上記加算回路4で加算したディザ−と同じ値のディ
ザ−を上記ディザ−発生回路3より得られるディザ−に
基いて減算する減算回路である。
ザ−を上記ディザ−発生回路3より得られるディザ−に
基いて減算する減算回路である。
本発明は叙上のように構成されるものであり。
以下、その作用について説明する。
今、入力信号Aの成るレンジにおけるデータ列中の最大
値の最大利用桁ビットがlOビット(10桁目)で、斯
るレンジのデータをレベル圧縮回路5で8ビツトに圧縮
する場合について考えると。
値の最大利用桁ビットがlOビット(10桁目)で、斯
るレンジのデータをレベル圧縮回路5で8ビツトに圧縮
する場合について考えると。
入力端子lへの入力信号Aが第2図で示すようなものと
したとき、従来のようにディザ−を加えないと、レベル
圧縮回路5で下位の2ビツトが切り捨てられること力為
らレベル圧縮回路5の被圧縮信号C’ld第3図のよう
に入力信号Atこ対して一義的に定まり、例えば入力信
号AがO乃至3Δ、の何れも出力信号C′は2Δ、の値
を取る。圧縮後の被圧縮信号C′の入力信号(入力信号
A)に対する誤差は第8図に示すように成る。要するに
圧縮による一種の量子化雑音は入力信号Aと強い相関の
ある否みとなる。
したとき、従来のようにディザ−を加えないと、レベル
圧縮回路5で下位の2ビツトが切り捨てられること力為
らレベル圧縮回路5の被圧縮信号C’ld第3図のよう
に入力信号Atこ対して一義的に定まり、例えば入力信
号AがO乃至3Δ、の何れも出力信号C′は2Δ、の値
を取る。圧縮後の被圧縮信号C′の入力信号(入力信号
A)に対する誤差は第8図に示すように成る。要するに
圧縮による一種の量子化雑音は入力信号Aと強い相関の
ある否みとなる。
尚、第8図において、点e□乃至e5は第3図における
被圧縮信号C′のC1乃至C5と入力信号Aとの差を示
している。
被圧縮信号C′のC1乃至C5と入力信号Aとの差を示
している。
そこで1本発明の処理装置のディザ−発生回路3の出力
するディザ−を2ビツトのディジタル信号として、入力
端子lより入力信号Aを入力すると、最大値検出回路2
を経て加算回路4でディザ−を重畳された信号Bは入力
信号Aに対して第4図のようになる。例えば入力信号A
がlΔのとき信号Btri+ 3Δ、+2Δ、01.及
び−1Δの何れかを取る。そして、この信号Bをレベル
圧縮回路5に通せばその出力側に入力信号Aとの関係に
おいて第5図に示すような被圧縮信号Cが得られる。
するディザ−を2ビツトのディジタル信号として、入力
端子lより入力信号Aを入力すると、最大値検出回路2
を経て加算回路4でディザ−を重畳された信号Bは入力
信号Aに対して第4図のようになる。例えば入力信号A
がlΔのとき信号Btri+ 3Δ、+2Δ、01.及
び−1Δの何れかを取る。そして、この信号Bをレベル
圧縮回路5に通せばその出力側に入力信号Aとの関係に
おいて第5図に示すような被圧縮信号Cが得られる。
例えば入力信号AがlΔのとき出力信号Cは+2Δか一
2Δの何れ力為を取る。
2Δの何れ力為を取る。
要するに、入力信号Aにディザ−を加えることにより上
記レベル圧縮回路5の出力である被圧縮信号Cは入力信
号Aに対して一義的でなくなる。
記レベル圧縮回路5の出力である被圧縮信号Cは入力信
号Aに対して一義的でなくなる。
第7図に、この被圧縮信号Cと入力信号Aの関係をより
詳細に示しており1図のように1.75Δの入力信号A
に十シ及び士りの値を等しい確率で持つランダムなディ
ザ−を重畳すると、レベル圧縮回路5の被圧縮信号Cは
ゆらぎを起し 憂の確率で2.5Δ、3/4の確率で1
.5Δとなる。
詳細に示しており1図のように1.75Δの入力信号A
に十シ及び士りの値を等しい確率で持つランダムなディ
ザ−を重畳すると、レベル圧縮回路5の被圧縮信号Cは
ゆらぎを起し 憂の確率で2.5Δ、3/4の確率で1
.5Δとなる。
従って、被圧縮信号Cの長時間平均期待値は2.5Δ×
y+1.5Δ×イ=1.75Δとなり、入力信号Aの1
.75Δと一致する。
y+1.5Δ×イ=1.75Δとなり、入力信号Aの1
.75Δと一致する。
同様に入力信号Aが2Δ、2.25Δ及び2,5Δの場
合も夫々 1.5Δ×杉+2.5Δ×名=2Δ 1.5ΔX”/、+2.5Δ×河=2.25Δ2.5Δ
× 曇=2.5Δ となり、被圧縮信号Cの期待値が入力信号Aと一致して
いることがわかる。
合も夫々 1.5Δ×杉+2.5Δ×名=2Δ 1.5ΔX”/、+2.5Δ×河=2.25Δ2.5Δ
× 曇=2.5Δ となり、被圧縮信号Cの期待値が入力信号Aと一致して
いることがわかる。
以上のようにしてレベル圧縮回路5でレベル圧縮された
被圧縮信号CIr1最大利用桁データ挿入回路6におい
て最大値検出回路2より得られる最大利用桁た夕をレン
ジ毎に挿入された後、伝送路を経て最大利用桁データ分
離回路7に至り、ここで各レンジ毎に挿入されている最
大利用桁データを分離される。
被圧縮信号CIr1最大利用桁データ挿入回路6におい
て最大値検出回路2より得られる最大利用桁た夕をレン
ジ毎に挿入された後、伝送路を経て最大利用桁データ分
離回路7に至り、ここで各レンジ毎に挿入されている最
大利用桁データを分離される。
そして、この最大利用桁データを分離された被圧縮信号
CI/i次段の伸張回路8において上記最大利用桁デー
タ分離回路7より同期して供給される最大利用桁データ
に基いて各レンジ毎に8ビツトより16ビツトに伸張さ
れ減算回路9に供給される。
CI/i次段の伸張回路8において上記最大利用桁デー
タ分離回路7より同期して供給される最大利用桁データ
に基いて各レンジ毎に8ビツトより16ビツトに伸張さ
れ減算回路9に供給される。
斯る減算回路9ではディザ−発生回路3より得られる各
レンジ毎のディザ−を伸張回路8から入力される信号り
より減算する。
レンジ毎のディザ−を伸張回路8から入力される信号り
より減算する。
第11図に、例として、入力信号Aの値が1Δ。
1.25Δ、1.5Δ及び1.75Δの場合について加
算したディザ−の値に対する圧縮の出力及びディザ−減
算後の出力並にディザ−減算後の減算回路9の出力Eの
期待値を示しているが、この図からもわかるようにディ
ザ−減算後の期待値も入力信号Aの値と一致している。
算したディザ−の値に対する圧縮の出力及びディザ−減
算後の出力並にディザ−減算後の減算回路9の出力Eの
期待値を示しているが、この図からもわかるようにディ
ザ−減算後の期待値も入力信号Aの値と一致している。
第9図に第5図に基いたディザ−を重畳した場合のレベ
ル圧縮回路5の入力(信号B)に対する被圧縮信号Cの
取り得る誤差を示している。例えば、第9図において点
al、a3は第5図で入力信号−Aが1Δのときの被圧
縮信号Cの取り得る値+2Δ、−2Δと入力信号Aとの
誤差を示している。
ル圧縮回路5の入力(信号B)に対する被圧縮信号Cの
取り得る誤差を示している。例えば、第9図において点
al、a3は第5図で入力信号−Aが1Δのときの被圧
縮信号Cの取り得る値+2Δ、−2Δと入力信号Aとの
誤差を示している。
又、第6図は入力信号Aと減算回路9の出力信号Eとの
関係を示す図であり、第10図は伸張回路8からの信号
りよりディザ−を減算した場合の信号Bに対する信号E
の取り得る誤差を示している。例えば、第10図におい
て点al、a3は第6図で入力信号Aが1Δのときの出
力信号Eの取り得る値+3Δ、+lΔ及び0との誤差を
示している。
関係を示す図であり、第10図は伸張回路8からの信号
りよりディザ−を減算した場合の信号Bに対する信号E
の取り得る誤差を示している。例えば、第10図におい
て点al、a3は第6図で入力信号Aが1Δのときの出
力信号Eの取り得る値+3Δ、+lΔ及び0との誤差を
示している。
く本発明の効果〉
本発明は叙上のように構成されるものであるから、圧縮
により発生した看子化雑音と入力信号を無相関化、誤差
の分散、平均化及び精度の向上をはかることができる優
れた発明である。
により発生した看子化雑音と入力信号を無相関化、誤差
の分散、平均化及び精度の向上をはかることができる優
れた発明である。
第1図は本発明に係るディジタル信号の処理装置の一実
施例を示すブロック的電気回路図、第2図はアナログ入
力とその量子化出力との関係を示す入出力特性図、第3
図は量子化した入力信号にディザ−を加えないでレベル
圧縮した際の入力信号と被圧縮信号の関係を示す特性図
、第4図は上配本発明に係る装置によりディザ−を加え
られた信号と入力信号との関係を示す特性図、第5図は
同上ディザ−を加えられた信号をレベル圧縮した被圧縮
信号と上記入力信号との関係を示す特性図。 第6図は上記本発明に係る装置における減算回路の出力
信号と上記入力信号との関係を示す特性図。 第7図は同上本発明装置における被圧縮信号が入力信号
に対して付加されたディザ−によりゆらぎを起す状態を
説1月する特性図、第8図は上記第3図における被圧縮
信号と上記入力信号の差を示す説明図、第9図は上記第
4図における被圧縮信号と上記入力信号の差を示す説I
U図、第1O図は上記第6図における出力信号と上記入
力信号との差を示す説明図、第11図は本発明に係る装
置において入力信号、加えるディザ−等の関係を示す説
明図である。 2:最大値検出回路、3:ディザ−発生回路。 4:加算回路、 5ニレベル圧縮回路代理人 弁理
士 福 士 愛 彦(他2名)第1@ 第2t!1 第3図 出カイffgE 第6 LM 第7図
施例を示すブロック的電気回路図、第2図はアナログ入
力とその量子化出力との関係を示す入出力特性図、第3
図は量子化した入力信号にディザ−を加えないでレベル
圧縮した際の入力信号と被圧縮信号の関係を示す特性図
、第4図は上配本発明に係る装置によりディザ−を加え
られた信号と入力信号との関係を示す特性図、第5図は
同上ディザ−を加えられた信号をレベル圧縮した被圧縮
信号と上記入力信号との関係を示す特性図。 第6図は上記本発明に係る装置における減算回路の出力
信号と上記入力信号との関係を示す特性図。 第7図は同上本発明装置における被圧縮信号が入力信号
に対して付加されたディザ−によりゆらぎを起す状態を
説1月する特性図、第8図は上記第3図における被圧縮
信号と上記入力信号の差を示す説明図、第9図は上記第
4図における被圧縮信号と上記入力信号の差を示す説I
U図、第1O図は上記第6図における出力信号と上記入
力信号との差を示す説明図、第11図は本発明に係る装
置において入力信号、加えるディザ−等の関係を示す説
明図である。 2:最大値検出回路、3:ディザ−発生回路。 4:加算回路、 5ニレベル圧縮回路代理人 弁理
士 福 士 愛 彦(他2名)第1@ 第2t!1 第3図 出カイffgE 第6 LM 第7図
Claims (1)
- 【特許請求の範囲】 1、ディジタル化した入力信号をレベル圧縮する信号処
理装置において、 上記入力信号における各レンジ期間毎の最大値を検出す
る最大検出回路と、 該最大値検出回路の検出した上記レンジ期間毎の最大値
に応じて各レンジ期間毎にディジタル値のディザーを発
生するディザー発生回路と、上記入力信号の各レンジ期
間毎に上記ディザーを加算する加算回路と、 該加算回路より出力される上記ディザーを加算された上
記入力信号をレベル圧縮し被圧縮信号を出力するレベル
圧縮回路と、 を備えて成るディジタル信号の処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27146984A JPS61146021A (ja) | 1984-12-20 | 1984-12-20 | デイジタル信号の処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27146984A JPS61146021A (ja) | 1984-12-20 | 1984-12-20 | デイジタル信号の処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61146021A true JPS61146021A (ja) | 1986-07-03 |
JPH028493B2 JPH028493B2 (ja) | 1990-02-26 |
Family
ID=17500467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27146984A Granted JPS61146021A (ja) | 1984-12-20 | 1984-12-20 | デイジタル信号の処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61146021A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6333012A (ja) * | 1986-07-28 | 1988-02-12 | Teac Co | アナログ−デイジタル変換方法 |
JPS6367825A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
JPS6367824A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | アナログ・ディジタル変換装置 |
JPH03185515A (ja) * | 1989-11-09 | 1991-08-13 | Grass Valley Group Inc:The | 適応丸め回路 |
EP1434195A1 (en) * | 2001-09-14 | 2004-06-30 | NEC Corporation | Image processing apparatus, image transmission apparatus, image reception apparatus, and image processing method |
JP2009296496A (ja) * | 2008-06-09 | 2009-12-17 | Fujitsu Telecom Networks Ltd | コンバータ |
JP2021128184A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社コーエーテクモゲームス | プログラム、情報処理方法、及び情報処理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5859639A (ja) * | 1981-10-05 | 1983-04-08 | Nec Corp | ブロツク符号化復号化方式 |
-
1984
- 1984-12-20 JP JP27146984A patent/JPS61146021A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5859639A (ja) * | 1981-10-05 | 1983-04-08 | Nec Corp | ブロツク符号化復号化方式 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6333012A (ja) * | 1986-07-28 | 1988-02-12 | Teac Co | アナログ−デイジタル変換方法 |
JPS6367825A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
JPS6367824A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | アナログ・ディジタル変換装置 |
JPH0581091B2 (ja) * | 1986-09-09 | 1993-11-11 | Teac Corp | |
JPH03185515A (ja) * | 1989-11-09 | 1991-08-13 | Grass Valley Group Inc:The | 適応丸め回路 |
EP1434195A1 (en) * | 2001-09-14 | 2004-06-30 | NEC Corporation | Image processing apparatus, image transmission apparatus, image reception apparatus, and image processing method |
EP1434195A4 (en) * | 2001-09-14 | 2009-01-21 | Nec Corp | Image Processing Device, Image Transmission Device, Image Recording Device and Image Processing Method |
JP2009296496A (ja) * | 2008-06-09 | 2009-12-17 | Fujitsu Telecom Networks Ltd | コンバータ |
JP2021128184A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社コーエーテクモゲームス | プログラム、情報処理方法、及び情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH028493B2 (ja) | 1990-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107519A (en) | Coding device and a decoding device | |
US20050143981A1 (en) | Compressing method and apparatus, expanding method and apparatus, compression and expansion system, recorded medium, program | |
JPS61146021A (ja) | デイジタル信号の処理装置 | |
NO176740B (no) | Fremgangsmåte og anordning for prosessering av et analogt signal | |
JP2613339B2 (ja) | 多重チャネルデータ圧縮器 | |
JPH0795094A (ja) | 信号処理方法及びその装置 | |
US4759038A (en) | PCM transmission system | |
JP3465401B2 (ja) | オーデイオ信号処理装置及びオーデイオ記録装置 | |
GB2349756A (en) | Signal processors | |
JPS5940731A (ja) | 雑音除去装置 | |
JPH0472421B2 (ja) | ||
JP2730029B2 (ja) | 線形予測符号化方法 | |
JPS5866440A (ja) | 波形符号化方式 | |
RU2071175C1 (ru) | Способ передачи цифровых сигналов и устройство для его осуществления | |
JPH09230894A (ja) | 音声圧縮伸張装置及び音声圧縮伸張方法 | |
JPS5979651A (ja) | 信号伝送方式およびその装置 | |
JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
JP3634934B2 (ja) | 変調回路、復調回路、および変調/復調システム | |
JP2521052B2 (ja) | 音声符号化方式 | |
JPH0372723A (ja) | 折線圧縮伸張回路 | |
JPS58156239A (ja) | 折線圧縮伸張回路 | |
JPH0229255B2 (ja) | Shingodensohoshiki | |
KR930002087B1 (ko) | 샘플평균화기술을 이용한 hd-muse dance 시스템 | |
JPH0974358A (ja) | デジタル信号の圧縮伸張方法及び装置 | |
JPH0535612B2 (ja) |