JPH0795094A - 信号処理方法及びその装置 - Google Patents
信号処理方法及びその装置Info
- Publication number
- JPH0795094A JPH0795094A JP6174057A JP17405794A JPH0795094A JP H0795094 A JPH0795094 A JP H0795094A JP 6174057 A JP6174057 A JP 6174057A JP 17405794 A JP17405794 A JP 17405794A JP H0795094 A JPH0795094 A JP H0795094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- frequency
- bit
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000003672 processing method Methods 0.000 claims abstract description 17
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 238000001914 filtration Methods 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000013144 data compression Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量減少及び回路構成の簡略化を達成
しうる信号処理方法及びその装置を提供する。 【構成】 アナログ信号がパルス幅変調信号に変換され
（１０）、パルス幅変調信号が単一ビットデジタル信号
に変換され（２０）、変換された単一ビットデジタル信
号がデジタル信号処理された後（３０）、処理された単
一ビットデジタル信号がアナログ信号に変換される（４
０）。
しうる信号処理方法及びその装置を提供する。 【構成】 アナログ信号がパルス幅変調信号に変換され
（１０）、パルス幅変調信号が単一ビットデジタル信号
に変換され（２０）、変換された単一ビットデジタル信
号がデジタル信号処理された後（３０）、処理された単
一ビットデジタル信号がアナログ信号に変換される（４
０）。
Description
【０００１】
【産業上の利用分野】本発明は信号処理方法及びその装
置に係り、特にアナログ信号をデジタル信号に変換して
処理し、処理された信号をさらにアナログ信号に復元す
る信号処理方法及びその装置に関するものである。
置に係り、特にアナログ信号をデジタル信号に変換して
処理し、処理された信号をさらにアナログ信号に復元す
る信号処理方法及びその装置に関するものである。
【０００２】
【従来の技術】デジタルオーディオ／ビデオ機器におい
て、デジタル化された信号は記録や伝送時にノイズに強
いので、映像及び音声アナログ信号をデジタル信号に変
換して、例えば、記録媒体にデジタル情報として記録し
たり伝送路を通じて伝送するように処理される。その
後、記録されたデジタル情報を記録媒体から読み出して
アナログ信号として再生したり受信されたデジタル信号
を元のアナログ信号に復元したりする。
て、デジタル化された信号は記録や伝送時にノイズに強
いので、映像及び音声アナログ信号をデジタル信号に変
換して、例えば、記録媒体にデジタル情報として記録し
たり伝送路を通じて伝送するように処理される。その
後、記録されたデジタル情報を記録媒体から読み出して
アナログ信号として再生したり受信されたデジタル信号
を元のアナログ信号に復元したりする。
【０００３】そのようなシステムでは、アナログ信号を
デジタル信号に変換するＡ／Ｄ変換器とデジタル信号を
アナログ信号に変換するＤ／Ａ変換器とが使用されてい
る。ここで、アナログ信号をデジタル化する時には、ア
ナログ信号を所定速度でサンプリングし、通常は各サン
プリング信号を４ビット，８ビット，１６ビット，３２
ビット等のデジタル信号に変換する。
デジタル信号に変換するＡ／Ｄ変換器とデジタル信号を
アナログ信号に変換するＤ／Ａ変換器とが使用されてい
る。ここで、アナログ信号をデジタル化する時には、ア
ナログ信号を所定速度でサンプリングし、通常は各サン
プリング信号を４ビット，８ビット，１６ビット，３２
ビット等のデジタル信号に変換する。
【０００４】しかし、かかる従来の映像及び音声アナロ
グ信号の処理方式では、高解像度出力のために多数のビ
ットを処理するＡ／Ｄ変換器が使用される必要があるの
で、Ａ／Ｄ変換器の構成が複雑である。のみならず、デ
ジタル化された情報量が多いので、デジタル信号処理段
階で要求されるメモリサイズが過度に大きくなる問題が
あった。
グ信号の処理方式では、高解像度出力のために多数のビ
ットを処理するＡ／Ｄ変換器が使用される必要があるの
で、Ａ／Ｄ変換器の構成が複雑である。のみならず、デ
ジタル化された情報量が多いので、デジタル信号処理段
階で要求されるメモリサイズが過度に大きくなる問題が
あった。
【０００５】一方、アメリカ特許４，５０９，０３７号
は、アナログ画像信号からアナログディザ（dither) 信
号を発生する手段と、アナログディザ信号からフラット
（flattened ）にされた信号を発生するスペクトルチル
タ手段と、フラットにされた信号からデジタル出力を発
生する１ビットアナログ／デジタル変換器と、デジタル
出力をサンプリングして出力し、このサンプリングされ
た出力を内部アナログ信号に変換してアナログディザ信
号発生手段にフィードバックする手段とを含むデルタ変
調エンコーダを開示している。前述した装置では、アナ
ログディザ信号をチルトさせて、チルトされたアナログ
ディザ信号の位相に応答して１ビットデジタル化を遂行
し、このデジタル信号をサンプリングする。
は、アナログ画像信号からアナログディザ（dither) 信
号を発生する手段と、アナログディザ信号からフラット
（flattened ）にされた信号を発生するスペクトルチル
タ手段と、フラットにされた信号からデジタル出力を発
生する１ビットアナログ／デジタル変換器と、デジタル
出力をサンプリングして出力し、このサンプリングされ
た出力を内部アナログ信号に変換してアナログディザ信
号発生手段にフィードバックする手段とを含むデルタ変
調エンコーダを開示している。前述した装置では、アナ
ログディザ信号をチルトさせて、チルトされたアナログ
ディザ信号の位相に応答して１ビットデジタル化を遂行
し、このデジタル信号をサンプリングする。
【０００６】
【発明が解決しようとする課題】本発明の目的は、デジ
タル化された情報量を少なくして、信号処理が簡単な信
号処理方法を提供することである。本発明の他の目的
は、デジタル化された情報量を少なくし、Ａ／Ｄ変換器
の構成を簡単にしメモリサイズを小さくして、且つＤ／
Ａ変換器を無くした、回路構成が簡単な信号処理装置を
提供することである。
タル化された情報量を少なくして、信号処理が簡単な信
号処理方法を提供することである。本発明の他の目的
は、デジタル化された情報量を少なくし、Ａ／Ｄ変換器
の構成を簡単にしメモリサイズを小さくして、且つＤ／
Ａ変換器を無くした、回路構成が簡単な信号処理装置を
提供することである。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明による信号処理方法は、アナログ信号をパル
ス幅変調信号に変換するパルス幅変調過程と、前記パル
ス幅変調信号を単一ビットデジタル信号に変換するデジ
タル信号生成過程と、前記変換された単一ビットデジタ
ル信号をデジタル信号処理するデジタル信号処理過程
と、前記処理した単一ビットデジタル信号を入力してア
ナログ信号に変換するアナログ信号生成過程とを具備す
ることを特徴とする。
に、本発明による信号処理方法は、アナログ信号をパル
ス幅変調信号に変換するパルス幅変調過程と、前記パル
ス幅変調信号を単一ビットデジタル信号に変換するデジ
タル信号生成過程と、前記変換された単一ビットデジタ
ル信号をデジタル信号処理するデジタル信号処理過程
と、前記処理した単一ビットデジタル信号を入力してア
ナログ信号に変換するアナログ信号生成過程とを具備す
ることを特徴とする。
【０００８】ここで、前記パルス幅変調過程では、前記
アナログ信号の最大周波数の少なくとも２倍以上の周波
数を有した三角波基準信号と前記アナログ信号とを比較
して、パルス幅変調された信号を形成する。また、前記
パルス幅変調過程では、前記アナログ信号を周波数変調
し、周波数変調された信号をリミッティングして、周波
数に従いパルス幅が異なるパルス幅変調信号を形成す
る。また、前記パルス幅変調過程は、リミッティングし
た後、前記リミッティングされた周波数変調信号を所定
時間遅延させ、前記遅延された信号と前記リミッティン
グされた周波数変調信号との位相差を検出する過程を更
に具備する。また、前記デジタル信号生成過程では、前
記パルス幅変調信号を基準信号と比較し、この比較結果
を所定周波数のクロック信号に従いサンプリングして単
一ビットデジタル信号に変換する。また、前記デジタル
信号処理過程では、単一ビットデジタル信号を記録媒体
に記録し、記録された単一ビットデジタル信号を読み出
す。また、前記デジタル信号処理過程は、単一ビットの
デジタル信号を前記記録媒体に記録する前にランレング
ス方式によってデータ圧縮及び符号化し、前記記録媒体
から圧縮及び符号化された単一ビットデジタル信号を読
み出した後にデータ伸長及び複号化する過程を更に具備
する。また、前記アナログ信号生成過程では、前記単一
ビットデジタル信号を第１低域フィルタリングした後、
このフィルタリングされた信号を積分し、この積分され
た信号を第２低域フィルタリングしてアナログ信号とし
て出力する。また、前記アナログ信号生成過程では、前
記単一ビットデジタル信号を低域フィルタリングした
後、このフィルタリングされた信号を周波数復調してア
ナログ信号として出力する。また、前記アナログ信号生
成過程では、前記単一ビットデジタル信号を低域フィル
タリングしてアナログ信号として出力する。
アナログ信号の最大周波数の少なくとも２倍以上の周波
数を有した三角波基準信号と前記アナログ信号とを比較
して、パルス幅変調された信号を形成する。また、前記
パルス幅変調過程では、前記アナログ信号を周波数変調
し、周波数変調された信号をリミッティングして、周波
数に従いパルス幅が異なるパルス幅変調信号を形成す
る。また、前記パルス幅変調過程は、リミッティングし
た後、前記リミッティングされた周波数変調信号を所定
時間遅延させ、前記遅延された信号と前記リミッティン
グされた周波数変調信号との位相差を検出する過程を更
に具備する。また、前記デジタル信号生成過程では、前
記パルス幅変調信号を基準信号と比較し、この比較結果
を所定周波数のクロック信号に従いサンプリングして単
一ビットデジタル信号に変換する。また、前記デジタル
信号処理過程では、単一ビットデジタル信号を記録媒体
に記録し、記録された単一ビットデジタル信号を読み出
す。また、前記デジタル信号処理過程は、単一ビットの
デジタル信号を前記記録媒体に記録する前にランレング
ス方式によってデータ圧縮及び符号化し、前記記録媒体
から圧縮及び符号化された単一ビットデジタル信号を読
み出した後にデータ伸長及び複号化する過程を更に具備
する。また、前記アナログ信号生成過程では、前記単一
ビットデジタル信号を第１低域フィルタリングした後、
このフィルタリングされた信号を積分し、この積分され
た信号を第２低域フィルタリングしてアナログ信号とし
て出力する。また、前記アナログ信号生成過程では、前
記単一ビットデジタル信号を低域フィルタリングした
後、このフィルタリングされた信号を周波数復調してア
ナログ信号として出力する。また、前記アナログ信号生
成過程では、前記単一ビットデジタル信号を低域フィル
タリングしてアナログ信号として出力する。
【０００９】又、本発明による信号処理装置は、アナロ
グ信号を入力してパルス幅変調信号で出力するパルス幅
変調手段と、前記パルス幅変調信号を入力して波形整形
し、所定周波数のクロック信号によって波形整形された
信号をサンプリングして、連続的にグループ化された単
一ビットデジタル信号を出力する１ビットアナログデジ
タル変換手段と、前記連続的にグループ化された単一ビ
ットデジタル信号列を入力してデジタル信号処理し、処
理された連続的にグループ化された単一ビットデジタル
信号を出力するデジタル信号処理手段と、前記処理され
た連続的にグループ化された単一ビットデジタル信号を
入力して１次低域フィルタリングした後、このフィルタ
リングされた信号を積分し、この積分された信号を２次
低域フィルタリングしてアナログ信号として出力する出
力手段とを具備することを特徴とする。
グ信号を入力してパルス幅変調信号で出力するパルス幅
変調手段と、前記パルス幅変調信号を入力して波形整形
し、所定周波数のクロック信号によって波形整形された
信号をサンプリングして、連続的にグループ化された単
一ビットデジタル信号を出力する１ビットアナログデジ
タル変換手段と、前記連続的にグループ化された単一ビ
ットデジタル信号列を入力してデジタル信号処理し、処
理された連続的にグループ化された単一ビットデジタル
信号を出力するデジタル信号処理手段と、前記処理され
た連続的にグループ化された単一ビットデジタル信号を
入力して１次低域フィルタリングした後、このフィルタ
リングされた信号を積分し、この積分された信号を２次
低域フィルタリングしてアナログ信号として出力する出
力手段とを具備することを特徴とする。
【００１０】ここで、前記単一ビットアナログデジタル
変換手段は、前記パルス幅変調信号を予め設定された基
準信号と比較する手段と、前記比較手段から出力される
パルス信号を所定周波数のクロック信号に従いサンプリ
ングする手段とを含む。又、本発明による信号処理装置
は、アナログ信号を入力して周波数変調信号として出力
する変調手段と、前記周波数変調信号を入力してリミッ
ティングされた周波数変調信号を出力するリミッティン
グ手段と、前記リミッティングされた周波数変調信号を
入力して波形整形し所定周波数のクロック信号に従いサ
ンプリングし、連続的にグループ化された単一ビットデ
ジタル信号を発生する単一ビットアナログ／デジタル変
換手段と、前記連続的にグループ化された単一ビットデ
ジタル信号を入力して、デジタル信号処理し処理された
連続的にグループ化された単一ビットデジタル信号を出
力するデジタル信号処理手段と、前記処理された単一ビ
ットデジタル信号を入力して、入力された信号を低域フ
ィルタリングし、このフィルタリングされた信号を周波
数復調してアナログ信号として出力する出力手段とを具
備することを特徴とする。
変換手段は、前記パルス幅変調信号を予め設定された基
準信号と比較する手段と、前記比較手段から出力される
パルス信号を所定周波数のクロック信号に従いサンプリ
ングする手段とを含む。又、本発明による信号処理装置
は、アナログ信号を入力して周波数変調信号として出力
する変調手段と、前記周波数変調信号を入力してリミッ
ティングされた周波数変調信号を出力するリミッティン
グ手段と、前記リミッティングされた周波数変調信号を
入力して波形整形し所定周波数のクロック信号に従いサ
ンプリングし、連続的にグループ化された単一ビットデ
ジタル信号を発生する単一ビットアナログ／デジタル変
換手段と、前記連続的にグループ化された単一ビットデ
ジタル信号を入力して、デジタル信号処理し処理された
連続的にグループ化された単一ビットデジタル信号を出
力するデジタル信号処理手段と、前記処理された単一ビ
ットデジタル信号を入力して、入力された信号を低域フ
ィルタリングし、このフィルタリングされた信号を周波
数復調してアナログ信号として出力する出力手段とを具
備することを特徴とする。
【００１１】ここで、前記単一ビットアナログ／デジタ
ル変換手段は、前記リミッティングされた周波数復調信
号を予め設定された基準信号と比較する手段と、前記比
較手段から出力されるパルス信号を所定周波数のクロッ
ク信号に従いサンプリングする手段とを含む。又、本発
明による信号処理装置は、アナログ信号を入力して周波
数変調信号として出力する変調手段と、前記周波数変調
信号を入力してリミッティングされた周波数変調信号を
出力するリミッティング手段と、前記リミッティングさ
れた周波数変調信号を所定時間遅延し、遅延された信号
と前記リミッティングされた周波数変調信号との位相を
比較して、２逓倍された周波数変調信号を出力する位相
検出手段と、前記２逓倍された周波数変調信号を入力し
て波形整形し、所定周波数のクロック信号に従い前記波
形整形された信号をサンプリングして、連続的にグルー
プ化された単一１ビットデジタル信号を発生する単一ビ
ットアナログ／デジタル変換手段と、前記連続的にグル
ープ化された単一ビットデジタル信号を入力してデジタ
ル信号処理し、連続的にグループ化された１ビットデジ
タル信号を出力するデジタル信号処理手段と、前記処理
された連続的にグループ化された単一ビットデジタル信
号を入力し、低域フィルタリングを遂行してアナログ信
号として出力する出力手段を具備することを特徴とす
る。
ル変換手段は、前記リミッティングされた周波数復調信
号を予め設定された基準信号と比較する手段と、前記比
較手段から出力されるパルス信号を所定周波数のクロッ
ク信号に従いサンプリングする手段とを含む。又、本発
明による信号処理装置は、アナログ信号を入力して周波
数変調信号として出力する変調手段と、前記周波数変調
信号を入力してリミッティングされた周波数変調信号を
出力するリミッティング手段と、前記リミッティングさ
れた周波数変調信号を所定時間遅延し、遅延された信号
と前記リミッティングされた周波数変調信号との位相を
比較して、２逓倍された周波数変調信号を出力する位相
検出手段と、前記２逓倍された周波数変調信号を入力し
て波形整形し、所定周波数のクロック信号に従い前記波
形整形された信号をサンプリングして、連続的にグルー
プ化された単一１ビットデジタル信号を発生する単一ビ
ットアナログ／デジタル変換手段と、前記連続的にグル
ープ化された単一ビットデジタル信号を入力してデジタ
ル信号処理し、連続的にグループ化された１ビットデジ
タル信号を出力するデジタル信号処理手段と、前記処理
された連続的にグループ化された単一ビットデジタル信
号を入力し、低域フィルタリングを遂行してアナログ信
号として出力する出力手段を具備することを特徴とす
る。
【００１２】ここで、前記単一ビットアナログ／デジタ
ル変換手段は、前記リミッティングされた周波数変調信
号を予め設定された基準信号と比較する手段と、前記比
較手段から出力されるパルス信号を所定周波数のクロッ
ク信号に従いサンプリングする手段とを含む。
ル変換手段は、前記リミッティングされた周波数変調信
号を予め設定された基準信号と比較する手段と、前記比
較手段から出力されるパルス信号を所定周波数のクロッ
ク信号に従いサンプリングする手段とを含む。
【００１３】
【作用】かかる構成により、アナログ信号を記録及び伝
送するために単一ビットデジタル信号に変換することに
より、信号処理装置の信号処理用メモリ容量減少及び回
路構成の簡略化を達成しうる。
送するために単一ビットデジタル信号に変換することに
より、信号処理装置の信号処理用メモリ容量減少及び回
路構成の簡略化を達成しうる。
【００１４】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。本実施例による信号処理方法は、以
下の説明において、アナログ信号はパルス幅変調され波
形整形されて矩形波信号に変換される。その後、所定周
波数を有したクロック信号の速度でその矩形波信号がサ
ンプリングされ、パルス幅変調信号のロー区間では一連
の論理“０”のデータ列を生成し、そのハイ区間では一
連の論理“１”のデータ列を生成して、論理“０”と
“１”の連続されたグループで構成された単一ビットの
デジタル信号（以下、連続的にグループ化された単一ビ
ットデジタル信号と称する）を発生する。したがって、
本実施例では、１サンプリング周期に多数のビットで表
現される従来のデジタル信号とは異なり、単一ビットの
デジタル信号を得る。
を詳細に説明する。本実施例による信号処理方法は、以
下の説明において、アナログ信号はパルス幅変調され波
形整形されて矩形波信号に変換される。その後、所定周
波数を有したクロック信号の速度でその矩形波信号がサ
ンプリングされ、パルス幅変調信号のロー区間では一連
の論理“０”のデータ列を生成し、そのハイ区間では一
連の論理“１”のデータ列を生成して、論理“０”と
“１”の連続されたグループで構成された単一ビットの
デジタル信号（以下、連続的にグループ化された単一ビ
ットデジタル信号と称する）を発生する。したがって、
本実施例では、１サンプリング周期に多数のビットで表
現される従来のデジタル信号とは異なり、単一ビットの
デジタル信号を得る。
【００１５】それ故、本実施例によると、信号解像度は
サンプリングクロックの周波数によって決定される。即
ち、周波数が高ければ解像度が向上され、周波数が低け
れば解像度が落ちる。即ち、本実施例によるとＯＨサン
プリング当たり単一ビットのデジタル信号のみあればよ
いので、従来のｎビットアナログ／デジタル変換方式に
比して１／ｎにデータ量が減少され、単一ビットデジタ
ル信号処理時のメモリ容量を減少させうる。
サンプリングクロックの周波数によって決定される。即
ち、周波数が高ければ解像度が向上され、周波数が低け
れば解像度が落ちる。即ち、本実施例によるとＯＨサン
プリング当たり単一ビットのデジタル信号のみあればよ
いので、従来のｎビットアナログ／デジタル変換方式に
比して１／ｎにデータ量が減少され、単一ビットデジタ
ル信号処理時のメモリ容量を減少させうる。
【００１６】また、連続的にグループ化された単一ビッ
トデジタル信号はアナログ信号の特性をそのまま持って
いるので、別途のデジタル／アナログ変換器を使用する
必要がなく、デジタル信号は単純に低域フィルタリング
によってアナログ信号に復元されるので、回路構成を簡
略にすることができる。即ち、本実施例の信号処理方法
の基本概念は、アナログ信号の特性はパルス幅変調信号
にパルス幅変化情報として残り、このパルス幅はデータ
列のランレングス（論理“０”または“１”）に変換さ
れて、実際に単一ビットアナログ／デジタル変換により
デジタル変換が可能になる。
トデジタル信号はアナログ信号の特性をそのまま持って
いるので、別途のデジタル／アナログ変換器を使用する
必要がなく、デジタル信号は単純に低域フィルタリング
によってアナログ信号に復元されるので、回路構成を簡
略にすることができる。即ち、本実施例の信号処理方法
の基本概念は、アナログ信号の特性はパルス幅変調信号
にパルス幅変化情報として残り、このパルス幅はデータ
列のランレングス（論理“０”または“１”）に変換さ
れて、実際に単一ビットアナログ／デジタル変換により
デジタル変換が可能になる。
【００１７】また、本実施例のパルス幅変調信号を形成
する他の方法としては、アナログ信号の周波数を変調し
周波数変調信号をリミッティングすることにより、周波
数に従いパルス幅が変調されるパルス幅変調信号を形成
することもできる。この場合には、アナログ信号への復
元時に周波数復調過程を経る必要がある。ここで、前記
周波数復調過程を省略するためには、リミッティングさ
れた周波数変調信号を所定時間遅延させ、この遅延され
た信号とリミッティングされた周波数変調信号との位相
差を検出して２逓倍された周波数変調信号を得る。この
２逓倍された周波数変調信号が単一ビットデジタル変換
された場合には、そのままま低域フィルタリングをして
連続的にグループ化された単一ビットデジタル信号から
元のアナログ信号を得ることができる。
する他の方法としては、アナログ信号の周波数を変調し
周波数変調信号をリミッティングすることにより、周波
数に従いパルス幅が変調されるパルス幅変調信号を形成
することもできる。この場合には、アナログ信号への復
元時に周波数復調過程を経る必要がある。ここで、前記
周波数復調過程を省略するためには、リミッティングさ
れた周波数変調信号を所定時間遅延させ、この遅延され
た信号とリミッティングされた周波数変調信号との位相
差を検出して２逓倍された周波数変調信号を得る。この
２逓倍された周波数変調信号が単一ビットデジタル変換
された場合には、そのままま低域フィルタリングをして
連続的にグループ化された単一ビットデジタル信号から
元のアナログ信号を得ることができる。
【００１８】図１は本発明による望ましい一実施例によ
る信号処理装置のブロック図である。前記信号処理装置
は、パルス幅変調器１０と、１ビットＡ／Ｄ変換器２０
と、デジタル信号処理器３０と、低域濾波器４１，４３
及び積分器４２より構成された出力手段４０とを具備す
る。
る信号処理装置のブロック図である。前記信号処理装置
は、パルス幅変調器１０と、１ビットＡ／Ｄ変換器２０
と、デジタル信号処理器３０と、低域濾波器４１，４３
及び積分器４２より構成された出力手段４０とを具備す
る。
【００１９】本発明の第１実施例の動作は図２の（Ａ）
乃至（Ｆ）と図３とを参照として説明する。パルス幅変
調器１０は、アナログ信号（図２の（Ａ））を入力して
内部的に生成された三角波基準信号と比較し、この比較
結果としてパルス幅変調信号（図２の（Ｂ））を出力す
る。その後、１ビットＡ／Ｄ変換器２０は、パルス幅変
調信号を入力して所定周波数を有するクロック信号に従
ってサンプリングし、連続的にグループ化された単一ビ
ットデジタル信号（図２の（Ｃ））を発生する。
乃至（Ｆ）と図３とを参照として説明する。パルス幅変
調器１０は、アナログ信号（図２の（Ａ））を入力して
内部的に生成された三角波基準信号と比較し、この比較
結果としてパルス幅変調信号（図２の（Ｂ））を出力す
る。その後、１ビットＡ／Ｄ変換器２０は、パルス幅変
調信号を入力して所定周波数を有するクロック信号に従
ってサンプリングし、連続的にグループ化された単一ビ
ットデジタル信号（図２の（Ｃ））を発生する。
【００２０】図１上の１ビットＡ／Ｄ変換器２０の回路
図である図３に示したように、パルス幅変調信号が演算
増幅器Ｕ１の非反転入力端子に入力され、基準信号Ｖ
ref は反転入力端子に印加される。すると、出力は基準
信号によって波形整形された矩形波信号となる。この波
形整形された矩形波信号は、クロック信号に応答してス
イッチングされるサンプリングスイッチＳＷに供給さ
れ、連続的にグループ化された単一ビットデジタル信号
を発生する。
図である図３に示したように、パルス幅変調信号が演算
増幅器Ｕ１の非反転入力端子に入力され、基準信号Ｖ
ref は反転入力端子に印加される。すると、出力は基準
信号によって波形整形された矩形波信号となる。この波
形整形された矩形波信号は、クロック信号に応答してス
イッチングされるサンプリングスイッチＳＷに供給さ
れ、連続的にグループ化された単一ビットデジタル信号
を発生する。
【００２１】さらに図１を参照すれば、デジタル信号処
理器３０は、連続的にグループ化された単一ビットデジ
タル信号を記録または伝送する前に、例えば、ランレン
グス方式のようなデータ圧縮及びエラー訂正符号化過程
を遂行し、これに従って出力時にはデータ伸長及びエラ
ー訂正複号化過程を遂行することもできる。このデジタ
ル信号処理器３０は、デジタル磁気記録装置やデジタル
通信装置であっても良い。
理器３０は、連続的にグループ化された単一ビットデジ
タル信号を記録または伝送する前に、例えば、ランレン
グス方式のようなデータ圧縮及びエラー訂正符号化過程
を遂行し、これに従って出力時にはデータ伸長及びエラ
ー訂正複号化過程を遂行することもできる。このデジタ
ル信号処理器３０は、デジタル磁気記録装置やデジタル
通信装置であっても良い。
【００２２】出力手段４０は、デジタル信号処理器３０
から供給される連続的にグループ化された単一ビットデ
ジタル信号を入力して、低域濾波器４１によって低域フ
ィルタリングを遂行してパルス幅変調信号（図２の
（Ｄ））を復元し、この復元されたパルス幅変調信号を
積分器４２を通じて積分して積分波形（図２の（Ｅ））
を得、この積分された信号に低域濾波器４３によって低
域フィルタリングを遂行してアナログ信号（図２の
（Ｆ））を出力する。
から供給される連続的にグループ化された単一ビットデ
ジタル信号を入力して、低域濾波器４１によって低域フ
ィルタリングを遂行してパルス幅変調信号（図２の
（Ｄ））を復元し、この復元されたパルス幅変調信号を
積分器４２を通じて積分して積分波形（図２の（Ｅ））
を得、この積分された信号に低域濾波器４３によって低
域フィルタリングを遂行してアナログ信号（図２の
（Ｆ））を出力する。
【００２３】以上のように、本発明の第１実施例では１
ビットＡ／Ｄ変換器及び２つの低域濾波器を使用するこ
とにより、信号処理装置を単純にすることができる。そ
して、デジタル信号処理器の所要メモリサイズを減少さ
せうる。図４は本発明の他の実施例による信号処理装置
のブロック図である。本発明の他の実施例の構成は、前
述した第１実施例に比してパルス幅変調器１０を周波数
変調器１２とリミッタ１４とから構成し、出力手段４０
を低域濾波器４４と周波数復調器４５とから構成した点
を除いては同一である。
ビットＡ／Ｄ変換器及び２つの低域濾波器を使用するこ
とにより、信号処理装置を単純にすることができる。そ
して、デジタル信号処理器の所要メモリサイズを減少さ
せうる。図４は本発明の他の実施例による信号処理装置
のブロック図である。本発明の他の実施例の構成は、前
述した第１実施例に比してパルス幅変調器１０を周波数
変調器１２とリミッタ１４とから構成し、出力手段４０
を低域濾波器４４と周波数復調器４５とから構成した点
を除いては同一である。
【００２４】本発明の他の実施例の動作を、図５の
（Ａ）乃至（Ｆ）の波形図を参照して説明すると、アナ
ログ信号（図５の（Ａ）；ここでは説明上概念的に示し
た）が周波数変調器１２に印加され、周波数変調信号
（図５の（Ｂ））として出力され、この周波数変調信号
はリミッタ１４を経ながらリミッティングされた信号
（図５の（Ｃ））として出力される。
（Ａ）乃至（Ｆ）の波形図を参照して説明すると、アナ
ログ信号（図５の（Ａ）；ここでは説明上概念的に示し
た）が周波数変調器１２に印加され、周波数変調信号
（図５の（Ｂ））として出力され、この周波数変調信号
はリミッタ１４を経ながらリミッティングされた信号
（図５の（Ｃ））として出力される。
【００２５】即ち、リミッティングされた周波数変調信
号は、周波数に従いパルス幅が変調されるパルス幅変調
信号の形態を持つようになる。したがって、中間動作に
対する説明は前述した第１実施例と同一なので省略す
る。次いで、出力手段４０は、連続的にグループ化され
た単一ビットデジタル信号（図５の（Ｄ））を入力し
て、低域濾波器４４を経ながら低域フィルタリングして
その波形がリミッティングされた周波数変調信号と同一
な信号（図５の（Ｅ））を得る。この低域濾波器４４の
出力信号は、周波数復調器４５を経て復調されアナログ
信号（図５の（Ｆ））に生成する。
号は、周波数に従いパルス幅が変調されるパルス幅変調
信号の形態を持つようになる。したがって、中間動作に
対する説明は前述した第１実施例と同一なので省略す
る。次いで、出力手段４０は、連続的にグループ化され
た単一ビットデジタル信号（図５の（Ｄ））を入力し
て、低域濾波器４４を経ながら低域フィルタリングして
その波形がリミッティングされた周波数変調信号と同一
な信号（図５の（Ｅ））を得る。この低域濾波器４４の
出力信号は、周波数復調器４５を経て復調されアナログ
信号（図５の（Ｆ））に生成する。
【００２６】図６は本発明のさらに他の実施例による信
号処理装置のブロック図である。本発明のさらに他の実
施例の構成は、前述した第２の実施例に比して、パルス
幅変調器１０のリミッタ１４と１ビットＡ／Ｄ変換器２
０との間に遅延器１６と位相検出器１８とをさらに具備
し、出力手段は低域フィルタ器４６のみより構成される
点を除いて同一である。
号処理装置のブロック図である。本発明のさらに他の実
施例の構成は、前述した第２の実施例に比して、パルス
幅変調器１０のリミッタ１４と１ビットＡ／Ｄ変換器２
０との間に遅延器１６と位相検出器１８とをさらに具備
し、出力手段は低域フィルタ器４６のみより構成される
点を除いて同一である。
【００２７】即ち、さらに他の実施例は、図７の（Ａ）
乃至（Ｇ）を参照すれば、周波数変調器１２で、アナロ
グ信号（図７の（Ａ））をリミッタ１４に提供される周
波数変調信号（図７の（Ｂ））に変調する。リミッティ
ングされた周波数変調信号（図７の（Ｃ））を遅延器１
６により遅延させて遅延された信号（図７の（Ｄ））を
得、遅延された信号と遅延されなかった信号間の位相差
を位相検出器１８で検出して、２逓倍された周波数変調
信号（図７の（Ｅ））を出力する。
乃至（Ｇ）を参照すれば、周波数変調器１２で、アナロ
グ信号（図７の（Ａ））をリミッタ１４に提供される周
波数変調信号（図７の（Ｂ））に変調する。リミッティ
ングされた周波数変調信号（図７の（Ｃ））を遅延器１
６により遅延させて遅延された信号（図７の（Ｄ））を
得、遅延された信号と遅延されなかった信号間の位相差
を位相検出器１８で検出して、２逓倍された周波数変調
信号（図７の（Ｅ））を出力する。
【００２８】したがって、１ビットＡ／Ｄ変換器２０で
は、２逓倍された周波数変調信号を入力して、連続的に
グループ化された単一ビットデジタル信号（図７の
（Ｆ））を発生する。そして、低域濾波器４６は連続的
にグループ化された単一ビットデジタル信号をフィルタ
リングすることにより、周波数復調段階が必要でなくア
ナログ信号（図７の（Ｇ））を出力することができる。
は、２逓倍された周波数変調信号を入力して、連続的に
グループ化された単一ビットデジタル信号（図７の
（Ｆ））を発生する。そして、低域濾波器４６は連続的
にグループ化された単一ビットデジタル信号をフィルタ
リングすることにより、周波数復調段階が必要でなくア
ナログ信号（図７の（Ｇ））を出力することができる。
【００２９】
【発明の効果】以上のように、本発明では映像または音
声のようなアナログ信号を記録及び伝送のためのデジタ
ル信号に変換させることにより、信号処理方法を簡略化
し、信号処理装置の信号処理用メモリサイズを減少させ
ることができると共に、Ｄ／Ａ変換器を無くして回路構
成を簡略にすることもできる。
声のようなアナログ信号を記録及び伝送のためのデジタ
ル信号に変換させることにより、信号処理方法を簡略化
し、信号処理装置の信号処理用メモリサイズを減少させ
ることができると共に、Ｄ／Ａ変換器を無くして回路構
成を簡略にすることもできる。
【図１】本発明による信号処理装置の望ましい一実施例
によるブロック図である。
によるブロック図である。
【図２】図１に示した回路の各部の入出力信号の波形図
である。
である。
【図３】図１に示した単一ビットアナログ／デジタル変
換器の回路図である。
換器の回路図である。
【図４】本発明による信号処理装置の望ましい他の実施
例のブロック図である。
例のブロック図である。
【図５】図４に示した回路の各部の入出力信号の波形図
である。
である。
【図６】本発明による信号処理装置の望ましいさらに他
の実施例のブロック図である。
の実施例のブロック図である。
【図７】図６に示した回路の各部の入出力信号の波形図
である。
である。
Claims (16)
- 【請求項１】 アナログ信号をパルス幅変調信号に変換
するパルス幅変調過程と、 前記パルス幅変調信号を単一ビットデジタル信号に変換
するデジタル信号生成過程と、 前記変換された単一ビットデジタル信号をデジタル信号
処理するデジタル信号処理過程と、 前記処理した単一ビットデジタル信号を入力してアナロ
グ信号に変換するアナログ信号生成過程とを具備するこ
とを特徴とする信号処理方法。 - 【請求項２】 前記パルス幅変調過程では、前記アナロ
グ信号の最大周波数の少なくとも２倍以上の周波数を有
した三角波基準信号と前記アナログ信号とを比較して、
パルス幅変調された信号を形成することを特徴とする請
求項１記載の信号処理方法。 - 【請求項３】 前記パルス幅変調過程では、前記アナロ
グ信号を周波数変調し、周波数変調された信号をリミッ
ティングして、周波数に従いパルス幅が異なるパルス幅
変調信号を形成することを特徴とする請求項１記載の信
号処理方法。 - 【請求項４】 前記パルス幅変調過程は、リミッティン
グした後、前記リミッティングされた周波数変調信号を
所定時間遅延させ、前記遅延された信号と前記リミッテ
ィングされた周波数変調信号との位相差を検出する過程
を更に具備することを特徴とする請求項３記載の信号処
理方法。 - 【請求項５】 前記デジタル信号生成過程では、前記パ
ルス幅変調信号を基準信号と比較し、この比較結果を所
定周波数のクロック信号に従いサンプリングして単一ビ
ットデジタル信号に変換することを特徴とする請求項１
記載の信号処理方法。 - 【請求項６】 前記デジタル信号処理過程では、単一ビ
ットデジタル信号を記録媒体に記録し、記録された単一
ビットデジタル信号を読み出すことを特徴とする請求項
１記載の信号処理方法。 - 【請求項７】 前記デジタル信号処理過程は、単一ビッ
トのデジタル信号を前記記録媒体に記録する前にランレ
ングス方式によってデータ圧縮及び符号化し、前記記録
媒体から圧縮及び符号化された単一ビットデジタル信号
を読み出した後にデータ伸長及び複号化する過程を更に
具備することを特徴とする請求項６記載の信号処理方
法。 - 【請求項８】 前記アナログ信号生成過程では、前記単
一ビットデジタル信号を第１低域フィルタリングした
後、このフィルタリングされた信号を積分し、この積分
された信号を第２低域フィルタリングしてアナログ信号
として出力することを特徴とする請求項１又は２記載の
信号処理方法。 - 【請求項９】 前記アナログ信号生成過程では、前記単
一ビットデジタル信号を低域フィルタリングした後、こ
のフィルタリングされた信号を周波数復調してアナログ
信号として出力することを特徴とする請求項３記載の信
号処理方法。 - 【請求項１０】 前記アナログ信号生成過程では、前記
単一ビットデジタル信号を低域フィルタリングしてアナ
ログ信号として出力することを特徴とする請求項４記載
の信号処理方法。 - 【請求項１１】 アナログ信号を入力してパルス幅変調
信号で出力するパルス幅変調手段と、 前記パルス幅変調信号を入力して波形整形し、所定周波
数のクロック信号によって波形整形された信号をサンプ
リングして、連続的にグループ化された単一ビットデジ
タル信号を出力する１ビットアナログデジタル変換手段
と、 前記連続的にグループ化された単一ビットデジタル信号
列を入力してデジタル信号処理し、処理された連続的に
グループ化された単一ビットデジタル信号を出力するデ
ジタル信号処理手段と、 前記処理された連続的にグループ化された単一ビットデ
ジタル信号を入力して１次低域フィルタリングした後、
このフィルタリングされた信号を積分し、この積分され
た信号を２次低域フィルタリングしてアナログ信号とし
て出力する出力手段とを具備することを特徴とする信号
処理装置。 - 【請求項１２】 前記単一ビットアナログデジタル変換
手段は、 前記パルス幅変調信号を予め設定された基準信号と比較
する手段と、 前記比較手段から出力されるパルス信号を所定周波数の
クロック信号に従いサンプリングする手段とを含むこと
を特徴とする請求項１１記載の信号処理装置。 - 【請求項１３】 アナログ信号を入力して周波数変調信
号として出力する変調手段と、 前記周波数変調信号を入力してリミッティングされた周
波数変調信号を出力するリミッティング手段と、 前記リミッティングされた周波数変調信号を入力して波
形整形し所定周波数のクロック信号に従いサンプリング
し、連続的にグループ化された単一ビットデジタル信号
を発生する単一ビットアナログ／デジタル変換手段と、 前記連続的にグループ化された単一ビットデジタル信号
を入力して、デジタル信号処理し処理された連続的にグ
ループ化された単一ビットデジタル信号を出力するデジ
タル信号処理手段と、 前記処理された単一ビットデジタル信号を入力して、入
力された信号を低域フィルタリングし、このフィルタリ
ングされた信号を周波数復調してアナログ信号として出
力する出力手段とを具備することを特徴とする信号処理
装置。 - 【請求項１４】 前記単一ビットアナログ／デジタル変
換手段は、 前記リミッティングされた周波数復調信号を予め設定さ
れた基準信号と比較する手段と、 前記比較手段から出力されるパルス信号を所定周波数の
クロック信号に従いサンプリングする手段とを含むこと
を特徴とする請求項１３記載の信号処理装置。 - 【請求項１５】 アナログ信号を入力して周波数変調信
号として出力する変調手段と、 前記周波数変調信号を入力してリミッティングされた周
波数変調信号を出力するリミッティング手段と、 前記リミッティングされた周波数変調信号を所定時間遅
延し、遅延された信号と前記リミッティングされた周波
数変調信号との位相を比較して、２逓倍された周波数変
調信号を出力する位相検出手段と、 前記２逓倍された周波数変調信号を入力して波形整形
し、所定周波数のクロック信号に従い前記波形整形され
た信号をサンプリングして、連続的にグループ化された
単一１ビットデジタル信号を発生する単一ビットアナロ
グ／デジタル変換手段と、 前記連続的にグループ化された単一ビットデジタル信号
を入力してデジタル信号処理し、連続的にグループ化さ
れた１ビットデジタル信号を出力するデジタル信号処理
手段と、 前記処理された連続的にグループ化された単一ビットデ
ジタル信号を入力し、低域フィルタリングを遂行してア
ナログ信号として出力する出力手段を具備することを特
徴とする信号処理装置。 - 【請求項１６】 前記単一ビットアナログ／デジタル変
換手段は、 前記リミッティングされた周波数変調信号を予め設定さ
れた基準信号と比較する手段と、 前記比較手段から出力されるパルス信号を所定周波数の
クロック信号に従いサンプリングする手段とを含むこと
を特徴とする請求項１５記載の信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014196A KR0170259B1 (ko) | 1993-07-26 | 1993-07-26 | 신호처리방법 및 장치 |
| KR93-14196 | 1993-07-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0795094A true JPH0795094A (ja) | 1995-04-07 |
Family
ID=19360043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6174057A Pending JPH0795094A (ja) | 1993-07-26 | 1994-07-26 | 信号処理方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5574456A (ja) |
| JP (1) | JPH0795094A (ja) |
| KR (1) | KR0170259B1 (ja) |
| DE (1) | DE4426461B4 (ja) |
| GB (1) | GB2280556B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023691A (ja) * | 2001-07-11 | 2003-01-24 | Audio Technica Corp | コンデンサマイクロフォン |
| JP2016058775A (ja) * | 2014-09-05 | 2016-04-21 | 国立大学法人山梨大学 | １ビットａｄ変換器、それを用いた受信機及び無線通信システム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064329A (en) * | 1996-07-02 | 2000-05-16 | Byrd; Eldon A. | System for creating and amplifying three dimensional sound employing phase distribution and duty cycle modulation of a high frequency digital signal |
| GB2319934B (en) * | 1996-11-27 | 2001-06-06 | Sony Uk Ltd | Digital signal processing |
| US6501399B1 (en) * | 1997-07-02 | 2002-12-31 | Eldon Byrd | System for creating and amplifying three dimensional sound employing phase distribution and duty cycle modulation of a high frequency digital signal |
| DE102005046398B3 (de) * | 2005-09-28 | 2007-03-01 | Infineon Technologies Ag | Signalverarbeitungsschaltung und Verfahren zum Verarbeiten eines HF-Eingangssignals |
| US7656337B2 (en) * | 2008-03-31 | 2010-02-02 | Linear Technology Corporation | Method and system for bit polarization coding |
| CN101751773B (zh) * | 2008-12-12 | 2012-02-15 | 江苏省电力公司扬州供电公司 | 一种电力电气信息远程传输的调制解调电路的调制与解调方法 |
| TWI554036B (zh) * | 2014-12-27 | 2016-10-11 | 群聯電子股份有限公司 | 資料取樣電路模組、資料取樣方法及記憶體儲存裝置 |
| CN105893992A (zh) * | 2016-05-31 | 2016-08-24 | 京东方科技集团股份有限公司 | 指纹识别结构和方法、显示装置 |
| CN114430274A (zh) * | 2022-01-26 | 2022-05-03 | 深圳市九天睿芯科技有限公司 | 一种信号处理方法及信号处理电路 |
| CN116137539B (zh) * | 2023-04-14 | 2023-06-30 | 深圳市国电科技通信有限公司 | 基于LoRa调制的信号生成方法、装置及LoRa设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192300A (ja) * | 1989-01-19 | 1990-07-30 | Citizen Watch Co Ltd | 補聴器のディジタル利得制御回路 |
| JPH0563457A (ja) * | 1991-06-18 | 1993-03-12 | Matsushita Electric Ind Co Ltd | デルタシグマ変調増幅器 |
| JPH0629857A (ja) * | 1992-07-08 | 1994-02-04 | Foster Electric Co Ltd | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム |
| JPH06269090A (ja) * | 1993-03-15 | 1994-09-22 | Sumitomo Metal Ind Ltd | 圧電型超音波送受波器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1296199A (ja) * | 1970-05-21 | 1972-11-15 | ||
| US4219879A (en) * | 1978-09-07 | 1980-08-26 | Hewlett-Packard Company | Digital to analog conversion system |
| US4608553A (en) * | 1981-05-11 | 1986-08-26 | Ormond A Neuman | Analog to digital converter without zero drift |
| US4509037A (en) * | 1981-06-12 | 1985-04-02 | Gould Inc. | Enhanced delta modulation encoder |
| JPS63209209A (ja) * | 1987-02-25 | 1988-08-30 | Yamaha Corp | デイジタル信号処理回路 |
| US4965867A (en) * | 1987-08-20 | 1990-10-23 | Pioneer Electronic Corporation | Offset compensation circuit |
| SE465144B (sv) * | 1990-06-26 | 1991-07-29 | Ericsson Ge Mobile Communicat | Saett och anordning foer behandling av en analog signal |
| DE4119632C2 (de) * | 1991-06-14 | 2001-05-31 | Philips Broadcast Television S | Schaltung zur Kompensation des Frequenzgangabfalles eines Signals |
| JPH05167450A (ja) * | 1991-12-10 | 1993-07-02 | Sankyo Seiki Mfg Co Ltd | アナログ・デジタル変換回路 |
-
1993
- 1993-07-26 KR KR1019930014196A patent/KR0170259B1/ko not_active IP Right Cessation
-
1994
- 1994-07-19 GB GB9414523A patent/GB2280556B/en not_active Expired - Fee Related
- 1994-07-26 JP JP6174057A patent/JPH0795094A/ja active Pending
- 1994-07-26 DE DE4426461A patent/DE4426461B4/de not_active Expired - Fee Related
- 1994-07-26 US US08/280,826 patent/US5574456A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192300A (ja) * | 1989-01-19 | 1990-07-30 | Citizen Watch Co Ltd | 補聴器のディジタル利得制御回路 |
| JPH0563457A (ja) * | 1991-06-18 | 1993-03-12 | Matsushita Electric Ind Co Ltd | デルタシグマ変調増幅器 |
| JPH0629857A (ja) * | 1992-07-08 | 1994-02-04 | Foster Electric Co Ltd | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム |
| JPH06269090A (ja) * | 1993-03-15 | 1994-09-22 | Sumitomo Metal Ind Ltd | 圧電型超音波送受波器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023691A (ja) * | 2001-07-11 | 2003-01-24 | Audio Technica Corp | コンデンサマイクロフォン |
| JP4603730B2 (ja) * | 2001-07-11 | 2010-12-22 | 株式会社オーディオテクニカ | コンデンサマイクロフォン |
| JP2016058775A (ja) * | 2014-09-05 | 2016-04-21 | 国立大学法人山梨大学 | １ビットａｄ変換器、それを用いた受信機及び無線通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2280556B (en) | 1997-05-14 |
| KR950004812A (ko) | 1995-02-18 |
| DE4426461B4 (de) | 2004-09-30 |
| GB2280556A (en) | 1995-02-01 |
| US5574456A (en) | 1996-11-12 |
| KR0170259B1 (ko) | 1999-03-30 |
| GB9414523D0 (en) | 1994-09-07 |
| DE4426461A1 (de) | 1995-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU659887B2 (en) | Digital video signal recording and reproducing apparatus | |
| JPH0795094A (ja) | 信号処理方法及びその装置 | |
| JP2948024B2 (ja) | 波形符号化／復号化方法及びその装置 | |
| US5043809A (en) | Encoding apparatus | |
| JP3465401B2 (ja) | オーデイオ信号処理装置及びオーデイオ記録装置 | |
| JP4180124B2 (ja) | 伝送システムにおけるデータの予測 | |
| JPS6134304B2 (ja) | ||
| JPH02124622A (ja) | 量子化誤差低減装置 | |
| KR100357090B1 (ko) | 주파수가다른오디오의플레이어장치 | |
| JP3378173B2 (ja) | １ビットデジタル信号の再生または受信装置 | |
| JP3013383B2 (ja) | データ圧縮符号化装置 | |
| KR0167061B1 (ko) | 디지탈형 영상신호 재생장치의 동화노이즈 제거회로 | |
| JP2855621B2 (ja) | ディジタル情報処理装置 | |
| JPS6126381A (ja) | 録画装置 | |
| JPH0451674A (ja) | 映像信号直流成分再生装置 | |
| JP2563279B2 (ja) | ディジタル磁気録画装置 | |
| JP2977030B2 (ja) | ディジタル情報処理装置 | |
| JPH0265407A (ja) | ディジタル信号処理回路 | |
| KR950003634B1 (ko) | 디지탈화상의 기록/재생방법 및 그 장치 | |
| EP0801386A2 (en) | Recording and reproducing apparatus for 1-bit digital signal | |
| JPS63175267A (ja) | デイジタル録音方式 | |
| JPH04167714A (ja) | 予測符号化復合化システム | |
| JPH08322047A (ja) | 予測符号化装置及び予測複号化装置 | |
| JPH0634523B2 (ja) | カラ−画像高能率符号化方式 | |
| JP2003242726A (ja) | オーディオ信号伝送装置、マイクロフォン装置、オーディオ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990319 |