JPS61144972A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPS61144972A JPS61144972A JP59267761A JP26776184A JPS61144972A JP S61144972 A JPS61144972 A JP S61144972A JP 59267761 A JP59267761 A JP 59267761A JP 26776184 A JP26776184 A JP 26776184A JP S61144972 A JPS61144972 A JP S61144972A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- circuit
- image
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は画像信号処理装置に係り、特に、シェーディン
グ補正のディジタル処理化および画素単位でシェーディ
ング補正を行なうのに好適な画像信号処理装置に関する
。
グ補正のディジタル処理化および画素単位でシェーディ
ング補正を行なうのに好適な画像信号処理装置に関する
。
従来の装置におけるシェーディング補正方式は、第2図
に示すように、画像入力処理開始前に、全白信号を光学
センサ回路2によシ画像全白データ入力回路8に入力し
、このデータのピーク値をピーク値検出回路10で検出
し、その値[有])をアナログ/ディジタル変換回路(
以下、A/D変換回路と称す)3によシ画像全白ピーク
値ディジタル信号−に変換し、全白値記憶回路4に記憶
する。画像入力処理が開始されると、1ライン単位に画
像入力光学信号(b)が入力され、光学センサ回路2に
よ)アナログ信号<c>に変換され、画像データ入力回
路9とピーク値検出回路10を介して画像ピーク値アナ
ログ信号(4)が出力される。この画像ピーク値アナロ
グ信号(4)と、全白値記憶回路4から読出された画像
全白ディジタル信号(e)は、ディジタル/アナログ変
換回路(以下、D/A変換回路と称す)11に入力され
る。D/A変換回路11では、画像全白ピーク値ディジ
タル信号(e) t−アナログ信号に変換すると同時に
、画像ビークアナログ信号(4)との比較を行ない、差
分アナログ信号(n)を出力する。スライスレベル発生
回路12では、差分アナログ信号(n)により、スライ
スレベルの上げ下ケのコントロールを行ない、n値判定
回路7に、スライスレベルアナログ信号(0)を出力す
る。n値判定回路7では、画像入力アナログ信号θ)と
スライスレベルアナログ信号(0)とを比較してn値を
判定し、n植体号Φ)を出力する。なお1は制御回路で
、前記各回路が上記した働きをするための制御信号(a
)を発生する。
に示すように、画像入力処理開始前に、全白信号を光学
センサ回路2によシ画像全白データ入力回路8に入力し
、このデータのピーク値をピーク値検出回路10で検出
し、その値[有])をアナログ/ディジタル変換回路(
以下、A/D変換回路と称す)3によシ画像全白ピーク
値ディジタル信号−に変換し、全白値記憶回路4に記憶
する。画像入力処理が開始されると、1ライン単位に画
像入力光学信号(b)が入力され、光学センサ回路2に
よ)アナログ信号<c>に変換され、画像データ入力回
路9とピーク値検出回路10を介して画像ピーク値アナ
ログ信号(4)が出力される。この画像ピーク値アナロ
グ信号(4)と、全白値記憶回路4から読出された画像
全白ディジタル信号(e)は、ディジタル/アナログ変
換回路(以下、D/A変換回路と称す)11に入力され
る。D/A変換回路11では、画像全白ピーク値ディジ
タル信号(e) t−アナログ信号に変換すると同時に
、画像ビークアナログ信号(4)との比較を行ない、差
分アナログ信号(n)を出力する。スライスレベル発生
回路12では、差分アナログ信号(n)により、スライ
スレベルの上げ下ケのコントロールを行ない、n値判定
回路7に、スライスレベルアナログ信号(0)を出力す
る。n値判定回路7では、画像入力アナログ信号θ)と
スライスレベルアナログ信号(0)とを比較してn値を
判定し、n植体号Φ)を出力する。なお1は制御回路で
、前記各回路が上記した働きをするための制御信号(a
)を発生する。
このような方式にてシェーディング補正を行なった場合
、1ライ/一括でシェーディング補正が行なわれるため
、1画素単位での補正の正確さが低下すると同時に、は
とんどが、アナログ信号で処理されているため、回路に
発生するノイズ対策を十分に実施する必要があシ、回路
実装設計が複雑となる。また、A/D変換を行なったの
ち、D/A変換を行なうという不合理な処理を行なって
いるため、ハードウェア量が増大するという欠点があっ
た。
、1ライ/一括でシェーディング補正が行なわれるため
、1画素単位での補正の正確さが低下すると同時に、は
とんどが、アナログ信号で処理されているため、回路に
発生するノイズ対策を十分に実施する必要があシ、回路
実装設計が複雑となる。また、A/D変換を行なったの
ち、D/A変換を行なうという不合理な処理を行なって
いるため、ハードウェア量が増大するという欠点があっ
た。
なおこの種の装置は特開57−37975号公報に開示
されている。
されている。
本発明の目的社、シェーディング補正処理をディジタル
信号処理することで回路実装設計の簡単化を可能とする
とともに、画素単位でシェーディング補正を行なうこと
ができる画像信号処理装置を提供することにある。
信号処理することで回路実装設計の簡単化を可能とする
とともに、画素単位でシェーディング補正を行なうこと
ができる画像信号処理装置を提供することにある。
本発明は、画像入力信号の全白信号の各画素のディジタ
ル値を上位アドレスに割当て、画像信号を下位アドレス
に割当てるメモリのこのアドレスのデータに全白信号に
対する画像信号の電圧比率値を記憶させておき、この記
憶されているデータを画像入力信号に基づいて作成した
アドレスで読出してスライスレベル値を比較し、1画素
の白黒の判定を行なうことによシ、画素単位のシェーデ
ィング補正及び回路実装設計の簡単化を可能としたこと
を特徴とする。
ル値を上位アドレスに割当て、画像信号を下位アドレス
に割当てるメモリのこのアドレスのデータに全白信号に
対する画像信号の電圧比率値を記憶させておき、この記
憶されているデータを画像入力信号に基づいて作成した
アドレスで読出してスライスレベル値を比較し、1画素
の白黒の判定を行なうことによシ、画素単位のシェーデ
ィング補正及び回路実装設計の簡単化を可能としたこと
を特徴とする。
以下、本発明の一実施例を第1図によシ説明するっ
第1図に示す通シ、画像入力処理開始前に、全白信号を
光学セ/す回路2 Kよシ画像人力アナログ信号(e)
に変換し、A/D変換器3により画像ディジタル信号(
d)に変換する。この変換した信号を全白値記憶回路4
に記憶する。画像入力処理が開始されると、1ライン単
位に画像入力光学信号(b)が入力され、光学センサ回
路2によシ画像入力アナログ信号(C)に変換し、A/
D変換器3により画素単位に画像ディジタル信号(d)
に変換する。この変換した信号をシェーディング補正値
記憶回路5に下位アドレスとして入力すると同時に、画
像入力処理開始前に記憶していた入力した画像信号と同
一の画素アドレスの全白値を全白値記憶回路4から読出
し、シェーディング補正値記憶回路5の上位アドレスと
して入力する。シェーディング補正値記憶回路5の記憶
内容は、全白値記憶回路4から読出した画像全白ディジ
タル信号(e)のデータと、入力した画像入力ディジタ
ル信号(d)のデータの組合せによる、ある画素の画像
入力信号と、全白信号の電圧比率である。この電圧比率
を画像入力信号の相対値信号(f)として読出す。この
信号と、あらかじめスライスレベル発生回路6に設定し
ておいたスライスレベルディジタル信号(g)f:It
値判定回路7に入力し、nItLヲ判定し、n植体号(
h) を出力する。なお、1は制御回路で前記各回路が
前記した働きをするための制御信号(a)を発生する。
光学セ/す回路2 Kよシ画像人力アナログ信号(e)
に変換し、A/D変換器3により画像ディジタル信号(
d)に変換する。この変換した信号を全白値記憶回路4
に記憶する。画像入力処理が開始されると、1ライン単
位に画像入力光学信号(b)が入力され、光学センサ回
路2によシ画像入力アナログ信号(C)に変換し、A/
D変換器3により画素単位に画像ディジタル信号(d)
に変換する。この変換した信号をシェーディング補正値
記憶回路5に下位アドレスとして入力すると同時に、画
像入力処理開始前に記憶していた入力した画像信号と同
一の画素アドレスの全白値を全白値記憶回路4から読出
し、シェーディング補正値記憶回路5の上位アドレスと
して入力する。シェーディング補正値記憶回路5の記憶
内容は、全白値記憶回路4から読出した画像全白ディジ
タル信号(e)のデータと、入力した画像入力ディジタ
ル信号(d)のデータの組合せによる、ある画素の画像
入力信号と、全白信号の電圧比率である。この電圧比率
を画像入力信号の相対値信号(f)として読出す。この
信号と、あらかじめスライスレベル発生回路6に設定し
ておいたスライスレベルディジタル信号(g)f:It
値判定回路7に入力し、nItLヲ判定し、n植体号(
h) を出力する。なお、1は制御回路で前記各回路が
前記した働きをするための制御信号(a)を発生する。
本実施例によれば、画素単位でシエーデイング補正を行
なうことができ、画像データの分解能をあげることがで
きると同時に、論理設計をディジタル回路で行なうこと
ができ、回路実装設計の簡単化できる効果がある。
なうことができ、画像データの分解能をあげることがで
きると同時に、論理設計をディジタル回路で行なうこと
ができ、回路実装設計の簡単化できる効果がある。
本発明によれば、画素単位でのシェーディング補正がで
きるとともに、シェーディング補正をディジタル処理す
ることができるため、回路実装設計を簡単化でき、さら
に、画素単位での画像データ処理を容易に行なうことが
できる効果がある。
きるとともに、シェーディング補正をディジタル処理す
ることができるため、回路実装設計を簡単化でき、さら
に、画素単位での画像データ処理を容易に行なうことが
できる効果がある。
第1図は本発明になるシェーディング補正の一実施例を
示す回路ブロック図、第2図はシェーディング補正の従
来回路のブロック図である。 1・・・制御回路、2・・・光学センサ回路、3・・・
A/D変換回路、4・・・全白値記憶回路、5・・・シ
ェーディング補正値記憶回路、6・・・スライスレベル
発生回路、7・・・n値判定回路。 第 1 図
示す回路ブロック図、第2図はシェーディング補正の従
来回路のブロック図である。 1・・・制御回路、2・・・光学センサ回路、3・・・
A/D変換回路、4・・・全白値記憶回路、5・・・シ
ェーディング補正値記憶回路、6・・・スライスレベル
発生回路、7・・・n値判定回路。 第 1 図
Claims (1)
- 1、光電変換されたアナログ信号として入力される画像
入力信号をn値のディジタル信号として出力する画像信
号処理装置において、全白信号のディジタル値を上位ア
ドレス、画像信号を下位アドレスとするアドレスに全白
信号に対する画像信号の電圧比率値をディジタルデータ
とし予め記憶させたシェーディング補正値記憶回路と、
ディジタルスライスレベル信号発生回路と、入力される
アナログ信号をディジタル信号に変換するアナログ/デ
ィジタル変換回路と、前記アナログ/ディジタル変換回
路から得られる全白のアナログ信号のディジタル値を画
素単位で記憶する全白値記憶回路と、前記アナログ/デ
ィジタル変換回路から得られる画像を含むアナログ信号
に対するディジタル値と前記全白値記憶回路から読出し
たディジタル値を前記アドレスとして前記シェーディン
グ補正記憶回路からデータを読出す手段と、この読出さ
れたデータを前記スライスレベル信号発生回路から出力
されるスライスレベル信号をディジタル比較してn値の
ディジタル画像信号を出力する判別回路を設けたことを
特徴とする画像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59267761A JPS61144972A (ja) | 1984-12-19 | 1984-12-19 | 画像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59267761A JPS61144972A (ja) | 1984-12-19 | 1984-12-19 | 画像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144972A true JPS61144972A (ja) | 1986-07-02 |
Family
ID=17449219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59267761A Pending JPS61144972A (ja) | 1984-12-19 | 1984-12-19 | 画像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144972A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009056580A (ja) * | 2007-08-31 | 2009-03-19 | Proxene Tools Co Ltd | スパナ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59223060A (ja) * | 1983-06-01 | 1984-12-14 | Canon Inc | 原稿読取装置 |
-
1984
- 1984-12-19 JP JP59267761A patent/JPS61144972A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59223060A (ja) * | 1983-06-01 | 1984-12-14 | Canon Inc | 原稿読取装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009056580A (ja) * | 2007-08-31 | 2009-03-19 | Proxene Tools Co Ltd | スパナ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11266363A (ja) | 画像データの前処理装置 | |
JP4110715B2 (ja) | 画像処理装置 | |
JPH08275018A (ja) | 改良型色調調整のための低精度ルックアップ・テーブルからの高精度ルックアップ・テーブル | |
JPS58172061A (ja) | 信号処理装置 | |
US7317480B1 (en) | Imaging apparatus providing black level compensation of a successive approximation A/D converter | |
JPS61144972A (ja) | 画像信号処理装置 | |
JP3091084B2 (ja) | 信号処理回路 | |
JP3475606B2 (ja) | 画像処理装置 | |
JPH04101573A (ja) | 画像処理コントローラlsi | |
JP3157870B2 (ja) | 画像処理方式 | |
JPH02254864A (ja) | イメージ入力装置 | |
KR100240069B1 (ko) | 화상처리 방법 | |
JPH04301968A (ja) | 画像信号処理装置 | |
JPH04360374A (ja) | 画像処理コントローラ | |
JPH065882B2 (ja) | イメ−ジセンサ出力補正回路 | |
JP3080475B2 (ja) | イメージ・スキャナの白レベル設定装置 | |
JPH0124470B2 (ja) | ||
JPS60206369A (ja) | 画信号補正方式 | |
JPS5848571A (ja) | 画信号補正方式 | |
JPH06303426A (ja) | 撮像情報補正方法および撮像装置 | |
JPH0379166A (ja) | シェーディング補正回路 | |
JPH03143168A (ja) | イメージセンサの2値化出力方法 | |
JPH05191644A (ja) | 画像読取装置 | |
JPS61123361A (ja) | 画像読取装置 | |
JPH01314482A (ja) | イメージスキャナの黒レベル補正回路 |