JPS61144034A - 転写バンプ基板の製造方法 - Google Patents
転写バンプ基板の製造方法Info
- Publication number
- JPS61144034A JPS61144034A JP59265732A JP26573284A JPS61144034A JP S61144034 A JPS61144034 A JP S61144034A JP 59265732 A JP59265732 A JP 59265732A JP 26573284 A JP26573284 A JP 26573284A JP S61144034 A JPS61144034 A JP S61144034A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- film
- insulation film
- pinholes
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフィルムキャリア方式およびフリ・ツブチップ
方式による半導体素子の組立てにおいて半導体素子の電
極部あるいはフィルムキャリアのリード部へ金属突起物
を供給するだめの転写ノ（ンプ基板の製造方法に関する
ものである。
方式による半導体素子の組立てにおいて半導体素子の電
極部あるいはフィルムキャリアのリード部へ金属突起物
を供給するだめの転写ノ（ンプ基板の製造方法に関する
ものである。
従来例の構成とその問題点
従来の金属突起物基板においては、第１図にその具体例
を示すように、ガラス、シリコン、アルミナ基板のよう
な絶縁基板１上に蒸着や印刷法によってＴｉ／Ｐｄ、Ｔ
ｉ／Ｐｔ、Ａｕ、ＩＴＯなどの導電膜２を形成した後、
さらにその上にＳ Ｌ０２などの絶縁膜３を形成して半
導体素子の電極部に対応するように微小孔４をあけて、
微小孔４で露出している導電膜２にＡｕなどのような金
属突起物６を電気メ・フキによ９１０〜４０μｍ形成し
ていた。そして、この金属突起物５のみをフィルムキャ
リアのリードの先端部に熱圧着して転写させていた。こ
のような構成では、絶縁膜３にピンホール６が発生して
電気メッキのときに電流密度が安定しにくくなり、所定
の金属突起物５の高さが得られなくなるという問題があ
った。また、バンプ６をフィルムキャリアのリードの先
端部に熱圧着方式で転写したときにピンホール６から発
生したバンプ７がついて不良になるという問題もあった
。
を示すように、ガラス、シリコン、アルミナ基板のよう
な絶縁基板１上に蒸着や印刷法によってＴｉ／Ｐｄ、Ｔ
ｉ／Ｐｔ、Ａｕ、ＩＴＯなどの導電膜２を形成した後、
さらにその上にＳ Ｌ０２などの絶縁膜３を形成して半
導体素子の電極部に対応するように微小孔４をあけて、
微小孔４で露出している導電膜２にＡｕなどのような金
属突起物６を電気メ・フキによ９１０〜４０μｍ形成し
ていた。そして、この金属突起物５のみをフィルムキャ
リアのリードの先端部に熱圧着して転写させていた。こ
のような構成では、絶縁膜３にピンホール６が発生して
電気メッキのときに電流密度が安定しにくくなり、所定
の金属突起物５の高さが得られなくなるという問題があ
った。また、バンプ６をフィルムキャリアのリードの先
端部に熱圧着方式で転写したときにピンホール６から発
生したバンプ７がついて不良になるという問題もあった
。
発明の目的
本発明は上記欠点を除去するものであり、絶縁膜にピン
ホールを無くす方法を提供するものであるＯ 発明の構成 本発明は、導電膜を形成した絶縁基板で、前記導電膜上
にスパッタリング法、蒸着法などによって半導体素子の
電極部に対応するように微小孔を設けた８１０２等の絶
縁膜を形成したのち、前記絶縁膜に発生したピンホール
部に露出している前記導電膜を工・１チング加工で除去
したあと、再び絶縁膜に形成して半導体素子の電極部に
対応するように微小孔を設けたのち電気メッキでＡｕ等
のバンプを形成する工程からなり、電気メッキしてもＳ
ｓ ０２膜のピンホール部にはメッキされないので常
に一定の高さのバンプを得ることができる。また、パン
ダをフィルムキャリアのリードの先端部に転写したとき
にピンホールによるバンプがついて不良忙なるというこ
とがないので有利である。
ホールを無くす方法を提供するものであるＯ 発明の構成 本発明は、導電膜を形成した絶縁基板で、前記導電膜上
にスパッタリング法、蒸着法などによって半導体素子の
電極部に対応するように微小孔を設けた８１０２等の絶
縁膜を形成したのち、前記絶縁膜に発生したピンホール
部に露出している前記導電膜を工・１チング加工で除去
したあと、再び絶縁膜に形成して半導体素子の電極部に
対応するように微小孔を設けたのち電気メッキでＡｕ等
のバンプを形成する工程からなり、電気メッキしてもＳ
ｓ ０２膜のピンホール部にはメッキされないので常
に一定の高さのバンプを得ることができる。また、パン
ダをフィルムキャリアのリードの先端部に転写したとき
にピンホールによるバンプがついて不良忙なるというこ
とがないので有利である。
実施例の説明
以下、本発明の一実施例について図により説明する。ま
ず、透明なガラス基板１の一生面に透明な導電膜２を蒸
着法などによって形成したのち、Ｓ Ｌ０２などのよう
な透明な絶縁膜３ａを形成して、絶縁膜３ａに生じたピ
ンホール６の部分の導電膜２をエツチングで除去したの
ち、再び絶縁膜３ｂを形成したのち、半導体素子の電極
に対応するように絶縁膜３ａ、３ｂに微小孔４をあげる
。そののち、微小孔４の部分に露出している導電膜２に
Ａｕなどのようなバンプ６を電気メッキにより１０〜４
０μｍ形成する。
ず、透明なガラス基板１の一生面に透明な導電膜２を蒸
着法などによって形成したのち、Ｓ Ｌ０２などのよう
な透明な絶縁膜３ａを形成して、絶縁膜３ａに生じたピ
ンホール６の部分の導電膜２をエツチングで除去したの
ち、再び絶縁膜３ｂを形成したのち、半導体素子の電極
に対応するように絶縁膜３ａ、３ｂに微小孔４をあげる
。そののち、微小孔４の部分に露出している導電膜２に
Ａｕなどのようなバンプ６を電気メッキにより１０〜４
０μｍ形成する。
以上のように本実施例によれば、絶縁膜３ａにピンホー
ル６が生じてもエツチングでその下地の導電膜２が除去
されて、さらに絶縁膜３ｂでコーティングされるために
電気メッキのときに正規のＩζζダグ以外に異常なバン
プは発生しない。また、電流の大きさも、転写バンプ基
板の間で差がなくなるのでロット間のバンプの高さのバ
ラツキも少なくなる。
ル６が生じてもエツチングでその下地の導電膜２が除去
されて、さらに絶縁膜３ｂでコーティングされるために
電気メッキのときに正規のＩζζダグ以外に異常なバン
プは発生しない。また、電流の大きさも、転写バンプ基
板の間で差がなくなるのでロット間のバンプの高さのバ
ラツキも少なくなる。
発明の効果
このように本発明は、絶縁膜にピンホールがないため、
部分電気メッキしても所定の場所以外にメ、フキされな
いために効率よくメ・ンキできるとともに、バンプ高さ
をロフト間で均一にできるという点で非常に効果がある
。
部分電気メッキしても所定の場所以外にメ、フキされな
いために効率よくメ・ンキできるとともに、バンプ高さ
をロフト間で均一にできるという点で非常に効果がある
。
第１図は従来の転写バンプ基板の断面図、第２図は本発
明の一実施例における転写バンプ基板の断面図である。 １・・・・・・絶縁基板、２・・・・・・導電膜、３．
３ａ、３ｂ・・・・・・絶縁膜、４・・・・・・微小孔
、６・・・・・・バンプ、６・・・・・・・・・ピンホ
ール、７・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
明の一実施例における転写バンプ基板の断面図である。 １・・・・・・絶縁基板、２・・・・・・導電膜、３．
３ａ、３ｂ・・・・・・絶縁膜、４・・・・・・微小孔
、６・・・・・・バンプ、６・・・・・・・・・ピンホ
ール、７・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 導電膜を形成した絶縁基板で、前記導電膜上にスパッタ
リング法、蒸着法などによってＳｉＯ＿２等の絶縁膜を
形成したのち、前記絶縁膜に発生したピンホール部に露
出している前記導電膜をエッチング加工で除去したあと
、再び絶縁膜を形成して半導体素子の電極部に対応する
ように微小孔を設けたのち電気メッキでＡｕ等のバンプ
を形成する工程からなる転写バンプ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265732A JPS61144034A (ja) | 1984-12-17 | 1984-12-17 | 転写バンプ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265732A JPS61144034A (ja) | 1984-12-17 | 1984-12-17 | 転写バンプ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144034A true JPS61144034A (ja) | 1986-07-01 |
Family
ID=17421225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59265732A Pending JPS61144034A (ja) | 1984-12-17 | 1984-12-17 | 転写バンプ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0792463A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE |
| EP0859686A4 (en) * | 1995-05-26 | 1998-11-11 | Formfactor Inc | PRODUCTION OF CONNECTIONS AND FITTINGS WITH THE USE OF SACRED SUBSTRATE |
-
1984
- 1984-12-17 JP JP59265732A patent/JPS61144034A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0792463A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE |
| EP0859686A4 (en) * | 1995-05-26 | 1998-11-11 | Formfactor Inc | PRODUCTION OF CONNECTIONS AND FITTINGS WITH THE USE OF SACRED SUBSTRATE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS61144034A (ja) | 転写バンプ基板の製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPS6156613B2 (ja) | ||
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JP3331635B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JP3074023B2 (ja) | 半導体装置の製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPS6020536A (ja) | 半導体素子用金属突起物基板 | |
| JP2796864B2 (ja) | 電気的接続部材の製造方法 | |
| JPS5910063B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH11297737A (ja) | 半導体装置のメッキ構造体形成方法 | |
| GB1197272A (en) | Improvements relating to Semiconductor Circuit Assemblies | |
| JPH0497532A (ja) | 半導体装置の製造方法 | |
| JPH0463434A (ja) | 半導体装置 | |
| JPH02162734A (ja) | 半導体装置の製造方法 | |
| JPS61202429A (ja) | 半導体装置の製造方法 |