JPS61139063A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置とその製造方法に係り、特にそのう
ちの基板接地領域の構造と、その形成方法に関する。

半導体集積回路（ＩＣ）の構造として、例えばｐ型半導
体基板上にｎ型半導体層をエピタキシャル成長して、そ
のエピタキシャル成長したｎ型半導体層にトランジスタ
を設けるバイポーラ型のＩＣが知られている。このよう
なバイポーラ型ＩＣは、一般に半導体基板が接地されて
おり、その接地電極がエピタキシャル成長層の表面に多
数設けられる。その理由は、トランジスタに近接して接
地領域・を設け、その接地電位をできるだけ低くして、
且つ、寄生容量をも減少させるためで、例えば１０００
ゲート回路を構成するＩＣでは、約５０個の接地電極（
接地接続部）が設けられている。

このような表面からの接地接続部は、初期に作成したＩ
Ｃの場合は、エピタキシャル成長層に形成する個々のト
ランジスタのｐｎ接合分離領域を利用して作成されてい
た。例えば、ｐ型シリコン基板にｎ型エピタキシャル成
長層を形成する場合は、個々のトランジスタを分離する
ために、エピタキシャル成長層にｐ型シリコン基板に到
達するｐ型素子分離領域が設けられ、その領域上に接地
電極を形成すればよかった。

しかし、半導体装置の発展に伴って、ＩＣが微細化され
、エピタキシャル成長層に微細なトランジスタ素子が形
成されるようになって、その素子分離帯も小さくなって
きた。例えば、ドライエツチング法によってＵ字溝を形
成し、そのＵ字溝を絶縁膜を介して多結晶シリコン膜を
埋没させる、所謂、絶縁体分離方式が採られるようにな
ってきた。

従って、ｐｎ接合分離領域がなくなって、現在は接地接
続部を形成するためにだけ、高温度で拡散処理して従前
のｐｎ接合分離領域と同様な接地接続領域を設けている
。しかしながら、このような構造とその形成方法を改善
することは、ＩＣの製造工数や特性上に極めて好ましい
影響を与えるものである。

［従来の技術］ 第３図は最近の半導体装置の一例の構造断面図を示して
おり、１はｐ型シリコン基板、２はエピタキシャル成長
したｎ型シリコン層、３はそのｎ型シリコン層に設けた
ｐ型接地接続領域、４はＵ溝状絶縁素子分離帯、５はｎ
４型埋没層、６はトランジスタ素子領域を示している。

このような半導体装置を形成するための製造方法の工程
順断面図を第４図（ａ）〜（ｄ）に示す。

同図において、まず、第４図（ａ）に示すように、ｐ型
シリコン基板１にｎ＋型型埋石層５選択的に形成する。

これは一般に、アンチモンを拡散して形成される。

次いで、第４図（ｂ）に示すように、シリコン基板１を
高温に加熱し、ホスフィンを混入した四塩化シリコンガ
スを分解して、膜厚１．５μｍのｎ型２９３７層２をエ
ピタキシャル成長する。

次いで、第４図（Ｃ）に示すように、ｎ型２９３７層２
の上にレジスト膜マスク７をパターンニングして、ｐ型
接地接続領域を形成しようとする部分に硼素をイオン注
入する。

次いで、第４図（ｄｌに示すように、シリコン基板全体
を１１００℃、３５分間程度熱処理して、ｐ型接地接続
領域３を画定する。

以降は、公知の製造方法によって第３図のようにトラン
ジスタ素子が形成される。

［発明が解決しようとする問題点コ ところが、このような製造方法によれば、ｐ型接地接続
領域３がｎ型シリコン基板１に達するように、高温度、
長時間の熱処理を行なうため、縦方向への拡散の幅と同
様に横方向にも拡散の幅が拡がって、その領域が拡大し
、高密度化を阻害する問題がある。

更に、この長時間の熱処理は、ｎ＋型型埋石層５エピタ
キシャル成長層への這い上がりを大きくして、トランジ
スタ素子のコレクタ領域の幅が薄くなり、コレクタ抵抗
が増加して、動作速度を害する問題がある。

本発明は、このような熱処理時間を短縮し、上記の問題
点を除去した半導体装置の構造とその製造方法を提案す
るものである。

［問題点を解決するための手段］ その問題は、一導電型半導体基板上に反対導電型半導体
層を積層し、該反対導電型半導体層に半導体素子を設け
た半導体装置において、前記反対導電型半導体層を突き
抜いて、前記一導電型半導体基板と接続する多結晶シリ
コンからなる一導電型接地接続領域が設けられている半
導体装置の構造によって解決される。

且つ、その構造は、一導電型半導体基板上に該半導体基
板とは異なる材料膜を選択的に形成した後、反対導電型
半導体層をエピタキシャル成長し、次いで、前記選択的
に形成した材料膜上に成長した多結晶シリコン領域を、
一導電型接地接続領域に形成する工程が含まれる半導体
装置の製造方法によって作成される。

［作用］ 即ち、本発明は接地接続領域を多結晶シリコン領域とし
た構造の半導体装置にする。

そうすれば、多結晶シリコン内での拡散速度が速くなっ
て、高温度の熱処理時間が短縮される。

そのため、上記問題点の接地接続領域の大型化。

埋没層の這い上りは軽減され、処理工数も減少する。

［実施例コ 以下１図面を参照して実施例によって詳細に説明す″る
。

第１図は本発明にかかる半導体装置の一例の構造断面図
を示しており、１３は多結晶シリコンからなるｐ型接地
接続領域で、その他の記号は第１図と同一部材に同一記
号を記入しである。

図のように、接地接続領域を多結晶シリコンとして、従
来と同様に、ｐ型不純物をその多結晶シリコンに注入し
拡散する。そうすれば、多結晶シリコンは単結晶シリコ
ンよりも容易に拡散するから、熱処理時間が短縮され、
従って、動作特性の改善を図ることができる。

次に、第２図（ａｌ〜（ｄ）は本発明にかかる製造方法
の工程順断面図である。まず、第２図（ａ）に示すよう
に、ｐ型シリコン基板１にｎ＋型埋没層５を選択的に形
成し、次に、多結晶シリコン膜１１を気相成長法で被着
しパターンニングして、接地接続領域形成部分のみに残
存させる。この多結晶シリコン膜１１は膜厚１μｍ程度
被着するが、又、多結晶シリコン膜のほか、５ｉ０２膜
や窒化シリコン膜などの膜を用いてもよい。

次いで、第２図（′ｂ）に示すように、シリコン基板１
を１０００℃以上の高温度に加熱し、ホスフィンを混入
した四塩化シリコンガス、又はモノシランガスを分解し
て、膜厚１．５μｍのｎ型９９３２層２をエピタキシャ
ル成長させる。そうすれば、多結晶シリコン膜１１の上
は単結晶化せずに、多結晶シリコン１３が成長する。

次いで、第２図ＴＣ）に示すように、ｎ型９９３２層２
の上にレジスト膜マスク７をパターンニングして、多結
晶シリコン１３のみ露出させ、その部分に硼素をイオン
注入する。

次いで、第２図（ｄ）に示すように、温度１１００℃で
熱処理し、多結晶シリコン１３全体に硼素を拡散して、
ｐ型化する。この場合、多結晶シリコン１３の周囲の単
結晶領域にも若干ｐ型化するが、その領域は余り大きく
はならない。このように、多結晶シリコンに不純物を拡
散すると、熱処理時間は単結晶の場合に比べて半減する
。

以降は、公知の製造方法によって第１図のようにトラン
ジスタ素子が形成されて完成される。

［発明の効果］ さて、以上の説明から明らかなように、本発明によれば
接地接続領域が多結晶シリコンで形成された構造となる
から、接地接続領域を形成するための熱処理時間が短縮
され、そのため、処理工数が減少して、且つ、不純物が
広く拡散せずに、接地接続領域を小さくすることができ
、更に、埋没層の這い上り拡散も大きく進まずに、コレ
クタ抵抗が小さくなって、動作速度も改善される。

従って、本発明はＩＣの高集積化、高性能化に顕著に寄
与するものである。

尚、上記実施例ではバイポーラ型半導体装置で説明した
が、本発明はＭＯ３型半導体装置にも提要できることは
云うまでもない。

【図面の簡単な説明】

第１図は本発明にかかる半導体装置の構造断面図、第２
図（ａ）〜（ｄ）はその製造工程順断面図、第３図は従
来の半導体装置の構造断面図、第４図（ａ）〜（ｄ）は
その製造工程順断面図である。 図において、 １はｐ型シリコン基板、２はｎ型シリコン層、３は従来
のｐ型接地接続領域、 ４はＵ溝状絶縁素子分離帯、 ５はｎゝ型埋没層、 ６はトランジスタ素子領域、 ７はレジスト膜マスク、 １１は多結晶シリコン膜（半導体基板とは異なる材料膜
）、 １３は多結晶シリコン領域（接地接続領域）を示してい
る。 第１図 第２図 第２図 第３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）一導電型半導体基板上に反対導電型半導体層を積
   層し、該反対導電型半導体層に半導体素子を設けた半導
   体装置において、前記反対導電型半導体層を突き抜いて
   、前記一導電型半導体基板と接続する多結晶シリコンか
   らなる一導電型接地接続領域が設けられていることを特
   徴とする半導体装置。
2. （２）一導電型半導体基板上に該半導体基板とは異なる
   材料膜を選択的に形成した後、反対導電型半導体層をエ
   ピタキシャル成長し、次いで、前記選択的に形成した材
   料膜上に成長した多結晶シリコン領域を、一導電型接地
   接続領域に形成する工程が含まれてなることを特徴とす
   る半導体装置の製造方法。