JPS61136131A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタルコンピュータに係り、特に複数命令
を並列に処理することによって高速化を図る際に動的な
レジスタ割当てを行う情報処理装置に関する。

〔発明の背景〕

複数の命令処理を並列に行うことによって処理の高速化
を図るマシンにおいて、並列に処理すべきデータの間に
は依存関係がないにもかかわらずそれらの処理が同一レ
ジスタの使用を指定しているという理由で並列処理が阻
害され処理能力の低下を招くことがある。この同一レジ
スタの繰返し使用に起因する並列処理阻害要因を除去す
るために、仮想レジスタ方式と呼ばれる方式が特願昭５
８−２３７７７７に提案されている。

仮想レジスタ方式によ九ば、命令で指定されている汎用
レジスタはプログラマから見た論理的なレジスタであり
論理レジスタと呼ばれる。また。

実際に演算結果を保持するレジスタは物理レジスタと呼
ばれ、論理レジスタと動的に対応づけられる。並列処理
すべき命令が同一の論理レジスタを指定している場合に
は、それぞれ異なる物理レジスタが割当てられるので、
上記の並列処理阻害要因を除去できる。

仮想レジスタ方式においては、ある論理レジスタに新た
な物理レジスタを割当てることが頻繁に行われるが、そ
のためには、物理レジスタを使用している機能ブロック
からの制御信号による物理レジスタの複雑な状態管理制
御を行う必要があった。

〔発明の目的〕

本発明の目的は、上記の問題に鑑み、他の機能ブロック
からの制御が関与することのない、簡単かつ有効なレジ
スタ割当て方式を有する情報処理装置を提供することに
ある。

〔発明の概要〕

このような目的を達成するために１本発明は、論理レジ
スタに対して割当てられていない物理レジスタの番号を
キューに保持し、新たな物理レジスタの割当て要求があ
ると、新たに割当てるべき物理レジスタの番号をそのキ
ューから取出して用い、その際、解放された物理レジス
タの番号をそのキューに戻すことによって、他の機能ブ
ロックからの制御が関与することなしに、動的な物理レ
ジスタ割当てを行うことを可能にしていることに特徴が
ある。

（発明の実施例〕 以下１本発明の詳細な説明する。説明の都合上、日立製
作所のＭシリーズアーキテクチャに基づくマシンを前提
とする。

第２図は、典型的な命令型式を示している。第２（ａ）
図は、ＲＲ型式と呼ばれる命令型式であり、０２部で指
定された演算が、Ｒ１部で指定された汎用レジスタの内
容を第１オペランド、Ｒ２部で指定された汎用レジスタ
の内容を第２オペランドとして実行される。第２（ｂ）
図は、ＲＸ型式と呼ばれる命令型式であり、Ｒ１部で指
定された汎用レジスタの内容を第１オペランド、ｘ２部
、８２部でそれぞれ指定された汎用レジスタの内容とＤ
２部の内容を加えて得られるアドレスで示されるメモリ
の内容を第２オペランドとして、０２部で措定された演
算が実行される。

第３＠は、全体構成を示している。

命令レジスタ１は、処理を行うべき命令を保持している
。命令レジスタに命令を設定するための論理については
、本発明の説明上不要であり、また公知の技術により構
成可能であるので図示せず説明も省略する。命令レジス
タ１に保持された命令は、信号線ｒＮＳを介して命令デ
コーダ２に送られる。

命令デコーダ２は、命令を解読して各種制御信号やオペ
ランドアドレスを生成し出力する。これらの制御信号の
うち本発明の説明に必要なものの意味は次の通りである
。

１）ＯＰＣ：命令の０２部であり、演算ユニット７で実
行する演算の種類を指定する。

２）ＦＴＰ：解読した命令がメモリからオペランドを読
出す命令であることを示す。

３）ＳＴＰ：解読した命令がメモリへ演算結果を芹込む
命令であることを示す。

４）Ａ［）Ｒ：メモリからオペランドを読出すアドレス
またメモリへ演算結果を書込むアドレスを指定する。

５）ＮＤＰ：解読した命令が汎用レジスタからオペラン
ドを読出す命令であることを示す。

６）ＣＨＰ：解読した命令が汎用レジスタへ演算結果を
書込む命令であることを示す６ ７）ＡＳＰ：解読した命令が命令で指定された論理レジ
スタに対して新たな物理レジスタを割当てる命令である
ことを示す。

８）ＬＲＩ：第１オペランドを読出すべき論理レジスタ
番号を指定する６ ９）ＬＲ２：第２オペランドを読出すべき論理レジスタ
番号を指定する。

１０）ＬＷＲ：演算結果を書込むべき論理レジスタ番号
を指定する。

ＯＰＣは演算ユニツ１〜７に、ＦＴＰ、ＳＴＰ。

ＡＤＨは記憶ユニット６に、ＮＤＰ、ＣＩ（Ｐはレジス
タユニット５に、ＡＳＰ、ＬＲＩ、ＬＲ２゜ＬＷＲは仮
想レジスタ制御回路４に送出され、各機能ブロックの制
御に用いられる。

デコード制御回路３は、命令の解読が完了すると信号Ｄ
Ｓを１にして、新たな命令を命令レジスタ１に設定して
もよいことを示す。デコード制御回路３は、ある要因に
よって命令の解読が阻害されるとＤＳをＯにして、新た
な命令の命令レジスタ１への設定を抑止する。このデコ
ード制御回路の機能や構成は、従来の情報処理装置にお
けると同様であり、また本発明の説明には不要なため、
詳細は省略する。

仮想レジスタ制御回路４は、論理レジスタ番号から物理
レジスタ番号への変換、および、論理レジスタ番号に対
する物理レジスタ番号の新規の割当てを管理する。ここ
では、その概略について述べ、詳細は後述することとす
る。

仮想レジスタ制御回路４は、論理レジスタ番号と物理レ
ジスタ番号との対応関係を保持する変換表を有している
。新規割当てを要求する信号ＡＳＰがＯのときには、論
理レジスタ番号ＬＲＩ。

ＬＲ２，ＬＷＲは、変換表を索引することにより、それ
ぞれ物理レジスタ番号ＰＲＩ、ＰＲ２゜ＰＷＲに変換さ
れて、レジスタユニット５に送られる。ＡＳＰが１のと
きにも、ＬＲｌ、ＬＲ２は同様にしてＰＲＩ、ＰＲ２に
変換されるが、ＬＷＲは異なる変換過程と経る。まず、
現在変換表中に登録されていない物理レジスタ番号を１
つ選択し、その選択した物理レジスタ番号をＰＷＲとし
て出力する０次に、ＬＷＲに対応する変換表のエントリ
の物理レジスタ番号を、選択した物理レジスタ番号に書
換える。これで、論理レジスタ番号ＬＷＲには、新たな
物理レジスタ番号が割当てられたことになる。

レジスタユニット５は、演算結果を保持するための物理
レジスタを有する。レジスタユニット５の制御は、１６
本の汎用レジスタが、１６以上の本数の物理レジスタに
置換えられただけで、従来とほとんど変わるところがな
い。つまり、レジスタ続出し要求信号ＮＤＰが１のとき
には、ＰＲＹ。

ＰＲ２で指定された物理レジスタの内容を、それぞれ第
１オペランド、第２オペランドとして読出し、信号線Ｏ
ＬＲ，０２Ｒを介して演算ユニット７に送る。また、レ
ジスタ書込み要求信号ＣＴ（Ｐが１のときには、信号線
ＲＳＴを介して演算ユニット７から送られてくる演算結
果を、ＰＷＲで指定された物理レジスタに書込む。

記憶ユニット６は、メモリとその制御回路から構成され
る。記憶ユニット６は、ＦＴＰが１のときＡＤＨで示さ
れるメモリアドレスからオペランドを読出し信号線０２
Ｍを介して演算ユニット７に送る。また、ＳＴＰが１の
ときＡＤＨで示されるメモリアドレスにＲ３Ｔを介して
送られてくる演算結果を書込む。

演算ユニット７は、ｏＰＣで指定された演算を実行する
。第１オペランドは、ＯＩＲを介して得られる。第２オ
ペランドは、演算の種類によって０２Ｒか０２Ｍの一方
を介して得られる。演算結果はＲ５Ｔを介して、レジス
タユニット５と記憶ユニット６に送られる。

！ｔｓ１図は、仮想レジスタ制御回路４の内部構成を示
している。

変換部４１は、変換表（以下ＲｘＴ）４１１を管理し、
論理レジスタ番号を物理レジスタ番号に変換する。ＲＸ
Ｔ４１１は、論理レジスタ対応のエントリに、各々の論
理レジスタに対して割当てられている物理レジスタの番
号を保持している。

従って、ある論理レジスタ番号でＲＸＴ４１１を索引す
ることによって、その論理レジスタに対して割当てられ
ている物理レジスタの番号を得ることができる。読出し
レジスタを指定する論理レジスタ番号ＬＲＩ、ＬＲ２は
１以上のようにして。

それぞれ物理レジスタ番号ＰＲＩ、ＰＲ２に変換される
。

レジスタへの書込みに対しては、その書込みを。

既に割当てられている物理レジスタに対して行うか、新
たに割当てられる物理レジスタに対して行うかによって
、動作が異なる。書込みレジスタに対して新たな物理レ
ジスタを割当てるか否かは、物理レジスタ割当て要求信
号ＡＳＰによって決定される。ＡＳＰ′ｈＳＯの場合、
新たな物理レジスタの割当ては行われないので、書込み
レジスタを指定する論理レジスタ番号ＬＷＲは、ＲＸＴ
４１１を索引することによって、物理レジスタ番号ＰＷ
Ｒに変換される。ＡＳＰが１の場合、新たな物理レジス
タの割当てが、論理レジスタの番号ＬＷＲで指定される
論理レジスタに対して行われる。新たに割当てられるべ
き物理レジスタは、キュ一部４２より送られてくる割当
て物理レジスタ番号ＰＡＳによって指定される。変換部
４１は。

書込みレジスタを指定する論理レジスタ番号り、ＷＲの
値にかかわらず、ＰＡＳの値をそのまま物理レジスタ番
号ＰＷＲとして送出する。次に、この物理レジスタの新
たな割当てをＲＸＴ４１１゜に反映させる必要がある。

このために、まず、論理レジスタ番号ＬＷＲでＲＸＴ４
１　Ｌを索引して得られる物理レジスタ番号を、解放物
理レジスタ番号ＰＲＬに出力し、キュ一部４２に送る。

これは、解放した物理レジスタを再使用するためである
。そして、論理レジスタ番号ＬＷＲに対応するＲＸＴ４
１１のエントリに新たに割当てられた物理レジスタの番
号ＰＡＳを登録する。

キュ一部４２は、物理レジスタ番号キュー（以下ＰＲＱ
）４２１を管理する。ＲＸＴ４１１に登録されていない
物理レジスタ番号は、すべてＰＲＱ４２１に保持される
。ＰＲ０４２１は、入口点をインポインタ（以下ＱＩＰ
）４２２．出口点をアウトポインタ（以下ＱＯＰ）４２
３で指示されるファーストイン・ファーストアウト（Ｆ
ＩＦＯ）制御のキューを構成する。このＦＩＦＯキュー
をこのように構成する必然性はなく、例えば、シフトレ
ジスタによって構成してもよい。

キュ一部４２は、ＱＯＰ４２３が指示しているＰＲＱ４
２１の内容を、新たに割当てられるべき物理レジスタ番
号ＰＡＳとして変換部４１に出力する。このＰＡＳの値
が実際に変換部４１によって用いられるのは、前述した
ように、物理レジスタ割当て要求信号ＡＳＰが１のとき
である。このとき、キュ一部４２では、次のような動作
を行う。

まず、変換部４１から送られてくる解放された物理レジ
スタ番号ＰＲＬを、ＱＩＰ４２２で指示されているＰＲ
Ｑ４２１のエントリに保持する。そして、ＱＩＰ４２２
、ＱＯＰ４２３をインクリメントする。このインクリメ
ントにより、ＰＲＱ４２１は、ＦＩＦＯキューとしての
動作をする。

ＰＲＱ４２１の長さは有限であるので、ＱＩＰ４２２、
ＱＯＰ４２３のインクリメントは、ＰＲＱ４２１の畏さ
でラップアラウンドさせる。

これにより、ＰＲＱ４２１は、下端と上端がつながった
環状と考えることができ、ＰＲＯ４２１の各エントリを
再利用することができる。

第４図は、新たな物理レジスタの割当て動作を示してい
る。第４（ａ）図の状態から加算命令ＡＲ２，３ を処理した後の状態を第４（ｂ）図に示している。

第４図には、ＲＸＴ４１１とＰＲＱ４２１（７１内容の
一部と、ＱＩＰ４２２とＱＯＰ４２３が指示するＰＲＱ
４２１のエントリが示されている。また、この加算命令
は、論理レジスタの２番（以下ＬＲ＃２と略記）の内容
を第１オペランド、ＬＲ＃３の内容を第２オペランドと
して加算を施し、演算結果をＬＲ＃２に格納することを
意味している６Ｉ２ＸＴ４１１は、論理レジスタ番号に
対応するエントリに、その論理レジスタに対して割当て
ら九でいる物理レジスタの番号を保持している。図中に
おいては、例えば、ＬＲ＃Ｏに対して物理レジスタの３
３番（以下ＰＲ４３３と略記）、ＬＲ＃１に対してＰＲ
＃７が割当てられている。

ＰＲＱ４２１は、論理レジスタに対して割当てられてい
ない物理レジスタの番号をキューイングしている。図中
においては、最も以前に解放され要求があったとき割当
てられるべき物理レジスタの番号は１３で、また、！＆
後に解放された物理レジスタの番号は１５であって、そ
の間に解放された物理レジスタの番号が順にキューイン
グされている。

以下、この状態において、該加算命令がデコードされた
ときの動作を説明する。

まず、オペランドを読出すべき物理レジスタを指定する
物理レジスタ番号が、読出し論理レジスタ番号でＲＸＴ
４１１を索引することによって求められる。従って、読
出し論理レジスタ番号２゜３は、それぞれ、物理レジス
タ番号１９．１に変換される。次に、演算結果を書込む
べき物理レジスタを指定する物理レジスタ番号が求めら
れる。

該加算命令は、新たな物理レジスタの割当て要求を行う
こととすると、この場合、ＱＯＰ４２２が指示している
ＰＲＱ４２１のエントリの内容が、書込み物理レジスタ
番号となる。従って、書込み物理レジスタ番号は１３と
なる。結局、該加算命令は、ＰＲ＃１９とＰＨ１０の内
容を加えて、その結果をＰＲ＃１３に格納することとな
る。

さらに、新たな物理レジスタの割当てを、ＲＸＴ４１１
、ＰＲＱ４２１に反映さセル必要がある。そのために、
新たに割当てられた物理レジスタを指定する物理レジス
タ番号をＲＸＴ４１１に登録し、それに伴って解放され
た物理レジスタを指定する物理レジスタ番号をＰＲＱ４
２１にキューイングする。詳述すると、書込み論理レジ
スタ番号２に対応するＲＸＴ４１１のエントリに保持さ
れている物理レジスタ番号１９を、ＱＩＰ４２２が指示
しているＰＲＱ４２１のエントリに書込み、ＱＯＰ４２
３が指示しているＰ　ＲＱ４２１のエントリに保持され
ている物理レジスタ番号１３を、書込み論理レジスタ番
号２に対応するＲＸＴ４１１（１）ｘントリニ！＊Ｌ、
で、Ｑ　Ｉ　Ｐ４２２゜ＱＯＰ４２３をインクリメント
する。

以下に１本発明を用いてマシンを構成したときの物理レ
ジスタの本数について述べる。

本発明のようなレジスタの動的割当てを行った場合、物
理レジスタの本数は、一般に、論理レジスタの本数（例
えば、■シリーズアーキテクチャでは１６）以上必要で
あり、そうであれば、矛盾が生じることはない、しかし
、複数命令の並列処理を行うことにより処理の高速化を
図る際には、　　　　　　　　！並列に処理される命令
が同一の物理レジスタの使用（書換え）を指定しないこ
とが重要である６それは、同一レジスタの繰返し使用に
起因する並列処理阻害要因を完全に除去することができ
るからであり、また、それに伴って同一レジスタの繰返
し使用を検出するための論理や検出したときの処理の待
合せのための論理などを省略することができ、そのハー
ドウェア量を大幅に軽減できるからである。従って、同
一物理レジスタの繰返し使用が起こらないだけの本数の
物理レジスタを用意すべきであり、その本数ｎは、次の
ようにした求めることができる。すなわち、任意の時刻
においてマシン内で並列に処理される命令のうち、最も
以前の命令から最も新しい命令までの最大の命令数をＮ
としたとき、換言すれば、ある命令の処理が完了するま
でに処理の開始される可能性のある最大の命令数をＮと
したとき、このＮ個の命令によって書換えが行われつる
最大のレジスタの本数と、割当てが行われているレジス
タの本数、つまり。

論理レジスタの本数との和が、最低用意すべき物理レジ
スタの本数ｎである。命令処理の追越しを許さないマシ
ンにおいては、命令数Ｎを常に一意に決定することがで
きるが、命令処理の追越しを無制限に許すようなマシン
においＣは、命令数Ｎを決定できない。しかし、命令処
理の追越しに制限を加えれば、そのような命令処理装置
においても命令数Ｎを一意に決定することができる。

以上のようにして求められたｎ本以上の物理レジスタを
用意し１本発明を用いて構成されたマシンにおいては、
並列処理される命令が同一の物理レジスタを使用しない
ことを次に示す。

まず、命令ｉがＬＲ＃Ｒへの書込みを指定し新たにＰＲ
＃ｐが割当てられたとする６その後、命令３ｊがＬＲ＃
ρへの芹込みを指定したとするとＰＲ＃ｐは解放されそ
の物理レジスタ番号ｐはＰＲＱ４２１に戻されろ、ＰＲ
Ｑ４２１の長さは。

物理レジスタの本数から物理レジスタの本数を引いた値
であり、Ｎ個の命令によって書換えか行われうる最大の
レジスタ本数以上であるから、ＰＲＱ４２１に戻された
物理レジスタ番号ｐは。

少なくともＮ個の命令を処理しない限り、再び割当てら
れることはない。このとき、命令、ｊ以前の命令処理は
、ＰＲ＃ｐを使用している命令ｉを含めて、既にＮ７し
ている。従って、並列処理される命令が同一の物理レジ
スタを使用することはない。

ただし、ここで述べた物理レジスタの本数ｎが本発明に
必須のものではないことは、前述した通りである。

〔発明の効果〕

以上の説明のように、本発明によれば、他の機能ブロッ
クからの制御信号が関与することなしに。

１つの機能ブロック（仮想レジスタ制御回路４）のみで
、動的なレジスタ割当て制御が可能となるので、その制
御を筒略化できる効果がある。また、並列処理されうる
最大数の命令が使用しつるレジスタ本数以上の物理レジ
スタを用意した場合には、同一レジスタの繰返し使用に
起因する並列処理阻害要因を完全に除去できるだけでな
く、同一レジスタの繰返し使用の検出論理や検出したと
きの処理の待合せ論理などを省略することができるとい
う効果がある。

【図面の簡単な説明】

図はいずれも本発明に関するもので、第１図は仮想レジ
スタ制御回路の内部構成図、第２図は典型的な命令型式
を示す図、第３図は全体構成を示す図、第４図は仮想レ
ジスタ制御回路の動作を示す図である。 １・・・命令レジスタ、２・・・命令デコーダ、３・・
・デコード制御回路、４・・・仮想レジスタ制御回路、
４１・・・変換部、４１１・・・変換表（ＲＸＴ）、４
２・・・キュ一部、４２１・・・物理レジスタ番号キュ
ー（ＰＲＱ）、４２２・・・インポインタ　（ＱＩＰ）
。 ４２３・・・アウトポインタ（ＱＯＰ）、５・・・レジ
スタユニット、６・・・記憶ユニット、７・・・演算ユ
ニット。 ”Ｉ−＋■ ￥−２０（α） Ｖ、２目（１７） を３因 頁の続き ｉ間者　風向　茂雄　小平市ＪＪ繻１４７９１地株式会
社内 日立超ＬＳＩエンジニアリング

Claims (1)

1. 【特許請求の範囲】 １、複数の命令を並列処理する情報処理装置において、 命令で論理的に指定される１個または複数の第１のレジ
   スタと、実際に命令の演算結果を保持する１個または複
   数の第２のレジスタと、第１のレジスタの番号に対して
   割当てられている第２のレジスタの番号を保持する第１
   の手段と、第１のレジスタの番号に対して割当てられて
   いない第２のレジスタの番号を保持する第２の手段とを
   有し、 第１のレジスタに対して新たな第２のレジスタの割当て
   要求があつた場合には、新たに割当てられるべき第２の
   レジスタの番号を第２の手段から取出し第１の手段に保
   持させ、それに伴つて解放される第１の手段から取除か
   れる第２のレジスタの番号を第２の手段に戻すことによ
   つて、第１のレジスタに対する第２のレジスタの動的な
   割当てを行うことを特徴とする情報処理装置。