KR0170239B1 - 자동이득제어장치 - Google Patents
자동이득제어장치 Download PDFInfo
- Publication number
- KR0170239B1 KR0170239B1 KR1019910001510A KR910001510A KR0170239B1 KR 0170239 B1 KR0170239 B1 KR 0170239B1 KR 1019910001510 A KR1019910001510 A KR 1019910001510A KR 910001510 A KR910001510 A KR 910001510A KR 0170239 B1 KR0170239 B1 KR 0170239B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- signal
- analog
- agc amplifier
- gain control
- Prior art date
Links
- 238000011084 recovery Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
본 발명은 무선통신수신기에 있어서 디지탈 신호처리기(DSP)를 이용하여 AGC증폭기의 이득제어전압을 발생시키는 자동이득제어장치에 관한 것이다. 종래의 자동이득제어장치는 아날로그회로로 구성되므로 하드웨어의 양이 많고 고주파신호로 동작하므로 집적회로의 제작이 어려워 소형화를 이룰 수 없었다. 따라서 본 발명은 AGC증폭부(10), 반송파복구부(20), 위상천이부(30), 제1, 2혼합부(40, 50), 제1, 2저역 통과필터(60, 70), 제1, 2아날로그/디지탈신호변환부(80, 90), 디지탈신호처리부(100), 디지탈/아날로그신호변환부(110) 및 제3저역통과필터(120)를 포함함으로써 AGC증폭부(10)를 제어하는 직류전압을 DSP로 구성된 디지탈신호처리부(100)의 소프트웨어 프로그램으로 발생시킴으로써 하드웨어를 줄여 집적회로의 제작이 용이하고 장비의 소형화를 이룰 수 있도록 하였다.
Description
제1도는 종래기술에 의한 자동이득제어장치의 구성도.
제2도는 본 발명에 의한 자동이득제어장치의 구성도.
제3도는 제2도에 도시된 자동이득제어장치의 흐름도.
제4도는 제3도에 도시된 프로그램 수행시 자동이득제어장치의 단계별 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : AGC증폭부 20 : 반송파복구부
30 : 위상천이부 40, 50 : 제1, 2혼합부
60, 70 : 제1, 2저역통과필터
80, 90 : 제1, 2아날로그/디지탈신호변환부
100 : 디지탈신호처리부 110 : 디지탈/아날로그신호변환부
120 : 제3저역통과필터
본 발명은 자동이득제어장치에 관한 것으로, 특히 무선통신수신기에 있어서 디지탈신호처리기(Digital Signal Processor; DSP)를 이용하여 AGC(Automatic Gain Control) 증폭기의 이득제어전압을 발생시키는 자동이득제어장치에 관한 것이다.
통상적으로 아날로그회로를 사용하는 자동이득제어장치는 제1도에 도시된 바와 같이 AGC(Automatic Gain Control) 증폭기(1), 전파정류기(2), 저역통과필터(3), 직류증폭기(4) 및 복조기(5)로 구성된다. AGC증폭기(1)는 수신기에서 수신 IF(Intermediate Frequency) 신호의 크기를 일정하게 유지시키는 기능을 수행하는 바, 이 AGC증폭기(1)의 이득제어신호를 발생시키기 위하여 전파정류기(2), 저역통과필터(3) 및 직류증폭기(4)를 이용하였다. 그런데, 이와 같은 자동이득제어장치는 아날로그회로로 구성되므로 하드웨어의 양이 많고 고주파(RF; Radio Frequency)신호로 동작하므로 집적회로의 제작이 어려워 소형화를 이룰 수 없는 문제점이 있었다.
따라서 본 발명은 상기 문제점을 해결하기 위하여 창출한 것으로서 DSP와 디지탈회로를 사용하는 복조방식의 자동이득제어에 이용함으로써 집적회로의 제작을 용이하게 하는 자동이득제어장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 수신 IF 신호를 받아 그 신호레벨을 일정하게 유지시키는 AGC증폭부와, 상기 AGC증폭부에 입력되는 수신 IF신호의 반송파를 재생시키는 반송파복구부와, 상기 반송파복구부에서 전송되는 반송파의 위상을 소정각도로 천이시키는 위상천이부와, 상기 AGC증폭부의 출력신호를 반송파복구부와 위상천이부에서 각각 전송되는 반송파에 실어 보내는 제1, 2혼합부와, 상기 제1, 2혼합부에서 전송되는 각 신호의 고조파성분을 제거하여 소정채널의 기저대역신호를 출력하는 제1, 2저역통과필터와, 상기 제1, 2저역통과필터에서 각각 전송되는 소정채널의 기저대역신호를 디지탈신호로 샘플링하는 제1, 2아날로그/디지탈신호변환부와, 상기 제1, 2아날로그/디지탈신호변환부에서 샘플링된 디지탈신호를 받아 내장된 프로그램을 수행함으로써 디지탈 직류전압값 및 복조데이타를 출력하는 디지탈신호처리부와, 상기 디지탈신호처리부에서 전송되는 디지탈 직류전압값을 아날로그신호로 변환시켜 AGC증폭부를 제어하는 디지탈/아날로그신호변환부와, 상기 디지탈/아날로그신호변환부에서 디지탈직류전압값을 아날로그신호로 변환시킬 때 발생되는 양자화잡음을 제거하는 제3저역통과필터를 포함함을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 기술하기로 한다.
제2도는 본 발명에 의한 자동이득제어장치의 구성도이다.
제2도에 의하면, AGC증폭부(10)는 수신 IF신호를 받아 그 신호레벨을 일정하게 유지시킬 수 있도록 이루어져 있으며, 반송파복구부(20)는 AGC증폭부(10)에 입력되는 수신 IF신호의 반송파를 재생시킬 수 있도록 이루어져 있다.
위상천이부(30)는 반송파복구부(20)로부터 입력되는 반송파의 위상을 90°로 천이시킬 수 있도록 이루어져 있다.
AGC증폭부(10)의 출력은 제1, 2혼합부(40, 50)에서 반송파복구부(20)에 의해 재생된 반송파 및 이의 90°천이된 신호와 각각 곱해져서 제1, 2저역통과필터(60, 70)에 입력되고, 제1, 2저역통과필터(60, 70)는 제1, 2혼합부(40, 50)에서 전송되는 각 신호의 고조파성분이 제거되어 I채널(In-Phase Channel) 및 Q채널(Quad-Phase Channel)의 기저대역(Baseband)신호가 출력되도록 이루어져 있다.
제1, 2아날로그/디지탈신호변환부(80, 90)는 제1, 2저역통과필터(60, 70)에서 각각 전송되는 I채널 및 Q채널의 기저대역신호를 디지탈신호로 샘플링하도록 이루어져 있으며, 디지탈신호처리부(100)는 제1, 2아날로그/디지탈신호변환부(80, 90)에서 샘플링된 디지탈신호를 받아 내장된 프로그램을 수행함으로써 디지탈 직류전압값 및 복조데이타를 출력하도록 이루어져 있다.
디지탈/아날로그신호변환부(110)는 디지탈신호처리부(100)에서 전송되는 디지탈 직류전압값을 아날로그신호로 변환시켜 AGC증폭부(10)를 제어하도록 이루어져 있으며, 그리고 제3저역통과필터(120)는 디지탈/아날로그신호변환부(110)에서 디지탈 직류전압값을 아날로그신호로 변환시에 발생되는 양자화 잡음을 제거하도록 이루어져 있다.
상기한 바와 같은 구성을 갖는 본 발명을 보다 상세히 설명하면 다음과 같다.
수신된 IF신호는 AGC증폭부(10)에서 증폭되는데, AGC증폭부(10)는 제3저역통과필터(120)에서 전송되는 제어신호에 의해 이득이 제어되며 이 제어신호를 조절함으로써 출력을 일정하게 유지할 수 있다. 제1, 2혼합부(40, 50)는 AGC증폭기(10)의 출력에 반송파복구부(20)에 의해 재생된 반송파 및 위상천이부(30)에서 90°위상천이된 반송파를 각각 실어 제1, 2저역통과필터(60, 70)에 전송한다. 이때 제1, 2저역통과필터(60, 70)는 전송과정에서 발생하는 잡음 및 제1, 2혼합부(40, 50)에서 수신 IF신호와 재생된 반송파가 곱해질때 생기는 고조파성분을 제거하여 I채널 Q채널의 기저대역신호를 각각 제1, 2아날로그/디지탈신호변환부(80, 90)에 입력시킨다. 한편, I채널 및 Q채널의 기저대역신호는 제1, 2아날로그/디지탈신호변환부(80, 90)에 의해 각각 샘플링되어 제4도의 (a)파형 형태로 DSP로 구성된 디지탈신호처리부(100)에 입력되는 바, 디지탈신호처리부(100)는 내장된 프로그램을 이용하여 제3도에 도시된 본 발명에 의한자동이득제어장치의 흐름도를 수행한다. 제1, 2아날로그/디지탈신호변환부(80, 90)에서 각각 샘플링된 데이타값 IK및 QK를 디지탈신호처리부(100)가 읽어 들여(1단계) 제4도의 (b) 파형과 같이 두 샘플값의 합인 SK를 계산한다(2단계).
상기 제2단계를 수행하고 나서 전파정류를 하기 위해 SK값이 0보다 작은 값인지를 조사하여(3단계) 0보다 작으면 마이너스부호(-)를 취하여 SK의 절대값을 구한다(4단계). 상기 제4단계에서 구해진 SK의 절대값을 파형으로 나타내면 제4도의 (c) 파형과 같이 전파정류가 되며, 이 전파정류된 신호를 제3저역통과필터(120)에 통과시키면 제4도의 (d)와 같이 직류(DC) 전압을 샘플링한 것과 같은 신호가 된다(5단계).
상기 제5단계에서 전파정류된 신호가 직류전압으로 샘플링되면 AGC증폭부(10)의 이득을 제어하기 위한 직류전압을 스케일링(Scaling)한다(6단계). 통상의 AGC증폭부(10)의 다이내믹 레인지(Dymamic Range)는 약 60dB정도로서 1dB 간격으로 이득을 제어할 경우 디지탈신호처리부(100)에서 디지탈/아날로그신호변환부(110)로 출력되는 신호의 비트수가 6비트이면 충분하고 제어전압의 범위는 AGC증폭부(10)의 특성에 따라 결정된다. 제6단계에서 스케일링된 제어전압이 출력되면 디지탈/아날로그신호변환부(110)에 의해 제어전압이 발생된다(7단계). 이때 제3저역통과필터(120)는 디지탈/아날로그신호변환부(110)에 의한 양자화 잡음을 제거하기 위하여 RC회로로 구성된다.
상술한 바와 같이 본 발명은 AGC증폭부를 제어하는 직류전압을 디지탈신호처리부의 소프트웨어 프로그램으로 발생시킴으로써 하드웨어를 줄여 집적회로의 제작이 용이하고 장비의 소형화가 가능한 이점이 있다.
Claims (1)
- 수신 IF 신호를 받아 그 신호레벨을 일정하게 유지시키는 AGC증폭부(10)와, 상기 AGC증폭부(10)에 입력되는 수신 IF신호의 반송파를 재생시키는 반송파복구부(20)와, 상기 반송파복구부(20)에서 전송되는 반송파의 위상을 소정각도로 천이시키는 위상천이부(30)와, 상기 AGC증폭부(10)의 출력신호를 반송파복구부(20)와 위상천이부(30)에서 각각 전송되는 반송파에 실어 보내는 제1, 2혼합부(40, 50)와, 상기 제1, 2혼합부(40, 50)에서 전송되는 각 신호의 고조파성분을 제거하여 소정채널의 기저대역신호를 출력하는 제1, 2저역통과필터(60, 70)와, 상기 제1, 2저역통과필터(60, 70)에서 각각 전송되는 소정채널의 기저대역신호를 디지탈신호로 샘플링하는 제1, 2아날로그/디지탈신호변환부(80, 90)와, 상기 제1, 2아날로그/디지탈신호변환부(80, 90)에서 샘플링된 디지탈신호를 받아 내장된 프로그램을 수행함으로써 디지탈 직류전압값 및 복조데이타를 출력하는 디지탈신호처리부(100)와, 상기 디지탈신호처리부(100)에서 전송되는 디지탈 직류전압값을 아날로그신호로 변환시켜 AGC증폭부(10)를 제어하는 디지탈/아날로그신호변환부(110)와, 상기 디지탈/아날로그신호변환부(110)에서 디지탈직류전압값을 아날로그신호로 변환시에 발생되는 양자화잡음을 제거하는 제3저역통과필터(120)를 포함함을 특징으로 하는 자동이득제어장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001510A KR0170239B1 (ko) | 1991-01-29 | 1991-01-29 | 자동이득제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001510A KR0170239B1 (ko) | 1991-01-29 | 1991-01-29 | 자동이득제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920015696A KR920015696A (ko) | 1992-08-27 |
KR0170239B1 true KR0170239B1 (ko) | 1999-03-30 |
Family
ID=19310450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910001510A KR0170239B1 (ko) | 1991-01-29 | 1991-01-29 | 자동이득제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170239B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446283B1 (ko) * | 1997-08-13 | 2004-10-14 | 삼성전자주식회사 | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100388967B1 (ko) * | 2001-04-30 | 2003-06-25 | 엘지전자 주식회사 | 아날로그 디지털 컨버터를 이용한 에이지씨 게인 컨트롤구현 장치 및 방법 |
KR100428716B1 (ko) * | 2001-12-14 | 2004-04-28 | 한국전자통신연구원 | 무선통신 시스템에서의 자동 이득 조절 장치 및 그 방법 |
-
1991
- 1991-01-29 KR KR1019910001510A patent/KR0170239B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446283B1 (ko) * | 1997-08-13 | 2004-10-14 | 삼성전자주식회사 | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 |
Also Published As
Publication number | Publication date |
---|---|
KR920015696A (ko) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483500B2 (en) | Narrowband gain control of receiver with digital post filtering | |
US6977976B1 (en) | Complex filtering/AGC radio receiver architecture for low-IF or zero-IF | |
US5946607A (en) | Method of apparatus for automatic gain control, and digital receiver using same | |
US6510188B1 (en) | All digital automatic gain control circuit | |
RU2156538C2 (ru) | Способ и устройство автоматической регулировки усиления и исключения смещения постоянной составляющей в приемнике с квадратурной демодуляцией | |
JP3310114B2 (ja) | 周波数変換機能を有するa/d変換装置およびこれを用いた無線機 | |
JP4108922B2 (ja) | 広帯域if信号の直交ベースバンド信号への変調方法及びその装置 | |
US6121828A (en) | Demodulator | |
US7664201B2 (en) | Digital automatic gain control | |
JP3122196B2 (ja) | 無線通信装置 | |
JPH11234150A (ja) | デジタル復調装置 | |
JP2004147000A (ja) | Agcシステム | |
KR0170239B1 (ko) | 자동이득제어장치 | |
CA2162516C (en) | An analog-to-digital converter circuit | |
JP3185872B2 (ja) | 自動利得制御回路 | |
US7826564B2 (en) | Complex digital phase locked loop for use in a demodulator and method of optimal coefficient selection | |
JPH0794981A (ja) | 自動利得制御回路 | |
JPH08181554A (ja) | 自動利得制御回路を備えたディジタル無線通信装置 | |
JP4067707B2 (ja) | ディジタル復調装置 | |
JP2001136447A (ja) | デジタルテレビジョン受信用チューナ | |
JPH0564489B2 (ko) | ||
TW202308333A (zh) | 具有子-取樣功能之類比數位轉換器以估計訊號強度量測器之定幅調變無線頻率接收器 | |
JP2705363B2 (ja) | 自動干渉除去装置 | |
JP2940573B2 (ja) | 無線受信装置 | |
JPH06105899B2 (ja) | 干渉補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100929 Year of fee payment: 13 |
|
EXPY | Expiration of term |