JPS6112093A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPS6112093A
JPS6112093A JP13236284A JP13236284A JPS6112093A JP S6112093 A JPS6112093 A JP S6112093A JP 13236284 A JP13236284 A JP 13236284A JP 13236284 A JP13236284 A JP 13236284A JP S6112093 A JPS6112093 A JP S6112093A
Authority
JP
Japan
Prior art keywords
semiconductor device
printed circuit
circuit board
mounting
mounting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13236284A
Other languages
English (en)
Inventor
鶴岡 義文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13236284A priority Critical patent/JPS6112093A/ja
Publication of JPS6112093A publication Critical patent/JPS6112093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の実装法にかがり、特にフラットパ
ッケージタイプの半導体装置の実装法に関する。
〔発明の技術的背景〕
半導体集積回路装置においては高密度実装を可能とする
フラットパッケージタイプのものが従来から知られてお
)、このタイプのパッケージでは一般的に使用されてい
るDIPタイプのパッケージに比べ高密度実装が可能な
反面プリント回路基板に実装する際に、接着剤等で仮止
めした後に半田付けを行うなど固定方法に欠点を有して
いた。
〔発明の目的〕
本発明の目的はフラットタイプパッケージのプリント回
路基板への実装全容易なものとし、かつ同時に実装密度
をさらに向上させる方法を提供するものである。
〔発明の構成〕
本発明の構成は、フラットパッケージタイプの半導体装
置をプリント回路基板に対して垂直に固定することを特
徴とした半導体装置の実装方法である。
〔実施例〕
以下本発明全実施例に従って説明する。
第1図、第2図に本発明を用いたフラットタイプの半導
体装置1の実装例を示す。ここで半導体装置の一方の辺
にあるリードは、プリント回路基板2の上に開孔された
スルーホール4に挿入され半田付によルプリント回路基
板上の配線と接続されている。また半導体装置の他方の
リードは配線基板を兼ねた固定ガイド3に半田付けによ
シ′固定されている。
〔発明の効果〕
この様に本発明を用いることによりフラットタイプパッ
ケージの一方のリードをプリント回路基板のスルーホー
ルに挿入するという通常のDIP形パッケージと同様な
固定法を用いることができ仮止め等の工程が不要となる
。また本発明を用いることにより半導体装置一つ当たシ
のプリント回路基板の占有面積を非常に小さなものとし
、実装密度を大幅に向上させることができる。
【図面の簡単な説明】
第1図は本発明の実施例の斜視図、第2図は本発明の実
施例の断面図である。 図中。 1・・・・・・フラットタイプ半導体装置、2・・・・
・・プリント回路基板、3・・・・・・配線基板を兼ね
た固定ガイド、4・・・・・・スルーホール。

Claims (1)

    【特許請求の範囲】
  1. フラットパッケージタイプの半導体装置をプリント回路
    基板に実装する際に、該半導体装置をプリント回路基板
    に対して垂直に固定することを特徴とした半導体装置の
    実装方法。
JP13236284A 1984-06-27 1984-06-27 半導体装置の実装方法 Pending JPS6112093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13236284A JPS6112093A (ja) 1984-06-27 1984-06-27 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13236284A JPS6112093A (ja) 1984-06-27 1984-06-27 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPS6112093A true JPS6112093A (ja) 1986-01-20

Family

ID=15079590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13236284A Pending JPS6112093A (ja) 1984-06-27 1984-06-27 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPS6112093A (ja)

Similar Documents

Publication Publication Date Title
JPS6112093A (ja) 半導体装置の実装方法
JPS6027453U (ja) 半導体装置
JPS58162665U (ja) 電子部品の取付け構造
JPS60236282A (ja) 電子回路基板
JPS58122461U (ja) 実装基板
JPS60107896A (ja) プリント基板装置
JPS5829867U (ja) 集積回路取り付け構造
JPS59180299U (ja) メモリモジユ−ル
JPS5996869U (ja) チツプ状回路部品の取付装置
JPS60154697A (ja) 電子部品実装方法
JPS5958893A (ja) 実装基板
JPS59127270U (ja) プリント基板装置
JPS5918466U (ja) プリント回路基板
JPS58138370U (ja) Lsiパツケ−ジスペ−サ
JPS5972706U (ja) チツプ部品と基板の位置決め構造
JPS5911450U (ja) 集積回路素子の取付基板
JPS5965563U (ja) プリント配線基板
JPS6083273U (ja) 部品実装構造
JPS5989578U (ja) 部品取付構造
JPS59173349U (ja) 半導体装置
JPS5931263U (ja) 電子部品の取付構造
JPS5842964U (ja) 厚膜集積回路装置
JPS59185850U (ja) 半導体集積回路装置
JPS6011469U (ja) 混成集積回路
JPS60179065U (ja) プリント回路基板