JPS61112568A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61112568A JPS61112568A JP23318384A JP23318384A JPS61112568A JP S61112568 A JPS61112568 A JP S61112568A JP 23318384 A JP23318384 A JP 23318384A JP 23318384 A JP23318384 A JP 23318384A JP S61112568 A JPS61112568 A JP S61112568A
- Authority
- JP
- Japan
- Prior art keywords
- gto
- snubber
- terminal
- module
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置、特にインバータ用途に最適なゲー
トターンオフサイリスクモジュールに関する。
トターンオフサイリスクモジュールに関する。
ケートターンオフサイリスタ(以下GTOと略記)を用
いたインバータ装置の実用化が最近進んでいる。第3図
にGTOll、フライホイールダイオード12を1アー
ムとする3相GTOインバータの回路構成を示す。第4
図は第3図の1ア一ム分の回路詳細である。()TO(
第3図の11)およびフリーホイールダイオードDy
(第3図の12)有極性スナバ回路から成る。有極性ス
ナバ回路はコンデンサCm、抵抗R+g、ダイオードD
aから構成される(実開昭57−192791号公報)
。
いたインバータ装置の実用化が最近進んでいる。第3図
にGTOll、フライホイールダイオード12を1アー
ムとする3相GTOインバータの回路構成を示す。第4
図は第3図の1ア一ム分の回路詳細である。()TO(
第3図の11)およびフリーホイールダイオードDy
(第3図の12)有極性スナバ回路から成る。有極性ス
ナバ回路はコンデンサCm、抵抗R+g、ダイオードD
aから構成される(実開昭57−192791号公報)
。
スナバ回路の動作を第5図で説明する。第5図(a)。
(b)はGTOオン、オフ時の電圧、電流波形を示した
ものである。スナバコンデンサCIは第5図(a)で示
すようにGTOのオフ時の再印加電圧上昇率d v /
d tをおさえるために心壁である。dv/dtは(
1)式で与えられる。
ものである。スナバコンデンサCIは第5図(a)で示
すようにGTOのオフ時の再印加電圧上昇率d v /
d tをおさえるために心壁である。dv/dtは(
1)式で与えられる。
d v / d tが大きくなるとV−IローカスがG
TOの安全動作領域(A80)外になりGTOが破壊す
る。従って08はオフ時のd v / d tが破壊限
界以下になるように設定される。300AのGTOでI
丁=60OAをオフするのに必要なCBは C5=1μF である。
TOの安全動作領域(A80)外になりGTOが破壊す
る。従って08はオフ時のd v / d tが破壊限
界以下になるように設定される。300AのGTOでI
丁=60OAをオフするのに必要なCBは C5=1μF である。
一万〇TOのオン時にはコンデンサC8にチャージされ
た電荷により、第5図(b)のような過電流ΔI?が訛
れたり、あるいは振動波形が生じる。
た電荷により、第5図(b)のような過電流ΔI?が訛
れたり、あるいは振動波形が生じる。
これを防ぐため通常制限抵抗R,mが挿入される。
抵抗R8が入ると今後はオフ時のd v / d tを
おさえる効果が弱まる。これを回避するための抵抗’r
1.mと並列にスナバダイオードDsを挿入する。
おさえる効果が弱まる。これを回避するための抵抗’r
1.mと並列にスナバダイオードDsを挿入する。
オン時、オフ時いずれもGTOの正常動作をさせるため
第4図のCm 、am 、Daから成るいわゆる有極性
スナバ回路が必要である。
第4図のCm 、am 、Daから成るいわゆる有極性
スナバ回路が必要である。
ところで従来のGTOインバータでは、GTOフリーホ
イールダイオードDF、スナバ回路Cm。
イールダイオードDF、スナバ回路Cm。
Rm、Daそれぞれにディスクリート部品を用いており
、外部端子により結線を行ない第4図の回路を構成して
いた。GTOは通常フィン側がアノード電極、スナバダ
イオードは陰極(N面)がフィン側となっているため、
GTOとDsは同一フィンに載せることができず、GT
Oのアノード端子人と、Daの陽極端子2間は電線によ
る結線が必要である。この九めここに配線インダクタン
スtIIが生じる。スナバ回路にインダクタンスがある
と、GTOのオフ時に第5図(a)のように過電圧Δ■
が生じる。スナバのインダクタンスを−に寄因する過電
圧Δ■は で与えられる。300AGTOの最大可制御電流600
Aをカットオフする場合は通常スナバの配線インダクタ
ンスは ts中0.2μF 程度なので I ? = 600人 C目=1μF とすると ΔV=270V に達する。400vライン電源の場合VO=soovで
あり、この過電圧ΔVにより場合によってはGTOが破
損することもあシ、インバータ構成上はねろがり電圧4
Vが問題となっていた。
、外部端子により結線を行ない第4図の回路を構成して
いた。GTOは通常フィン側がアノード電極、スナバダ
イオードは陰極(N面)がフィン側となっているため、
GTOとDsは同一フィンに載せることができず、GT
Oのアノード端子人と、Daの陽極端子2間は電線によ
る結線が必要である。この九めここに配線インダクタン
スtIIが生じる。スナバ回路にインダクタンスがある
と、GTOのオフ時に第5図(a)のように過電圧Δ■
が生じる。スナバのインダクタンスを−に寄因する過電
圧Δ■は で与えられる。300AGTOの最大可制御電流600
Aをカットオフする場合は通常スナバの配線インダクタ
ンスは ts中0.2μF 程度なので I ? = 600人 C目=1μF とすると ΔV=270V に達する。400vライン電源の場合VO=soovで
あり、この過電圧ΔVにより場合によってはGTOが破
損することもあシ、インバータ構成上はねろがり電圧4
Vが問題となっていた。
また従来のディスクリート素子によるインバータ構成で
は各アームに5素子が必要であり、3相インバータ′J
t構成するのに6X5=30素子が必要であり、配線、
絶縁にかなりの作業を要していた。
は各アームに5素子が必要であり、3相インバータ′J
t構成するのに6X5=30素子が必要であり、配線、
絶縁にかなりの作業を要していた。
本発明の目的は、GTOのオフ時のはねあがり電圧ΔV
を小さくでき、かつインバータ構成時の配線、絶縁工数
を小さくできる半導体装置を提供することにある。
を小さくでき、かつインバータ構成時の配線、絶縁工数
を小さくできる半導体装置を提供することにある。
本発明はGTO、フリホイールダイオード、スナバダイ
オードを同一絶縁基板上に搭載させモジュール化するこ
とにより、スナバ配線インダクタンスをほぼ零にし、更
にインバータ構成時の配線工数を低減させることを特長
とする。
オードを同一絶縁基板上に搭載させモジュール化するこ
とにより、スナバ配線インダクタンスをほぼ零にし、更
にインバータ構成時の配線工数を低減させることを特長
とする。
本発明の実施例を第1図、第2図に示す。
第1図はGTOモジュールの内部構造である。
銅ペース51、セラミック52、熱拡散用鋼板53が半
田で接着され更にその上K()TOチップ54、フリー
ホイールダイオードチップ55、スナバダイオードチッ
プ56が半田付される。スナバダイオードチップ56は
半田接着の下面が陰極(N側)であるため熱拡散用鋼板
53のアノード電極とはセラミック57aで絶縁される
。外部端子であるアノード端子58、カソード端子59
、ゲート端子60、スナバ端子61と各々のチップは銅
配線板62,63,64.で第2図(a)の回路になる
ように電気接続されている。尚、カッニド端子59はセ
ラミック57bに工りアノード端子58と絶縁されてい
る。その後全体を樹脂でモールドすることによシ第2図
(b)に示すGTOモジュールが完成する。第1図(a
)は第2図(a)の1ア一ム分が2セツト搭載され、一
点鎖線で示す区域が残りアームの搭載域である。第2図
(b)に示すように、アノード端子A1.Ax、カソー
ド端子Kt 。
田で接着され更にその上K()TOチップ54、フリー
ホイールダイオードチップ55、スナバダイオードチッ
プ56が半田付される。スナバダイオードチップ56は
半田接着の下面が陰極(N側)であるため熱拡散用鋼板
53のアノード電極とはセラミック57aで絶縁される
。外部端子であるアノード端子58、カソード端子59
、ゲート端子60、スナバ端子61と各々のチップは銅
配線板62,63,64.で第2図(a)の回路になる
ように電気接続されている。尚、カッニド端子59はセ
ラミック57bに工りアノード端子58と絶縁されてい
る。その後全体を樹脂でモールドすることによシ第2図
(b)に示すGTOモジュールが完成する。第1図(a
)は第2図(a)の1ア一ム分が2セツト搭載され、一
点鎖線で示す区域が残りアームの搭載域である。第2図
(b)に示すように、アノード端子A1.Ax、カソー
ド端子Kt 。
K’、スナバ端子Sl、S2間に抵抗R8、コンデンサ
Csを点線で示すように接続すると第4図のアームが完
成する。尚、01 、 Glはゲート端子である。
Csを点線で示すように接続すると第4図のアームが完
成する。尚、01 、 Glはゲート端子である。
本発明によればGTO54のアノード電極とスナバダイ
オード56の陽極(P側)とが熱拡散用銅板53お工び
銅配線板64で接続され配線距離は10電程度である。
オード56の陽極(P側)とが熱拡散用銅板53お工び
銅配線板64で接続され配線距離は10電程度である。
モジュールで一体化したことにより配線距離が従来のデ
ィスフート方式に比べ1/10以下になりスナバインダ
クタンスLmは微少な値になる。我々の実験によれば3
00AGTOでI〒=60OAをカットオフするときの
はねあがり電圧ΔVoは60■程度であり、実用上問題
ないレベルである。
ィスフート方式に比べ1/10以下になりスナバインダ
クタンスLmは微少な値になる。我々の実験によれば3
00AGTOでI〒=60OAをカットオフするときの
はねあがり電圧ΔVoは60■程度であり、実用上問題
ないレベルである。
又本発明によるGTOモジュールを用いれば、3相イン
バータをGTOモジュール3ヶ、スナバ抵抗6ケ、スナ
バコンデンサ6ケの計15ケで構成でき従来のディスク
リート方式に比べ素子数で半減でき配腺工数を低減でき
る。又半導体素子は全てセラミック52で絶縁されてい
るため共通の冷部フィンにとりつけられるため、インバ
ータ構成上のメリットは大きい。
バータをGTOモジュール3ヶ、スナバ抵抗6ケ、スナ
バコンデンサ6ケの計15ケで構成でき従来のディスク
リート方式に比べ素子数で半減でき配腺工数を低減でき
る。又半導体素子は全てセラミック52で絶縁されてい
るため共通の冷部フィンにとりつけられるため、インバ
ータ構成上のメリットは大きい。
第1図(a)(b)は本発明に々るGTOモジュールの
一実施例を示す平面図、正面図、第2図(a)(b))
は第1図のGTOモジュールの1ア一ム分の等価回路モ
ジュール後の平面図、第3図は従来のGTOインバータ
の回路接続図、第4図はGTOインバータの1ア一ム分
の回路接続詳細図、第5図(a)(b)は従来のGTO
インバータにおけるGTOのオン。 オフ時の電圧、電流の波形を示す図である。 52・・・絶縁基板、54・・・GTOテップ、55・
・・フリーホイールダイオードチップ、56・・・スナ
パダ(α) <b)
一実施例を示す平面図、正面図、第2図(a)(b))
は第1図のGTOモジュールの1ア一ム分の等価回路モ
ジュール後の平面図、第3図は従来のGTOインバータ
の回路接続図、第4図はGTOインバータの1ア一ム分
の回路接続詳細図、第5図(a)(b)は従来のGTO
インバータにおけるGTOのオン。 オフ時の電圧、電流の波形を示す図である。 52・・・絶縁基板、54・・・GTOテップ、55・
・・フリーホイールダイオードチップ、56・・・スナ
パダ(α) <b)
Claims (1)
- 1、制御信号により主電流をオン、オフすることのでき
るゲートターンオフサイリスタ、該サイリスタに逆並列
に接続されたフリーホィールダイオード、および上記サ
イリスタのアノード電極に、陽極電極が接続されたスナ
バダイオードの半導体素子の少なくとも一組が、同一の
絶縁基板上に搭載されていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23318384A JPS61112568A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23318384A JPS61112568A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61112568A true JPS61112568A (ja) | 1986-05-30 |
Family
ID=16951032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23318384A Pending JPS61112568A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61112568A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
JPH10285907A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 電力変換装置 |
-
1984
- 1984-11-07 JP JP23318384A patent/JPS61112568A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
US6072200A (en) * | 1997-03-05 | 2000-06-06 | Asea Brown Boveri Ag | Gate unit for a hard-driven GTO |
JPH10285907A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4277169B2 (ja) | 電力用半導体モジュール | |
JP3053298B2 (ja) | 半導体装置 | |
US6359331B1 (en) | High power switching module | |
JP3229931B2 (ja) | 3レベル電力変換装置 | |
US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
JPH10144863A (ja) | 電力モジュール | |
JP2002110905A (ja) | 半導体装置 | |
CN110137140A (zh) | 功率模块以及电力变换装置 | |
US4785208A (en) | Low-inductance anode-cathode R-C circuit for a gate-turn-off power thyristor | |
US4634891A (en) | Gate turn-off thyristor module | |
US5617293A (en) | Bridge module | |
EP0455322B1 (en) | Semiconductor device | |
JP3220366B2 (ja) | 半導体装置 | |
JP3787037B2 (ja) | 半導体モジュール | |
JPH0513383B2 (ja) | ||
JPS61112568A (ja) | 半導体装置 | |
JPH1094256A (ja) | 電力変換素子モジュール | |
CN111642061B (zh) | 一种Vienna整流用双面结构碳化硅功率模块及其制备方法 | |
JPS61139051A (ja) | 半導体装置 | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
JP4156258B2 (ja) | 共振型インバータ | |
JPH06291235A (ja) | 混成集積回路 | |
CN211879386U (zh) | 一种igbt模块用的dbc结构 | |
JP2005197433A (ja) | 電力用半導体モジュール | |
JP2536099B2 (ja) | Mosゲ―ト形バイポ―ラトランジスタ |