JPS61112534A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS61112534A JPS61112534A JP59232981A JP23298184A JPS61112534A JP S61112534 A JPS61112534 A JP S61112534A JP 59232981 A JP59232981 A JP 59232981A JP 23298184 A JP23298184 A JP 23298184A JP S61112534 A JPS61112534 A JP S61112534A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- units
- turned
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、並列冗長運転している複数の電源ユニットの
内、異常ユニットを判別する為の電源制御方式に関する
。
内、異常ユニットを判別する為の電源制御方式に関する
。
最近のデータ処理装置のオンライン化動向に伴って、該
データ処理装置の信頬度は、増々向上させることが要求
されるようになってきた。
データ処理装置の信頬度は、増々向上させることが要求
されるようになってきた。
この為、電源装置に関しても、従来の並列運転方式から
並列冗長運転方式が導入され、例えば１台の冗長ユニッ
トを設けている場合には、一度に１台の電源ユニットが
障害になっても、該電源装置から電力を供給されている
データ処理装置がシステムダウンとならないようになっ
てきた。
並列冗長運転方式が導入され、例えば１台の冗長ユニッ
トを設けている場合には、一度に１台の電源ユニットが
障害になっても、該電源装置から電力を供給されている
データ処理装置がシステムダウンとならないようになっ
てきた。
然しなから、かかる並列冗長運転方式においては、その
冗長構成によって出力電圧が変化しない為、該障害ユニ
ットの検出ができず、冗長性のない状態の侭、運転を続
けることになり、２台目の障害が発生した時点で、シス
テムダウンを誘起する危険がある。
冗長構成によって出力電圧が変化しない為、該障害ユニ
ットの検出ができず、冗長性のない状態の侭、運転を続
けることになり、２台目の障害が発生した時点で、シス
テムダウンを誘起する危険がある。
然して、データ処理装置に対しては、通常定期保守や１
．電源投入時に初期診断が行われているので、該定期保
守時において、障害ユニットを効果的に検出ができる方
法が待たれていた。
．電源投入時に初期診断が行われているので、該定期保
守時において、障害ユニットを効果的に検出ができる方
法が待たれていた。
第３図は従来方式による並列冗長運転方式をブロック図
で示したもので、１は負荷、 ２０〜２２は電源ユニッ
ト（ＰＳＵ １〜ＰＳＵ ３）、 Ａは低電圧検出回路
。
で示したもので、１は負荷、 ２０〜２２は電源ユニッ
ト（ＰＳＵ １〜ＰＳＵ ３）、 Ａは低電圧検出回路
。
ＯＣは直流の出力電圧、 ＡＣは交流の入力電圧、Ｃは
インタフェースコネクタである。
インタフェースコネクタである。
以下においては、便宜上冗長ユニットは１台の場合に限
定して説明する。
定して説明する。
今、何等かの事情で、電源ユニン） （ＰＳＵ １）
２０の内部で障害が発生した時、該電源ユニッ） （Ｐ
ＳＵｌ）２０は出力電圧ＤＣを負荷１に対して供給でき
なくなる。
２０の内部で障害が発生した時、該電源ユニッ） （Ｐ
ＳＵｌ）２０は出力電圧ＤＣを負荷１に対して供給でき
なくなる。
然しなから、冗長並列構成となっていて負荷１が軽く、
電源ユニット（ＰＳＩＪ ２） ２１．電源ユニット（
ＰＳＵ ３） ２２だけで、充分該負荷ｌに対して電力
を供給でき、出力電圧ＤＣも低下しない為、低電圧検出
回路Ａは該障害ユニットを検出することもなく、運用上
も問題がない状態となる。
電源ユニット（ＰＳＩＪ ２） ２１．電源ユニット（
ＰＳＵ ３） ２２だけで、充分該負荷ｌに対して電力
を供給でき、出力電圧ＤＣも低下しない為、低電圧検出
回路Ａは該障害ユニットを検出することもなく、運用上
も問題がない状態となる。
従って、従来方式においては、電源ユニット（ＰＳＵ
１） ２０が障害の侭、即ち冗長性のない状態の侭運転
が続けられる為、２台目に障害が発生する迄異常が発見
できないことになり、負荷１に対してシステムダウンを
誘起する危険があると云う問題があった。
１） ２０が障害の侭、即ち冗長性のない状態の侭運転
が続けられる為、２台目に障害が発生する迄異常が発見
できないことになり、負荷１に対してシステムダウンを
誘起する危険があると云う問題があった。
本発明は上記従来の欠点に鑑み、例えば１台の冗長ユニ
ットを設けて、並列冗長運転している電源ユニット内の
１台に障害が発生した時には、該障害電源ユニットを検
出できる方法を提供することを目的とするものである。
ットを設けて、並列冗長運転している電源ユニット内の
１台に障害が発生した時には、該障害電源ユニットを検
出できる方法を提供することを目的とするものである。
この目的は、例えば１台の冗長ユニットを設けて、並列
冗長運転している複数の電源ユニ７）と、該電源ユニッ
トのオン、オフ制御を行う電源制御部とを備えた装置に
おいて、上記複数の電源ユニットの内の１つの電源ユニ
ットが異常となり、該出力がオフとなった時、上記電源
制御部より、各電源ユニットを１金兄オフとしてゆき、
該オフとした電源ユニットが正常ユニットの時には、過
電流垂下して、出力電圧が下がり、該オフとした電源ユ
ニットが異常の時には、出方電圧が下がらないことを検
出して、当該異常の電源二ニア）を判別するように制御
する本発明の電源制御方式によって達成される。
冗長運転している複数の電源ユニ７）と、該電源ユニッ
トのオン、オフ制御を行う電源制御部とを備えた装置に
おいて、上記複数の電源ユニットの内の１つの電源ユニ
ットが異常となり、該出力がオフとなった時、上記電源
制御部より、各電源ユニットを１金兄オフとしてゆき、
該オフとした電源ユニットが正常ユニットの時には、過
電流垂下して、出力電圧が下がり、該オフとした電源ユ
ニットが異常の時には、出方電圧が下がらないことを検
出して、当該異常の電源二ニア）を判別するように制御
する本発明の電源制御方式によって達成される。
即ち、本発明によれば、例えば１台の冗長ユニットを設
けて、複数の電源ユニットが並列冗長形式で運転されて
いる場合、その内の１台に異常が発生し、その直流出力
電圧ＤＣを負荷に供給できなくなった時でも、該直流出
力電圧ＤＣを低電圧検出回路Ａで検出していたのでは、
上記冗長構成の為、該異常ユニットの検出ができないの
で、定期保守や、電源投入を行う時等において、各電源
ユニットに対して、電源制御部（ＵＰＣ）より、１金兄
オフ状態としていくことにより、該オフとした電源ユニ
ットが正常であれば、過電流垂下して、上記直流出力電
圧ＯＣが低下し、低電圧検出回路Ａからのアラーム信号
を検出し、該電源ユニット、が異常の時には、上記直流
出力電圧ＤＣが低下しないことを検出して、異常ユニッ
トを認識できるようにしたものであるので、冗長性のな
い侭運転が続けられことがなく、システムダウンを誘起
する危険がなくなると云う効果がある。
けて、複数の電源ユニットが並列冗長形式で運転されて
いる場合、その内の１台に異常が発生し、その直流出力
電圧ＤＣを負荷に供給できなくなった時でも、該直流出
力電圧ＤＣを低電圧検出回路Ａで検出していたのでは、
上記冗長構成の為、該異常ユニットの検出ができないの
で、定期保守や、電源投入を行う時等において、各電源
ユニットに対して、電源制御部（ＵＰＣ）より、１金兄
オフ状態としていくことにより、該オフとした電源ユニ
ットが正常であれば、過電流垂下して、上記直流出力電
圧ＯＣが低下し、低電圧検出回路Ａからのアラーム信号
を検出し、該電源ユニット、が異常の時には、上記直流
出力電圧ＤＣが低下しないことを検出して、異常ユニッ
トを認識できるようにしたものであるので、冗長性のな
い侭運転が続けられことがなく、システムダウンを誘起
する危険がなくなると云う効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は本発明を実施して、障害ユニットを検出す
る動作の例を流れ図で示したものである。本実施例にお
いても、便宜上冗長ユニットは１台に限定して説明する
。
り、第２図は本発明を実施して、障害ユニットを検出す
る動作の例を流れ図で示したものである。本実施例にお
いても、便宜上冗長ユニットは１台に限定して説明する
。
第１図において、第２図と同じ記号は同じ対象物を示し
、３が本発明を実施するのに必要な電源制御部（ＵＰＣ
）で、例えば通常データ処理装置に接続されているサー
ビスプロセッサ（ＳＶＰ） ４によって制御される。
、３が本発明を実施するのに必要な電源制御部（ＵＰＣ
）で、例えば通常データ処理装置に接続されているサー
ビスプロセッサ（ＳＶＰ） ４によって制御される。
今、電源ユニッＩ−（ＰＳ（１１） ２０が障害を起こ
しているとすると、前述のように電源ユニー／ ト（Ｐ
ＳＵ ２） ２１と、電源ユニット（ＰＳｔｌ ３）
２２だけで、負荷１に電力を供給し運転が続けられる。
しているとすると、前述のように電源ユニー／ ト（Ｐ
ＳＵ ２） ２１と、電源ユニット（ＰＳｔｌ ３）
２２だけで、負荷１に電力を供給し運転が続けられる。
この状態において、定期保守や、電源投入時等において
、サービスプロセッサ（ＳＶＰ） ４で実行される診断
プログラム等の中で、電源制御部（ＵＰＣ）３を制御し
て、電源ユニット（ＰＳＵ １） ２０〜（ＰＳＵ ３
）２２を１台宛オフにして、直流出力電圧ＯＣの変化を
みるようにする。
、サービスプロセッサ（ＳＶＰ） ４で実行される診断
プログラム等の中で、電源制御部（ＵＰＣ）３を制御し
て、電源ユニット（ＰＳＵ １） ２０〜（ＰＳＵ ３
）２２を１台宛オフにして、直流出力電圧ＯＣの変化を
みるようにする。
この時、冗長度が無（なっているので、正常な電源ユニ
ット（ＰＳＵ ２） ２１をオフにすると、電源ユニッ
Ｉ−（ＰＳＵ ３） ２２だけでは負荷１に対する電力
を供給しきれなくなり、直流出力電圧ＯＣが過電流垂下
し、低電圧検出回路Ａにお４いて、該電圧の低下を検出
してアラーム信号がでるが、異常の電源ユニット（ＰＳ
Ｕ １） ２０をオフにした時には、上記直流出力電圧
ＤＣは変化しないので、該アラーム信号がでないことに
なる。
ット（ＰＳＵ ２） ２１をオフにすると、電源ユニッ
Ｉ−（ＰＳＵ ３） ２２だけでは負荷１に対する電力
を供給しきれなくなり、直流出力電圧ＯＣが過電流垂下
し、低電圧検出回路Ａにお４いて、該電圧の低下を検出
してアラーム信号がでるが、異常の電源ユニット（ＰＳ
Ｕ １） ２０をオフにした時には、上記直流出力電圧
ＤＣは変化しないので、該アラーム信号がでないことに
なる。
又、冗長度がある時には、総ての電源ユニットを１台宛
オフにしても、上記直流出力電圧ＤＣは変化しないので
、総て正常と判断できる。
オフにしても、上記直流出力電圧ＤＣは変化しないので
、総て正常と判断できる。
上記障害ユニー／ ト識別動作を第３図のフローで、更
に詳細に説明する。
に詳細に説明する。
ステップ５０：１台の電源ユニットが並列冗長運転中。
ステップ５１：１台の電源ユニットに障害が発生したが
、継続して運転中。
、継続して運転中。
ステップ５２，５３ ：サービスプロセッサ（ＳＶＰ
） ４において、定期保守を行う為のプログラムを実行
し、電源ユニットをオフにする為の電源ユニット番号Ｎ
＝１に設定する。
） ４において、定期保守を行う為のプログラムを実行
し、電源ユニットをオフにする為の電源ユニット番号Ｎ
＝１に設定する。
ステップ５４：電源ユニットＮをオフとする。
ステップ５５：アラーム信号の検出を行い、該信号が検
出できた場合にはステップ６１に飛ぶが、該アラーム信
号が検出できなかった場合には、次のステップに移る。
出できた場合にはステップ６１に飛ぶが、該アラーム信
号が検出できなかった場合には、次のステップに移る。
ステップ５６：Ｎ＝Ｎ＋ｌとする。
ステップ５７：Ｎ−ｎ＋１かどうかをみて、Ｎ＝ｎ＋１
の時には総ての電源ユニットをオフしたことになるので
、次のステップに移るが、Ｎ≠ｎ＋１の時には、未だオ
フとすべき電源ユニットが残っているので、ステップ５
４に戻る。
の時には総ての電源ユニットをオフしたことになるので
、次のステップに移るが、Ｎ≠ｎ＋１の時には、未だオ
フとすべき電源ユニットが残っているので、ステップ５
４に戻る。
ステップ５８：総ての電源ユニットをオフした段階で、
アラーム信号が検出できたかどうかをみて、アラーム信
号が検出できていればステップ５９に移るが、該アラー
ム信号の検出がなかった時はステップ６０に飛ぶ。
アラーム信号が検出できたかどうかをみて、アラーム信
号が検出できていればステップ５９に移るが、該アラー
ム信号の検出がなかった時はステップ６０に飛ぶ。
ステップ５９：後述のステップ６１でアラーム信号が検
出できたユニットは正常と判断されているので、アラー
ム信号が検出できなかったユニットを異常と判定する。
出できたユニットは正常と判断されているので、アラー
ム信号が検出できなかったユニットを異常と判定する。
ステップ６０：総ての電源ユニットをオフして、アラー
ム信号が検出されなかったと云うことは、冗長度に変化
がなかったことを意味するので、総て正常と判断する。
ム信号が検出されなかったと云うことは、冗長度に変化
がなかったことを意味するので、総て正常と判断する。
ステップ６１：アラーム信号を検出したと云うことは、
当該電源ユニットをオフとしたことにより冗長度がなく
なったことを意味するので、該電源ユニソｌ−Ｎは正常
に動作していたと判断する。
当該電源ユニットをオフとしたことにより冗長度がなく
なったことを意味するので、該電源ユニソｌ−Ｎは正常
に動作していたと判断する。
前述のように上記の動作フローは、冗長度が１台の時に
限定しているが、冗長度が２台の時には、２台宛オフす
ることを、例えば総ての組み合わせについて実行するこ
とにより、障害ユニットを検出することができることは
云う迄もないことである。
限定しているが、冗長度が２台の時には、２台宛オフす
ることを、例えば総ての組み合わせについて実行するこ
とにより、障害ユニットを検出することができることは
云う迄もないことである。
従って、一般には冗長度がｍ台の場合にも、本発明を適
用して、ｍ金兄オフすることを、例えば総ての組み合わ
せについて実行することにより、障害ユニットを検出す
ることができることが分かる。
用して、ｍ金兄オフすることを、例えば総ての組み合わ
せについて実行することにより、障害ユニットを検出す
ることができることが分かる。
以上、詳細に説明したように、本発明のｔａ制御方式は
、例えば１台の冗長ユニットを設けて、複数の電源ユニ
ットが並列冗長形式で運転されている場合、その内の１
台に異常が発生し、その直流出力電圧ＤＣを負荷に供給
できなくなっても、該直流出力電圧ＤＣを低電圧検出回
路Ａで検出していたのでは、上記冗長構成の為に、該異
常ユニットの検出ができないので、定期保守や、電源投
入を行う時等において、各電源ユニットに対して、電源
制御部（ＵＰＣ）より、１舎兄オフ状態としていくこと
により、該オフとした電源ユニットが正常であれば、過
電流垂下して、上記直流出力ＤＣが低下し、低電圧検出
回路Ａからのアラーム信号を検出でき、該電源ユニット
が異常の時には、上記直流出力電圧ＤＣが低下しないこ
とを検出して、異常ユニットを認識できるようにしたも
のであるので、冗長性のない侭運転が続けられことがな
く、システムダウンを誘起する危険がなくなると云う効
果がある。
、例えば１台の冗長ユニットを設けて、複数の電源ユニ
ットが並列冗長形式で運転されている場合、その内の１
台に異常が発生し、その直流出力電圧ＤＣを負荷に供給
できなくなっても、該直流出力電圧ＤＣを低電圧検出回
路Ａで検出していたのでは、上記冗長構成の為に、該異
常ユニットの検出ができないので、定期保守や、電源投
入を行う時等において、各電源ユニットに対して、電源
制御部（ＵＰＣ）より、１舎兄オフ状態としていくこと
により、該オフとした電源ユニットが正常であれば、過
電流垂下して、上記直流出力ＤＣが低下し、低電圧検出
回路Ａからのアラーム信号を検出でき、該電源ユニット
が異常の時には、上記直流出力電圧ＤＣが低下しないこ
とを検出して、異常ユニットを認識できるようにしたも
のであるので、冗長性のない侭運転が続けられことがな
く、システムダウンを誘起する危険がなくなると云う効
果がある。
第１図は、本発明の一実施例をブロック図で示した図。
第２図は、本発明を実施して、障害ユニットを検出する
動作例をフローで示した図。 第３図は、従来方式によって、並列冗長運転を行う場合
の構成例を示した図。 である。 図面において、 １は負荷。 ２０〜２２は電源ユニット（ＰＳＵ １〜ＰＳＵ ３）
。 ３は電源制御部（ＵＰＣ）。 ４はサービスプロセッサ（ＳＶＰ）。 ５０〜６１は障害ユニット検出動作の各ステップ。 Ａは低電圧検出回路、 ＤＣは直流出力電圧。 ＡＣは交流入力電圧。 をそれぞれ示す。 革Ｉ図 草３回
動作例をフローで示した図。 第３図は、従来方式によって、並列冗長運転を行う場合
の構成例を示した図。 である。 図面において、 １は負荷。 ２０〜２２は電源ユニット（ＰＳＵ １〜ＰＳＵ ３）
。 ３は電源制御部（ＵＰＣ）。 ４はサービスプロセッサ（ＳＶＰ）。 ５０〜６１は障害ユニット検出動作の各ステップ。 Ａは低電圧検出回路、 ＤＣは直流出力電圧。 ＡＣは交流入力電圧。 をそれぞれ示す。 革Ｉ図 草３回
Claims (1)
- ｍ台の冗長ユニットを設けて、並列冗長運転しているｍ
＋ｎ台の電源ユニットと、該電源ユニットをｍ台宛オン
、オフ制御を行う電源制御部とを備えた装置において、
上記ｍ＋ｎ台の電源ユニットの内の１つの電源ユニット
が異常となり、該出力がオフとなった時、上記電源制御
部より、各電源ユニットをｍ台宛、該ｍ台の総ての組み
合わせについてオフとしてゆき、該オフとしたｍ台の電
源ユニットが正常ユニットの時には、過電流垂下して、
出力電圧が下がり、該オフとしたｍ台の電源ユニットの
中に異常ユニットが含まれている時には、出力電圧が下
がらないことを検出して、当該異常の電源ユニットを判
別するように制御することを特徴とする電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232981A JPS61112534A (ja) | 1984-11-05 | 1984-11-05 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232981A JPS61112534A (ja) | 1984-11-05 | 1984-11-05 | 電源制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112534A true JPS61112534A (ja) | 1986-05-30 |
Family
ID=16947920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59232981A Pending JPS61112534A (ja) | 1984-11-05 | 1984-11-05 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112534A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05252657A (ja) * | 1992-03-04 | 1993-09-28 | Koufu Nippon Denki Kk | 電源制御システム |
| US6677614B1 (en) * | 1992-12-17 | 2004-01-13 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method for manufacturing the device |
| US6808950B2 (en) | 1992-12-17 | 2004-10-26 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method for manufacturing the device |
| JP2008306806A (ja) * | 2007-06-06 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電源システム |
| JP2011022960A (ja) * | 2009-07-21 | 2011-02-03 | Fujitsu Ltd | 電源装置、電源ユニット診断装置および電源装置の制御方法 |
-
1984
- 1984-11-05 JP JP59232981A patent/JPS61112534A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05252657A (ja) * | 1992-03-04 | 1993-09-28 | Koufu Nippon Denki Kk | 電源制御システム |
| US6677614B1 (en) * | 1992-12-17 | 2004-01-13 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method for manufacturing the device |
| US6808950B2 (en) | 1992-12-17 | 2004-10-26 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method for manufacturing the device |
| JP2008306806A (ja) * | 2007-06-06 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電源システム |
| JP2011022960A (ja) * | 2009-07-21 | 2011-02-03 | Fujitsu Ltd | 電源装置、電源ユニット診断装置および電源装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6928560B1 (en) | Distributed power control system | |
| EP1703401A2 (en) | Information processing apparatus and control method therefor | |
| JP2009104246A (ja) | プログラマブルコントローラおよびその異常時復旧方法 | |
| JPS61112534A (ja) | 電源制御方式 | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| CN111475292A (zh) | 一种服务器***及其内处理器的频率控制装置 | |
| US6832331B1 (en) | Fault tolerant mastership system and method | |
| JPH03103044A (ja) | 二重化電源のダイオード故障検出方式 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JP2505299B2 (ja) | 多重化システムの無応答判定方式 | |
| JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JPH06259276A (ja) | 多重化装置 | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPS6139138A (ja) | 多重化システム | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPH0320838A (ja) | データ処理装置の異常検出方式 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPS6011901A (ja) | 分散形制御装置のバツクアツプ装置 | |
| JP2016066238A (ja) | 電子機器、電源装置および電源監視方法 | |
| JPS59127579A (ja) | 並列冗長方式の電源装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 |