JPS6110231Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、多項目にわたる制御を精密な時間
管理のもとにできるようにした電子式タイマーに
関する。

従来より機械式のタイマは各方面で使用されて
いるが、機械式タイマは、制御時刻の精度が悪
く、制御機器の複雑なパターンの設定が難しいな
どの問題点がある。

一方、電子回路による電子式タイマも提案され
ており、この電子式タイマの基本的な動作原理は
特に制御する頻度の高い場合や複数の制御機器を
複雑な運転パターンで動作させる場合において
は、制御時刻および制御機器群の運転パターンを
電気的な記憶装置（以下、メモリと称する）に記
憶させ、このメモリに蓄えられた制御時刻と時計
装置の時刻とが一致すると制御パルスを発生する
ように構成されており、この際の上記のメモリに
蓄えられた制御機器群の運転パターンに基づき、
制御機器群を制御するように構成されている。

このような電子式タイマでは、従来の機械式タ
イマに比べて必然的に設定が難しくなる。

すなわち、機械式タイマの場合には少なくとも
制御時刻の設定は、たとえば、モータにより回転
させられる時刻が目盛られた円板に爪を取り付け
ることにより、目視で確認しつつ設定でき、かつ
設定後も目視で確認できるが、上記従来の電子式
タイマでは設定内容が目視で確認できないという
欠点がある。

この考案は、以上の点に鑑み、このような問題
を解決すると共に、かかる欠点を除去すべくなさ
れたもので、その目的は全電子回路化するととも
に制御時刻あるいは制御機器群の運転パターンの
設定および機械式タイマと同様目視で確認しつつ
設定し、その後設定た内容を目視で再確認できる
電子式タイマを提供することにある。

次に、図面に基づきこの考案の電子式タイマの
実施例について説明すると、第１図はその一実施
例を示すブロツク図であり、第２図はこの考案の
要部を詳細に示した具体的実施例を示す回路図で
ある。

まず、第１図の場合から述べると、図中の１は
制御時刻設定デイジタルスイツチ群１−１あるい
は制御機器群の運転パターンを設定するための運
転パターン設定デイジタルスイツチ群１−２より
それぞれ制御時刻あるいは運転パターンを設定す
るための２進化10進コード出力（以下、BCDコ
ード出力と称する）を発生するデイジタルスイツ
チ群である。

デイジタルスイツチ群１の制御時刻設定デイジ
タルスイツチ群１−１および運転パターン設定デ
イジタルスイツチ群１−２の設定内容はメモリ２
を送出するようになつている。

このメモリ２は上記制御時刻設定デイジタルス
イツチ群１−１および運転パターン設定デイジタ
ルスイツチ群１−２の設定内容を、アドレスカウ
ンタ３の内容により指定されたアドレスにモード
スイツチ４および書込読出スイツチ５のポジシヨ
ンで設定されたタイミングでメモリするものであ
る。

また、上記モードスイツチ４はこの考案の電子
式タイマの運転モードを決定する設定、確認動作
の３つのポジシヨンを有するモードスイツチであ
り、セレクタ６および７に信号を送出するように
なつている。

セレクタ６は上記アドレスカウンタ３に送出す
るために入力される入力パルスを、スキヤンオシ
レータ８によるパルスとするか、２ポジシヨンの
書込読出スイツチ５の操作により発するパルスと
するかをモードスイツチ４の制御信号により選択
するものである。

一方、９はクロツクパルス発生器であつて、こ
のクロツクパルス発生器９の水晶発振器の発振周
波数あるいは商用周波数を基に基準クロツクパル
スを発生し、このクロツクパルスを時計部１０に
送出するようになつている。

この時計部１０はクロツクパルス発生器９から
導入されるクロツクパルスを計数して時刻を得る
ためのカウンタ回路よりなるもので、一致回路１
１および上記セレクタ７に出力を送出するように
なつている。

一致回路１１はアドレスカウンタ３の内容によ
り指定されるアドレスのメモリ２の内容と時計部
１０の内容とを比較し、この両者の内容が同一の
ときパルスを発生し、このパルスを記憶回路１２
に送出するようになつている。

この記憶回路１２は一致回路１１の発するパル
スを制御信号として動作し、予め制御時刻に対応
してメモリ２に蓄えられた制御機器群の運転パタ
ーンを記憶するものであり、この記憶回路１２の
内容はバツフア回路１３を通して出力するように
なつている。

また、上記セレクタ７は上記モードスイツチ４
から送出される信号を制御信号として、次段の時
刻表示装置１４で表示する内容をメモリ２の内容
とするか、あるいは時計部１０の内容とするかを
選択するものである。

次に、上述のように構成されたこの考案の電子
式タイマの動作について概述する。

まず、制御時刻およびその時刻に対応しての制
御機器群の運転パターンの設定を行なうに当り、
モードスイツチ４を設定側とし、デイジタルスイ
ツチ群１の制御時刻設定デイジタルスイツチ群１
−１で希望の時刻を設定し、その時刻に対応した
希望の制御機器群の運転パターンを運転パターン
設定デイジタルスイツチ１−２で設定すると、デ
イジタルスイツチ群１よりこの設定に対応した
BCDコードがメモリ２のデータパス上に出力さ
れる。

次に、書込読出スイツチ５をオンすることによ
り、上記制御時刻設定デイジタルスイツチ群１−
１および運転パターン設定デイジタルスイツチ群
１−２による設定データがメモリ２に記憶され
る。そして、セレクタ６はアドレスモードスイツ
チ４からの信号を制御信号として、書込読出スイ
ツチ５からの信号を選択し、その信号を入力とし
て、アドレスカウンタ３にパルスを出力する。

このアドレスカウンタ３の出力により、メモリ
２内に記憶された設定データが読み出されて一致
回路１１、記憶回路１２、セレクタ７に送出され
る。

一方、時計部１０にはクロツクパルス発生器９
からのクロツクパルスが導入されており、この時
計部１０はそのクロツクパルスを計数して一致回
路１１とセレクタ７に送出する。

また、セレクタ７にはモードスイツチ４からの
信号が導入されており、この信号を制御信号とし
て、メモリ２からの信号、すなわち上記設定デー
タを選択し、時計部１０からの計数内容を選択し
ない。

セレクタ７が設定データを選択すると、この設
定データに時刻表示装置１４で表示される。

一方、このとき、セレクタ６から導入されるア
ドレスカウンタ３の入力パルスは書込読出スイツ
チ５の操作で発生するパルスによるものとなつて
いる。

次に、書込読出スイツチ５をオフにすることに
より、セレクタ６はパルス信号をアドレスカウン
タ３に送出する。

これにより、アドレスカウンタ３はその内容が
「プラス１」される。

次いで、また希望の制御時刻および運転パター
ンを上記と同様にしてデイジタルスイツチ群１で
設定し、書込読出スイツチ５をオンすると、先程
とは「プラス１」されたアドレスにこの設定デー
タがメモリ２で記憶され書込読出スイツチ５をオ
フすると、アドレスカウンタ３はまた「プラス
１」される。

この操作を繰り返すことにより、時刻が目視で
確認しつつ設定できる。

次に、希望通りに設定がなされているかを確認
するに当つては、モードスイツチ４を確認側に倒
して、書込読出スイツチ５を１回ずつオン、オフ
を繰り返すと、上述のようにしてアドレスカウン
タ３が「プラス１」ずつされるとともに、アドレ
スカウンタ３により指定されたメモリ２の内容、
すなわち、制御時刻がセツトした順に時刻表示装
置１４で表示され確認することができる。

次に、通常のタイマとしての動作をさせるに
は、モードスイツチ４を動作側に倒す。

これにより、アドレスカウンタ３には、セレク
タ６によりスキヤンオシレータ８の出力が選択さ
れ、自動的かつ高速にアドレスカウンタ３はカウ
ントを行なうようになるとともに、時刻表示装置
１４はセレクタ７により時計部１０の内容が選択
入力され、時計時刻を表示する。

さらに、時計部１０を図示していない時計修正
回路により正しい時刻に合わせることにより、通
常の運転モードとなる。

すなわち、高速で計測するアドレスカウンタ３
の刻々の内容により指定されるメモリ２の内容と
時計部１０の内容とを一致回路１１で絶えず監視
し、もし、メモリ２の内容と時計部１０の内容が
一致すると、一致した際のメモリ２のアドレスに
蓄えられた制御機器群（図示せず）の運転パター
ンのメモリ２の内容を記憶回路１２にて記憶す
る。そして、この記憶回路１２の記憶内容はバツ
フア回路１３を通して出力し、外部機器を制御
し、この状態を一致回路１１が次のパルスを発生
するまで維持する。

さて、第２図はこの考案の電子式タイマの要部
となる設定および確認に関連する機能を呈する部
分をさらに具体的に示した実施例の構成を示すも
のであり、この第２図によりこの考案の電子式タ
イマについてさらに詳述することにする。

この第２図では、第１図と同一部分には同一符
号が付されており、メモリ２としてはRAM（ラ
ンダム・アクセス・メモリ）が使用されており、
データ入力端子にはデイジタルスイツチ群１が接
続され、データ出力端子は一致回路１１とセレク
タ７のそれぞれの入力端子に接続されている。

また、書込読出スイツチ５は２ポジシヨンのモ
ーメンタリスイツチ５０１、ナンドゲート５０
２，５０３とにより構成されており、モーメンタ
リスイツチ５０１の可動端子は接地され、固定端
子Ｎ・Ｃはナンドゲート５０２の第１の入力側イ
に接続されているとともに、抵抗を通して電源に
接続され、モーメンタリスイツチ５０１の固定端
子N.Oはナンドゲート５０３の第２の入力側ロに
接続されかつ抵抗を通して電源に接続されてい
る。

ナンドゲート５０２の出力側はナンドゲート５
０３の第１の入力側イに接続され、ナンドゲート
５０３の出力側はナンドゲート５０２の第２の入
力側ロに接続される。

ナンドゲート５０２の出力側はセレクタ６にお
けるナンドゲート６０１の第２の入力側ロに接続
され、ナンドゲート５０３の出力側は２入力のア
ンドゲート１５の第１の入力側イに接続されてい
る。

アンドゲート１５の第２の入力側ロはモードス
イツチ４｛３段のロータリスイツチ４０１と２入
力のオアゲート４０２とにより構成している｝の
オアゲート４０２の第１の入力側イに接続されて
いる。

アンドゲート１５の出力側はメモリ２である上
述のRAMの書込およびメモリバイパス（いずれ
も「１」で有効）端子に接続されている。

モードスイツチ４における３段のロータリスイ
ツチ４０１の可動端子は電源に接続されるように
なつており、固定端子ａ，ｂ，ｃはそれぞれ抵抗
を通して接地されている。そして、固定端子ａ，
ｂはそれぞれオアゲート４０２の第１の入力端
イ、第２の入力側ロにそれぞれ接続されている。

ロータリスイツチ４０１の固定端子ｃはセレク
タ６におけるナンドゲート６０２の第１の入力側
イに接続されている。

オアゲート４０２の出力側はナンドゲート６０
１の第１の入力側イおよびセレクタ７に接続され
ている。

セレクタ６は２入力のナンドゲート６０１〜６
０３により構成されており、ナンドゲート６０２
の第２の入力側ロはスキヤンオシレータ８の出力
側に接続され、ナンドゲート６０１，６０２の各
出力側はナンドゲート６０３の第１の入力側イ、
第２の入力側ロにそれぞれ接続されている。

ナンドゲート６０３の出力側はアドレスカウン
タ３の入力側に接続されている。

その他の部分の構成は第１図と同じであるが、
この第２図の場合は記憶回路１２およびバツフア
回路１３が省略されている。

なお、上記セレクタ７はアンドオアセレクタで
あり、第１の入力はメモリ２から一致回路１１に
導入される信号とし、セレクタ７の第２の入力を
時計部１０から入力される一致回路１１の入力信
号、すなわち、時計部１０の出力とし、制御入力
をオアゲート４０２の出力とするものである。

この制御入力が「１」のとき、第１の入力を出
力し、制御入力が「０」のとき第２の入力を選択
して時計表示装置１４へ出力するようになつてい
る。

次に、この第２図の実施例の動作について詳述
する。

まず、設定に際しては、モードスイツチ４のロ
ータリスイツチ４０１の可動接点を固定接点ａ側
に切り換えると、オアゲート４０２の第１の入力
側イに「１」の信号が入り、第２の入力側ロは
「０」となり、オアゲート４０２の出力側は
「１」となる。

したがつて、ナンドゲート６０１の第１の入力
側イは「１」であり、さらに、ナンドゲート６０
２の第１の入力側イは「０」である。そして、ア
ンドゲート１５の第２の入力側ロは「１」であ
り、セレクタ７の制御入力は「１」となる。

次に、書込読出スイツチ５のモーメンタリスイ
ツチ５０１の可動端子が図のごとく、固定端子
Ｎ，Ｃ側にあると、ナンドゲート５０２の第１の
入力側イは「０」、ナンドゲート５０３の第１の
入力側イは「１」、その第２の入力側ロは「１」
で、ナンドゲート５０３の出力は「０」である。

したがつて、ナンドゲート５０２の第２の入力
側ロは「０」となり、結果的にナンドゲート５０
２の出力は「１」、ナンドゲート５０３の出力は
「０」である。

すなわち、アンドゲート１５の第１の入力側イ
は「０」であり、またアンドゲート１５の第２の
入力側ロは前述のごとく、「１」であり、したが
つて、アンドゲート１５の出力は「０」であり、
メモリ２の書込メモリバイパス入力は「０」とな
る。

一方、ナンドゲート６０１の第１の入力側イは
「１」、第２の入力側「ロ」は「１」であり、ナン
ドゲート６０１の出力側は「０」となり、また、
ナンドゲート６０２の第１の入力側イは「０」
で、第２の入力側ロはスキヤンオシレータ８の出
力側より高速で「１」，「０」で繰り返され、ナン
ドゲート６０２の出力側は「１」である。

これにより、ナンドゲート６０３の第１の入力
側イは「０」で第２の入力側ロは「１」であり、
したがつて、ナンドゲート６０３の出力側は
「１」である。

このナンドゲート６０３の出力「１」により最
初にアドレスカウンタ３を「０」にリセツトして
おけば、アドレスカウンタ３の出力も「０」とな
り、メモリ２のアドレスは０番地が指定されると
ともに、時刻表示装置１４には一致回路１１の第
１の入力（メモリ２の出力）が入力されることに
なる。

次に、希望制御時刻などをデイジタルスイツチ
群１でセツトすると、BCDコード化されたメモ
リ２のデータ入力側にデータが入力される。

次いで、書込読出スイツチ５のモーメンタリス
イツチ５０１の可動端子を固定端子Ｎ，Ｏ側に切
り換えると、ナンドゲート５０２の出力側は
「０」になり、ナンドゲート５０３の出力側は
「１」となる。

これにより、アンドゲート１５の第１の入力側
イ、第２の入力側ロはともに「１」となり、その
出力側も「１」となり、メモリ２の０番地に前述
のデイジタルスイツチ群１でセツトしたデータが
書き込まれるとともに、このデータはセレクタ７
を経て時刻表示装置１４に表示される。

一方、ナンドゲート５０２の出力側「０」とな
なつたために、これと同時にナンドゲート６０１
の第２の入力側ロも「１」から「０」に変わり、
したがつて、ナンドゲート６０３の出力は「１」
から「０」に変わるが、アドレスカウンタ３は入
力パルスの立ち上がりで計数するものであるか
ら、アドレスカウンタ３の内容は変わらず、
「０」である。

すなわち、前記操作によりメモリ２の０番地に
データが書き込まれたのである。

次に、モーメンタリスイツチ５０１の可動端子
を元の状態、すなわち、固定端子Ｎ，Ｃ側に切り
換えると、ナンドゲート５０２の出力側が「０」
から「１」に変わり、ナンドゲート５０３の出力
側は「１」から「０」に変わり、アンドゲート１
５の出力側は「１」から「０」に変わる。

また、ナンドゲート６０１の出力側が「１」か
ら「０」に変わり、ナンドゲート６０３の出力側
は「０」から「１」にそれぞれ変わる。

したがつて、アドレスカウンタ３は「プラス
１」され、メモリ２に１番地が指定されるように
なる。

このように、設定時にはモードスイツチ４のロ
ータリスイツチの可動端子４０１を固定端子ａ側
に切り換えておき、デイジタルスイツチ群１で希
望の制御時刻などをセツトして、書込読出スイツ
チ５のモーメンタリスイツチ５０１をオン、オフ
させることにより、時刻表示装置１４で確認しつ
つ自動的にアドレスを変えつつメモリ２に書き込
むことができる。

次に、モードスイツチ４におけるロータリスイ
ツチ４０１の可動端子を固定端子ｂ側に切り換え
ると、確認モードとなる。

すなわち、オアゲート４０２の第１の入力側イ
は「１」から「０」になり、第２の入力側ロは
「０」から「１」となるが、オアゲート４０２の
出力側は「１」であり、アドレスカウンタ３への
入力は設定時と同一である。

また、セレクタ７の制御信号も設定時と同一で
ある。

一方、アンドゲート１５の第２の入力側ロはは
「１」から「０」となるので、このアンドゲート
１５の出力側は「０」となり、もはや書込読出ス
イツチ５の操作と無関係にメモリ２への書込みは
不能となり、書込読出スイツチ５のオン、オフ操
作で設定した順にメモリ２の内容が順次表示装置
１４で表示され、目視で確認できる。

次に、通常のタイマとしての動作をさせるに
は、モードスイツチ４のロータリスイツチ４０１
の可動端子を固定子ｃ側に倒すと、オアゲート４
０２の第１の入力側イおよび第２の入力側ロはと
もに「０」となり、ナンドゲート６０１の第１の
入力側イは「０」となるとともに、ナンドゲート
６０２の第１の入力側イは「１」となり、ナンド
ゲート６０１の第２の入力側ロの入力が無効とな
り、ナンドゲート６０２の第２の入力側ロが有効
となる。

すなわち、ナンドゲート６０３の第２の入力側
ロはスキヤンオシレータ８の出力が反転されたも
のとなり、さらに、ナンドゲート６０３の出力は
ナンドゲート６０３の第２の入力側ロの信号が反
転されたものとなる。

したがつて、アドレスカウンタ３はスキヤンオ
シレータ８による高速パルスが自動的に入力さ
れ、カウントする。

一方、セレクタ７の制御信号も「１」から
「０」となり、時計部１０の出力が時刻表示装置
１４に入力され、時計の時刻を時刻表示装置１４
で表示するようになり、通常のタイマとしての運
転モードとなる。

なお、上記の構成および動作の説明では、時刻
表示について述べたが、制御機器群の運転パター
ンの表示に関しても同様である。

以上詳述したように、この考案によれば、記憶
手段で制御時刻や制御機器群の運転パターンなど
を記憶するとともに基準クロツクパルスを時計部
で計数し、この時計部の計数内容と記憶装置の記
憶内容のいずれか一方のセレクタで選択して、選
択した内容を時刻表示装置で表示するようにした
ので、プログラムの設定、確認に当つては目視で
確認しつつ自動的にアドレスを変えつつ設定、確
認ができ、したがつて、従来の電子式タイマの欠
点である設定が難しいという点を解消できるとと
もに、その確認のための表示装置は時計としての
時刻表示装置を兼ねているので、全体を大型化あ
るいは高価格となることもないなどの効果を有す
る。

【図面の簡単な説明】

第１図はこの考案の電子式タイマの一実施例を
示すブロツク図、第２図はこの考案の電子式タイ
マにおけるプログラムの設定および確認に関連す
る部分の回路を詳細に示した具体的実施例を示す
回路図である。 １……デイジタルスイツチ群、２……メモリ、
３……アドレスカウンタ、４……モードスイツ
チ、５……書込読出スイツチ、６，７……セレク
タ、８……スキヤンオシレータ、９……クロツク
パルス発生器、１０……時計部、１１……一致回
路、１２……記憶回路、１３……バツフア回路、
１４……時刻表示装置。なお、図中同一符号は同
一部分または相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 制御時刻を設定するデイジタルスイツチ群と制
   御機器群の運転パターンを設定するデイジタルス
   イツチ群とからなり２進化10進コード出力を発生
   するデイジタルスイツチ群と、このデイジタルス
   イツチ群の設定内容をアドレスカウンタの内容に
   より指定されたアドレスにタイマの運転モードを
   決定する設定、確認動作のポジシヨンを有するモ
   ードスイツチおよび書込み読出しスイツチのポジ
   シヨンにより指定されたタイミングで記憶する第
   １の記憶装置と、基準クロツクパルスを計数して
   時刻を得る時計部と、この時計部の内容と前記第
   １の記憶装置の内容を比較する一致回路と、この
   一致回路の出力に基いて制御され、予め制御時刻
   に対応して前記第１の記憶装置に記憶された制御
   機器群の運転パターンを記憶する第２の記憶回路
   と、前記モードスイツチのモード切替えにより前
   記第１の記憶装置に記憶された内容と前記時計部
   の計数の内容のいずれか一方を選択するセレクタ
   と、このセレクタにより選択された内容の前記第
   １の記憶装置に記憶される時刻の設定、又は前記
   時計部の時刻を表示する時刻表示装置とを備え、
   制御時刻を目視で確認しつつ設定し、その後設定
   した内容を目視で再確認し得るようにしたことを
   特徴とする電子式タイマー。