JPS6097769A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6097769A JPS6097769A JP58204757A JP20475783A JPS6097769A JP S6097769 A JPS6097769 A JP S6097769A JP 58204757 A JP58204757 A JP 58204757A JP 20475783 A JP20475783 A JP 20475783A JP S6097769 A JPS6097769 A JP S6097769A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- unit
- picture
- memory
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野〕
本発明は、画像メモリを用いて画像の記憶/再生を行う
画像処理装置に関する。
画像処理装置に関する。
[従来技術]
従来、原稿読取装置等の画像データ人カニニットから供
給された画像データを画像メモリに格納し、そのデータ
を画像メモリからII■生することによって、同一原稿
に対する複数枚の複写をプリンタ等の画像データ出カニ
ニットに行わせる画体処理装置かある。この種装置にお
いては、かかる複数枚の複写を行うに際して、原稿の1
:)L取処理および画像メモリに対する画像データの格
納処理が1回ですむので、原稿セ・ント時間等が短縮さ
れ、複写作業効率が向上するという長所がある。また、
静止原1f、6を複数回読み取る場合シこは光学系の往
復時間を無視することができるので、さしに重速の複写
が可能になるという長所かある。
給された画像データを画像メモリに格納し、そのデータ
を画像メモリからII■生することによって、同一原稿
に対する複数枚の複写をプリンタ等の画像データ出カニ
ニットに行わせる画体処理装置かある。この種装置にお
いては、かかる複数枚の複写を行うに際して、原稿の1
:)L取処理および画像メモリに対する画像データの格
納処理が1回ですむので、原稿セ・ント時間等が短縮さ
れ、複写作業効率が向上するという長所がある。また、
静止原1f、6を複数回読み取る場合シこは光学系の往
復時間を無視することができるので、さしに重速の複写
が可能になるという長所かある。
しかしながら、かかる従来の画像処理装置においては、
取り扱う画像データの、′i1が多い場合には、人台M
4の画像メモリか必要となるので、画像処理装置を廉価
に構成できなくなる問題点があった。
取り扱う画像データの、′i1が多い場合には、人台M
4の画像メモリか必要となるので、画像処理装置を廉価
に構成できなくなる問題点があった。
「1」 的]
本発明は、かかる従来の問題点を除去し、画像データを
ハミ縮して画像メモリに格納し、格納された画像データ
を画像メモリから読出して用いる場合には、その画像デ
ータを伸長して再生することによって1画像メモリの容
重の減少を図り、以て廉価な画像処理装置を提供するこ
とを目的とする。
ハミ縮して画像メモリに格納し、格納された画像データ
を画像メモリから読出して用いる場合には、その画像デ
ータを伸長して再生することによって1画像メモリの容
重の減少を図り、以て廉価な画像処理装置を提供するこ
とを目的とする。
[実 施 例]
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明画像処理装置の構成の一例を示す。ここ
で、10はデジタル化されたデジタル画像データを供給
する画像デニタ人カニニットであり、例えは、原稿を読
み取り、その読取情報をデジタル画像データに変換して
出力する原稿読取装置、あるいは、キャラクタ・ジェネ
レータな有し、複写すべき文書をデジタル画像データの
形態に変換して出力する装置、いわゆるワードプロセッ
サ(文書作成装侃)などを用いることができる。
で、10はデジタル化されたデジタル画像データを供給
する画像デニタ人カニニットであり、例えは、原稿を読
み取り、その読取情報をデジタル画像データに変換して
出力する原稿読取装置、あるいは、キャラクタ・ジェネ
レータな有し、複写すべき文書をデジタル画像データの
形態に変換して出力する装置、いわゆるワードプロセッ
サ(文書作成装侃)などを用いることができる。
11は画像データ入カニニット10から供給されたデジ
タル画像を記憶/再生する画像メモリを有する画像メモ
リユニットである。
タル画像を記憶/再生する画像メモリを有する画像メモ
リユニットである。
/
12は画像メモリユニット11から供給されたデシクル
画像データに基づき、記録紙等の記録媒体に画像を形成
する画像データ出力ユニットであり、例えば、レーザー
ビームプリンタ(LBP) 、インクジエ・ントプリン
タ)・のプリンタ、あるいは、遠隔地とデジタル画像を
送受信するファクシミリ装置などを用いることができる
。
画像データに基づき、記録紙等の記録媒体に画像を形成
する画像データ出力ユニットであり、例えば、レーザー
ビームプリンタ(LBP) 、インクジエ・ントプリン
タ)・のプリンタ、あるいは、遠隔地とデジタル画像を
送受信するファクシミリ装置などを用いることができる
。
13は制御ユニット(マスクCPU)であり、操作ユニ
ット14から供給された指令信号にノ、(つき、各ユニ
ット10〜12間の画像データの伝送制御を行う。
ット14から供給された指令信号にノ、(つき、各ユニ
ット10〜12間の画像データの伝送制御を行う。
操作ユニフト14は、例えば、キーボード型のIN・作
卓をイーする。15はディスプレイやランプ等の表示器
を有する表示ユニットであり、制御ユニ’y 1−13
か供給する制御に関する情報、例えば、画像データ出力
ユニッI・12か同一原稿について複数枚数の複写を行
うに際して、現在何枚目を行っているかを示す複11.
:枚数の情報、各ユニー/ トか動作中か否かの情報、
動作不能状態か否かの情報、エラー発生等の各ユニット
の動作に関する情報などの表示を行い、操作者による状
態把握に供する。
卓をイーする。15はディスプレイやランプ等の表示器
を有する表示ユニットであり、制御ユニ’y 1−13
か供給する制御に関する情報、例えば、画像データ出力
ユニッI・12か同一原稿について複数枚数の複写を行
うに際して、現在何枚目を行っているかを示す複11.
:枚数の情報、各ユニー/ トか動作中か否かの情報、
動作不能状態か否かの情報、エラー発生等の各ユニット
の動作に関する情報などの表示を行い、操作者による状
態把握に供する。
画像メモリュニッ)IIは、第21Aにつき後述するよ
うに、画像メモリを迂回するバイパス経路およびバイパ
ス経路への選択すJ換を行う切換スイッチ等を有し、制
御ユニー、113の指令に基づいて主経路とバイパス経
路との切換を行うことができる。なお、本実施例はユニ
ット構成であるため、システムの拡張が容易となり、低
価格低機能のものから高価格高機能のものまで!’!+
j g Iの要求に合せて提供でき、かつ保守管理も容
易となる特徴をイイする。
うに、画像メモリを迂回するバイパス経路およびバイパ
ス経路への選択すJ換を行う切換スイッチ等を有し、制
御ユニー、113の指令に基づいて主経路とバイパス経
路との切換を行うことができる。なお、本実施例はユニ
ット構成であるため、システムの拡張が容易となり、低
価格低機能のものから高価格高機能のものまで!’!+
j g Iの要求に合せて提供でき、かつ保守管理も容
易となる特徴をイイする。
第2図は第1図示の画像メモリユニット11の構成の一
例を示す。ここで、20は画像データ人カニニット10
から供給されたデジタル画像データが入力される画像デ
ータ入力端子であり、デジタル画像データを伝送する第
1経路Aを選択するスイッチSWIおよび第2経路Bを
選択するスイッチSW2と接続する。21はデジタル画
像データを画像データ出カニニット12に出力する画像
データ出力端子であり、デジタル画像データの経路(伝
送路)変更を行う切換スイッチSW3の接点aおよび接
点すを介して、それぞれ、伸長回路34およびスイッチ
SWI と接続する。
例を示す。ここで、20は画像データ人カニニット10
から供給されたデジタル画像データが入力される画像デ
ータ入力端子であり、デジタル画像データを伝送する第
1経路Aを選択するスイッチSWIおよび第2経路Bを
選択するスイッチSW2と接続する。21はデジタル画
像データを画像データ出カニニット12に出力する画像
データ出力端子であり、デジタル画像データの経路(伝
送路)変更を行う切換スイッチSW3の接点aおよび接
点すを介して、それぞれ、伸長回路34およびスイッチ
SWI と接続する。
24はスイッチSW2 と圧縮回路33との間に配設し
たパックァ回路であり、スイ・ソチSW2により第2経
路Bが選択されたときに、供給されるデジタル画像デー
タと後述する画像メモリ本体との同期をとる。
たパックァ回路であり、スイ・ソチSW2により第2経
路Bが選択されたときに、供給されるデジタル画像デー
タと後述する画像メモリ本体との同期をとる。
25はインターフェース回路(1/F)であり、CPt
126か発生する各スイッチ5WI−51113の切り
換え制御信号1画像メモリ本体に関連する制御信吟等の
入出力を行う6CPU2[1はROに27に格納された
制御プログラムに従って画像メモリユニットll全体を
制御する。28はRAMであり、CPU2Bの作業川メ
モリとして制御情報の記憶を行う。23はインターフェ
ース回路(1/F)であり、第1図示の制御ユニット1
3を介して供給される操作ユニシト14の指令をCPO
26に伝送して、その指令に対応した制御をCP02B
に実行させる。
126か発生する各スイッチ5WI−51113の切り
換え制御信号1画像メモリ本体に関連する制御信吟等の
入出力を行う6CPU2[1はROに27に格納された
制御プログラムに従って画像メモリユニットll全体を
制御する。28はRAMであり、CPU2Bの作業川メ
モリとして制御情報の記憶を行う。23はインターフェ
ース回路(1/F)であり、第1図示の制御ユニット1
3を介して供給される操作ユニシト14の指令をCPO
26に伝送して、その指令に対応した制御をCP02B
に実行させる。
圧縮回路33はパンファ回路24から送られてくるデジ
タル画像データの圧縮処理を行う回路である。その圧縮
方式として、例えば、ファクシミリ装置で採用されるモ
ディファイドハフマン符号化方式を用いれば、画像デー
タを高速にリアルタイムで処理することかできる。
タル画像データの圧縮処理を行う回路である。その圧縮
方式として、例えば、ファクシミリ装置で採用されるモ
ディファイドハフマン符号化方式を用いれば、画像デー
タを高速にリアルタイムで処理することかできる。
圧縮回路33が出力する圧縮されたデジタル画像データ
を、制御回路30および検知回路35に導く。
を、制御回路30および検知回路35に導く。
31は画像メモリ本体としてのダイナミックFiAMで
あり、制御回路30はT/F25から送信されてくる指
令イ、1号に基づいてRAM31に対するデジタル画像
データの記憶/再生の制御を行う。
あり、制御回路30はT/F25から送信されてくる指
令イ、1号に基づいてRAM31に対するデジタル画像
データの記憶/再生の制御を行う。
34は伸長回路であり、圧縮回路33によって圧縮処理
されたデジタル画像データに伸長処理を施し、元のデジ
タル画像データを復元する。
されたデジタル画像データに伸長処理を施し、元のデジ
タル画像データを復元する。
検知回路35は、圧縮回路33によって圧縮されたデジ
タル画像データの情報か、を、例えは、カウンタを用い
て計数し、所定の情報量を越えたか否かを検知する回路
である。また、1iEl?i回路33によって圧縮され
る以前のデジタル画像データのランレングスにより画像
データの内容を検知し、これにより圧縮後のデータ量を
判断してもよい。デジタル画像データを圧縮して画像メ
モリ本体に格納する際には、CPU28は検知回路35
が発生する検知43号を参l((シて、正常に格納され
たか否かを判定111 する。
タル画像データの情報か、を、例えは、カウンタを用い
て計数し、所定の情報量を越えたか否かを検知する回路
である。また、1iEl?i回路33によって圧縮され
る以前のデジタル画像データのランレングスにより画像
データの内容を検知し、これにより圧縮後のデータ量を
判断してもよい。デジタル画像データを圧縮して画像メ
モリ本体に格納する際には、CPU28は検知回路35
が発生する検知43号を参l((シて、正常に格納され
たか否かを判定111 する。
A1はバイパス経路であり、スイッチSWIおよびSW
3に接続して、RAM31を迂回する第1経路Aな形成
する。すなわち、第1経路Aは画像データ入力端子20
→スイツチSWI→バイパス経路32→スイツチSW3
→画像データ出力端子21からなる。
3に接続して、RAM31を迂回する第1経路Aな形成
する。すなわち、第1経路Aは画像データ入力端子20
→スイツチSWI→バイパス経路32→スイツチSW3
→画像データ出力端子21からなる。
また、第2経路Bは画像データ入力端子20→スイツチ
SW2→八ツフア24→圧縮回路33→制御回路30→
RAM31からなるデジタル画像記ta経路Blと、R
AM31→制御回路30峠伸長回路34→スイッチSν
)3→画像データ出力端子21から成るデジタル画像再
生経路B2とからなる。
SW2→八ツフア24→圧縮回路33→制御回路30→
RAM31からなるデジタル画像記ta経路Blと、R
AM31→制御回路30峠伸長回路34→スイッチSν
)3→画像データ出力端子21から成るデジタル画像再
生経路B2とからなる。
本実施例においては、第1図における画像データ入カニ
ニット10、画像メモリユニットllおよび画像データ
出カニニット12間のデジタル画像データの信号規格を
統一して画像データ人カニニットlOと画像データ出カ
ニニット12とを直接接続しても動作できるようにする
。
ニット10、画像メモリユニットllおよび画像データ
出カニニット12間のデジタル画像データの信号規格を
統一して画像データ人カニニットlOと画像データ出カ
ニニット12とを直接接続しても動作できるようにする
。
従って、第2図示の画像メモリユニット11を第1図示
のように、画像データ人カユニツ)10と画像データ出
力ユニ、ン)12との間に配設した場合には1両像デー
ク入カユニッ)10から送られてきたデジタル画像デー
タを経路Blを経て画像メモリュニッ)11で記憶して
いる間に、画像データ出カニニット12に対しても第1
経路Aを経てデジタルデータを送出して画像データ出カ
ニニット12を作動させることかできる。すなわち、同
一の画像データを、複数頁分、画像データ出力ユニッ1
−12に出力する際の効率を向上することができる。ま
た 「由! Fb メ−f−II コ、−,−、k l
l L” +M ’PL、’ J=(xxjト1 +
−4u合、例えば、RAM31が故障した場合、あるい
は圧縮すべきデータが例えばディザ処理後の2 ((t
j倍信号あって圧縮後の画像データの場が多すきてRA
M31に格納しきれない場合等においても、第1経路A
を選択してデジタル画像データを画像データ出カニニア
1・12に供給できるので、画像処理装置としての動作
を1!続することができる。
のように、画像データ人カユニツ)10と画像データ出
力ユニ、ン)12との間に配設した場合には1両像デー
ク入カユニッ)10から送られてきたデジタル画像デー
タを経路Blを経て画像メモリュニッ)11で記憶して
いる間に、画像データ出カニニット12に対しても第1
経路Aを経てデジタルデータを送出して画像データ出カ
ニニット12を作動させることかできる。すなわち、同
一の画像データを、複数頁分、画像データ出力ユニッ1
−12に出力する際の効率を向上することができる。ま
た 「由! Fb メ−f−II コ、−,−、k l
l L” +M ’PL、’ J=(xxjト1 +
−4u合、例えば、RAM31が故障した場合、あるい
は圧縮すべきデータが例えばディザ処理後の2 ((t
j倍信号あって圧縮後の画像データの場が多すきてRA
M31に格納しきれない場合等においても、第1経路A
を選択してデジタル画像データを画像データ出カニニア
1・12に供給できるので、画像処理装置としての動作
を1!続することができる。
画像メモリユニット11は、南限の素子を実装して構成
できる。七の具体的な回路実現例について述べると、C
P02Eiにはインテル社の8ビットブイクロプロセッ
サ8085A 、 ROM27およびインタフ1工−ス
回路25にはROMとI10ボートとを内ハした同じく
インテル社の8355、およびRAM28およびインタ
フェース回路29にはRAM とI/1〕ボー)・とタ
イマカウンタ回路とを内蔵した同しくインテル社の81
55などを利用することかできる。また、パンファ回路
24には、高速のスタティックメモリ、例えばインテル
社の2148や2149等を利用でき、RAM31 と
してはEi4にビットのダイナミックRAM、例えばイ
ンテル社の2184を利用できる。まj−1制御回路3
0としては、インテル社の8202に等のダイナミンク
RAMコントローラを利用できる。スイッチSW+およ
びSW2 と、切り換えスイッチSν13 とには、標
準のショットキーTTLのICを利用することかできる
。以」二のような素子を利用した場合には、画像メモリ
ユニット11を少ないチップ数で比較的廉価に構成する
ことができる。
できる。七の具体的な回路実現例について述べると、C
P02Eiにはインテル社の8ビットブイクロプロセッ
サ8085A 、 ROM27およびインタフ1工−ス
回路25にはROMとI10ボートとを内ハした同じく
インテル社の8355、およびRAM28およびインタ
フェース回路29にはRAM とI/1〕ボー)・とタ
イマカウンタ回路とを内蔵した同しくインテル社の81
55などを利用することかできる。また、パンファ回路
24には、高速のスタティックメモリ、例えばインテル
社の2148や2149等を利用でき、RAM31 と
してはEi4にビットのダイナミックRAM、例えばイ
ンテル社の2184を利用できる。まj−1制御回路3
0としては、インテル社の8202に等のダイナミンク
RAMコントローラを利用できる。スイッチSW+およ
びSW2 と、切り換えスイッチSν13 とには、標
準のショットキーTTLのICを利用することかできる
。以」二のような素子を利用した場合には、画像メモリ
ユニット11を少ないチップ数で比較的廉価に構成する
ことができる。
第3図(A)〜(D)は、それぞれ画像メモリュニッ1
−11に配設した各スイッチSWI〜SW3のスイッチ
状態を示し、ここで40はRAM31 、制御回路30
、バッファ回路24、圧縮回路33および伸長回路34
を包括的に示す画像メモリ系(以下、単に画像メモリと
略称する。)である。なお、本図では理解し易くするた
めに、第1図および第2図に示した制御ユニット+3.
I/F25等の各部の図示を省略した。
−11に配設した各スイッチSWI〜SW3のスイッチ
状態を示し、ここで40はRAM31 、制御回路30
、バッファ回路24、圧縮回路33および伸長回路34
を包括的に示す画像メモリ系(以下、単に画像メモリと
略称する。)である。なお、本図では理解し易くするた
めに、第1図および第2図に示した制御ユニット+3.
I/F25等の各部の図示を省略した。
第3図(A)は電源投入時または複写開始待機時のよう
な初期状態を示す。すなわち、I/F25を介して送ら
れてきたCPIJ26の指令信号に応じて、スイッチS
WIおよびSW2が開となり、スイッチSW3かバイパ
ス経路Al側の接点aに接続した状態である。
な初期状態を示す。すなわち、I/F25を介して送ら
れてきたCPIJ26の指令信号に応じて、スイッチS
WIおよびSW2が開となり、スイッチSW3かバイパ
ス経路Al側の接点aに接続した状態である。
第3図(B)は同一画像に対して複数枚の複写を行うに
際して、その第1枚目を複写する詩の状態を示す。すな
わち、I/F25を介して這られてきたGPLI26の
指令信号に応じて、スイッチSWIおよUSW2が閉し
、スイッチSW3がバイパス経路Al側の接点aに接続
した状態である。従って、この状態では、画像データ人
カユニッ110から供M1されたデジタル画像データは
、第1経路Aを経て画像データ出カニニット12で画像
記録処理されるとともに、経路81を経て画像メモリ4
0に供給され、圧后す回路33により圧縮処理された後
にRAM31内に格納される。このとき、検知回路35
が動作して、メモリ・オーバー・フローの検知を行う。
際して、その第1枚目を複写する詩の状態を示す。すな
わち、I/F25を介して這られてきたGPLI26の
指令信号に応じて、スイッチSWIおよUSW2が閉し
、スイッチSW3がバイパス経路Al側の接点aに接続
した状態である。従って、この状態では、画像データ人
カユニッ110から供M1されたデジタル画像データは
、第1経路Aを経て画像データ出カニニット12で画像
記録処理されるとともに、経路81を経て画像メモリ4
0に供給され、圧后す回路33により圧縮処理された後
にRAM31内に格納される。このとき、検知回路35
が動作して、メモリ・オーバー・フローの検知を行う。
なお、第3図(^)のスイッチ9ノ換制御は、電源投入
に応じて行われ、第3図(A)および(B)のスイッチ
切換制御は、操作ユニット14で指示した71写枚数に
応じて行われる。
に応じて行われ、第3図(A)および(B)のスイッチ
切換制御は、操作ユニット14で指示した71写枚数に
応じて行われる。
第3図(C)は、検知回路35によってメモリ・オーバ
ー・フローが検知されず、正常に1ペ一ジ分のデジタル
画像データが画像メモリ40に格納された場合において
、同一画像に対し第2枚目具間の複写を行うときの状態
を示す。すなわち、1/F25を介して送られてくるC
、PU2Gの指令に応じて、スイッチSW1およびSW
2か開になるとともに、スイッチSW3 を経路B2側
の接点すに接続した状態である。従って、この場合は再
生されたデジタル画像データが所墾複写枚数に対応した
回数だけ画像メモリ40から画像データ出カニニット1
2に供給され、画像記録処理される。
ー・フローが検知されず、正常に1ペ一ジ分のデジタル
画像データが画像メモリ40に格納された場合において
、同一画像に対し第2枚目具間の複写を行うときの状態
を示す。すなわち、1/F25を介して送られてくるC
、PU2Gの指令に応じて、スイッチSW1およびSW
2か開になるとともに、スイッチSW3 を経路B2側
の接点すに接続した状態である。従って、この場合は再
生されたデジタル画像データが所墾複写枚数に対応した
回数だけ画像メモリ40から画像データ出カニニット1
2に供給され、画像記録処理される。
第3図(D)は、複写に際して、検知回路35がメモリ
・オーバー・フローを検知し、1ペ一ジ分のデジタル画
像データを画像メモリ40に格納できない場合の状態を
示す。すなわち、I/F25を介して送られてくるCP
IJ2Bの指令に応じて、スイッチSWI を閉、スイ
ッチSW2を開とし、スイッチSW3を経路Al側の接
点aに接続した状u:;である。従って、この場合は、
画像データ人カニニット10と画(’!’ −; −/
i出#1ユ= 2. l−12) l±X l &”6
W名Aubしτのみ接続され、デジタル画像データは
画像メモリ40を迂回して直接画像データ出力ユニ、1
12に供給され、所望の複写が行われる。また、この状
y、I!″はメモリφオーバーーフローになった場合の
みならす、例えは、RAM31 、制御回路30等に異
常が発生し、デジタル画像データの格納か不Ij丁能に
なった場合等にも適用することかできる。従って、かか
る異常時においても複写動作の中断を防1卜することが
できる。
・オーバー・フローを検知し、1ペ一ジ分のデジタル画
像データを画像メモリ40に格納できない場合の状態を
示す。すなわち、I/F25を介して送られてくるCP
IJ2Bの指令に応じて、スイッチSWI を閉、スイ
ッチSW2を開とし、スイッチSW3を経路Al側の接
点aに接続した状u:;である。従って、この場合は、
画像データ人カニニット10と画(’!’ −; −/
i出#1ユ= 2. l−12) l±X l &”6
W名Aubしτのみ接続され、デジタル画像データは
画像メモリ40を迂回して直接画像データ出力ユニ、1
12に供給され、所望の複写が行われる。また、この状
y、I!″はメモリφオーバーーフローになった場合の
みならす、例えは、RAM31 、制御回路30等に異
常が発生し、デジタル画像データの格納か不Ij丁能に
なった場合等にも適用することかできる。従って、かか
る異常時においても複写動作の中断を防1卜することが
できる。
第4図は第1図および第2図に示した本発明デジタル画
像処理装置において、制御ユニット13による制御手順
の一例を示し、特に本発明に)鷲1連した手順を示すも
のである。以下、第3図(A)〜(D)を参照しつつ第
4図の制御子111ftを説明する。
像処理装置において、制御ユニット13による制御手順
の一例を示し、特に本発明に)鷲1連した手順を示すも
のである。以下、第3図(A)〜(D)を参照しつつ第
4図の制御子111ftを説明する。
ます、第1図示の装置に電源が投入された時には、ステ
ップSPIにて、例えば表示二ニア115、I10ポー
ト等の初期化処理を行い、さらにスイッチ5WI−SW
3を第3図(A)に示す状態に初期化する。従って、画
像データ入カニこント10から画像メモリユニ、III
に供給される信号路が遮断され、画像データ出力ユニッ
ト12へのイ1)号の供給はなくなるので、たとえ画像
データ入カニニットl。
ップSPIにて、例えば表示二ニア115、I10ポー
ト等の初期化処理を行い、さらにスイッチ5WI−SW
3を第3図(A)に示す状態に初期化する。従って、画
像データ入カニこント10から画像メモリユニ、III
に供給される信号路が遮断され、画像データ出力ユニッ
ト12へのイ1)号の供給はなくなるので、たとえ画像
データ入カニニットl。
や画像データ出カニニット12が誤動作しても、デジタ
ル画像データの入出力動作は行われない。
ル画像データの入出力動作は行われない。
次に、ステップSP2においては、第1図示の操作ユニ
yl14からコピー開始の指令があるが否か、例えばコ
ピー開始キーの操作入力があるか否かを判定し、 i′
r定判定であればステップSP3に進み、否定判定の場
合には待機する。
yl14からコピー開始の指令があるが否か、例えばコ
ピー開始キーの操作入力があるか否かを判定し、 i′
r定判定であればステップSP3に進み、否定判定の場
合には待機する。
ステップSP3においては、コピー動作に先立ち、検知
回路35、制御回路30等の初期化を行う。
回路35、制御回路30等の初期化を行う。
ステップSP4においては、第3図(B)に示すよつi
、:SWI〜SW3を9ノ換え、画像データ入力ユニ・
ント10からのデジタル画像データが経路Aを介してl
l′l接画像データ出力ユニット12に供給されるよう
にすると同時に、経路Blを介して画像メモリ4oにも
記憶されるようにする。
、:SWI〜SW3を9ノ換え、画像データ入力ユニ・
ント10からのデジタル画像データが経路Aを介してl
l′l接画像データ出力ユニット12に供給されるよう
にすると同時に、経路Blを介して画像メモリ4oにも
記憶されるようにする。
次のステップSP5においては1画像データ入カニニッ
ト10および画像データ出力ユニy)+2に1υノ作を
開始させ、画像データ出カニニット12は画像データ人
カニニット10から経路Aを介して供給されるデジタル
画像データを直接取込んで、画像記録を行う。
ト10および画像データ出力ユニy)+2に1υノ作を
開始させ、画像データ出カニニット12は画像データ人
カニニット10から経路Aを介して供給されるデジタル
画像データを直接取込んで、画像記録を行う。
ステップSP6においては、画像メモリ4oがデジタル
画像データを記憶できるようにスイッチSW2を閉成し
て、画像記憶処理を開始し、画像データ人力ユニ”ント
loから供給される1頁分のデジタル画像データを画像
メモリ40に格納する。
画像データを記憶できるようにスイッチSW2を閉成し
て、画像記憶処理を開始し、画像データ人力ユニ”ント
loから供給される1頁分のデジタル画像データを画像
メモリ40に格納する。
ステップSP?においては、画像データ入力ユニットl
Oから1頁分のデジタル画像データが供給されたか否か
を判定し、n定判定であればステップSP8に進み、一
方否定判定であれば終了するまで待機する。なお、例え
ば、画像データ出カニニット12としてLBPを用いる
場合、ステップsp7ステツプSP8においては、検知
回路35の検知内容を参照して1ペ一ジ分のデジタル画
像データの全てが圧縮処理されて正常にRAM31に格
納されたかイ11か、すなわち、メモリeオーバーφフ
ローが生しブこか否かを判定する。ここで、メモリ・オ
ーバー・フローか生した場合には、ステップ5P20に
li(み、生じていない場合には正常な格納処理が行わ
れたものとしてステップSP9に進む。
Oから1頁分のデジタル画像データが供給されたか否か
を判定し、n定判定であればステップSP8に進み、一
方否定判定であれば終了するまで待機する。なお、例え
ば、画像データ出カニニット12としてLBPを用いる
場合、ステップsp7ステツプSP8においては、検知
回路35の検知内容を参照して1ペ一ジ分のデジタル画
像データの全てが圧縮処理されて正常にRAM31に格
納されたかイ11か、すなわち、メモリeオーバーφフ
ローが生しブこか否かを判定する。ここで、メモリ・オ
ーバー・フローか生した場合には、ステップ5P20に
li(み、生じていない場合には正常な格納処理が行わ
れたものとしてステップSP9に進む。
ステップSP9からステップ5P12までは同一原稿に
ついて複数枚の複写を行う場合の制御手順である。
ついて複数枚の複写を行う場合の制御手順である。
ステップSP9では1画像データ入カニニット10の動
作を停止させる。ここで、画像データ入カニニット10
が1例えば原稿読み取り装置である場合には、次の原稿
のセットが可能である旨の表示を表示ユニット15に行
わせてもよい。
作を停止させる。ここで、画像データ入カニニット10
が1例えば原稿読み取り装置である場合には、次の原稿
のセットが可能である旨の表示を表示ユニット15に行
わせてもよい。
次のステップ5PIOにおいては、第3図(C)に示す
ようにスイッチSWI〜SW3を切り換えて、画像メモ
リ40に記憶された1頁分のデジタル画像データを再生
して、画像データ出力ユニッI・12に供給できるよう
に準備する。
ようにスイッチSWI〜SW3を切り換えて、画像メモ
リ40に記憶された1頁分のデジタル画像データを再生
して、画像データ出力ユニッI・12に供給できるよう
に準備する。
続くステップ5PIIにおいては、 RAM31に格納
さを経て画像データ出カニニット12に供給して、第2
枚目以降の複写動作を開始させ、ステップ5P12に進
む。
さを経て画像データ出カニニット12に供給して、第2
枚目以降の複写動作を開始させ、ステップ5P12に進
む。
ステップ5P12においては、所9ノ枚数の複写が完了
したか否かを判定し、複写完了の場合には、ステップ5
P13に進み、否定判定の場合は複′jjか完rするま
で待機する。従って、ステップ5P12において、複互
完了待ちと判定される間は、画像メモリ40から画像デ
ータ出カニニット12に対し、1枚以」二のデジタル画
像データが再生され供給されている。
したか否かを判定し、複写完了の場合には、ステップ5
P13に進み、否定判定の場合は複′jjか完rするま
で待機する。従って、ステップ5P12において、複互
完了待ちと判定される間は、画像メモリ40から画像デ
ータ出カニニット12に対し、1枚以」二のデジタル画
像データが再生され供給されている。
ステ、プ5PI3においては、画像データ人カニニット
lOおよび画像データ出カニニット+2の動作を停止し
、次いでステップ5P14にてa< 3 H7J(A)
に示すようにスイ・ンナ5WI−5W3を切り4シ!え
て、一連の複写作業を終了した後、待機のステップSP
2に復帰し、次の複写開始指示かあるまで待機する。
lOおよび画像データ出カニニット+2の動作を停止し
、次いでステップ5P14にてa< 3 H7J(A)
に示すようにスイ・ンナ5WI−5W3を切り4シ!え
て、一連の複写作業を終了した後、待機のステップSP
2に復帰し、次の複写開始指示かあるまで待機する。
次に、ステップSP8におし)てメモ1ノーオーバー争
フローが生したと判定され1こ場合のダljJ里ステッ
7’ 5P20〜5P22について説明スル。
フローが生したと判定され1こ場合のダljJ里ステッ
7’ 5P20〜5P22について説明スル。
ステップ5P20においては、第3図([+) 4こ;
Rすようにスイッチ8911〜SW3を切り換え、これ
により画像メモリ40を切り離して複写動f〔と1±無
讃1係にする。
Rすようにスイッチ8911〜SW3を切り換え、これ
により画像メモリ40を切り離して複写動f〔と1±無
讃1係にする。
欧のステップ5P21におl、Nて(±、lll11(
家データ入ブJユニット10および画(tデータ出力ユ
ニ・、)12の動作を開始させ、画像データ人カユニ、
110力)らのデジタル画像データを、経路Aを介して
Imi @データ出力ユニフ日2に供給し、ステ1.プ
5P22iこて所望枚数の複写か完了したと判定される
まで、1枚または複数枚の複写を行う。
家データ入ブJユニット10および画(tデータ出力ユ
ニ・、)12の動作を開始させ、画像データ人カユニ、
110力)らのデジタル画像データを、経路Aを介して
Imi @データ出力ユニフ日2に供給し、ステ1.プ
5P22iこて所望枚数の複写か完了したと判定される
まで、1枚または複数枚の複写を行う。
ステップ5P22にて複写が完了したと判定された場合
には、ステ・ンプSPI旧こ進み複ηf[業を終了する
。
には、ステ・ンプSPI旧こ進み複ηf[業を終了する
。
なお、第4図、I\の制御子順におl/\てt±、ネリ
V枚数が1枚のときにも、ステップspe iこおI/
)で1ilji像メモリ40にデジタル画像データを格
納して(、%るか、そのような場合には、画像メモリ4
0からデジタル画像データを再生する必要がないので、
ステップSρ3とSP4との間に複写枚φ9の判断手順
を設けてステップ5P20に進ませ、デジタル画像デー
タを画像メモリ40に記憶しないようにしてもよい。ま
た、第2図のスイッチSW1.SW2 と切り換えスイ
ッチSW3 とを1つの3回路切り換えスイッチに置き
換えることもできる。
V枚数が1枚のときにも、ステップspe iこおI/
)で1ilji像メモリ40にデジタル画像データを格
納して(、%るか、そのような場合には、画像メモリ4
0からデジタル画像データを再生する必要がないので、
ステップSρ3とSP4との間に複写枚φ9の判断手順
を設けてステップ5P20に進ませ、デジタル画像デー
タを画像メモリ40に記憶しないようにしてもよい。ま
た、第2図のスイッチSW1.SW2 と切り換えスイ
ッチSW3 とを1つの3回路切り換えスイッチに置き
換えることもできる。
[効 果コ
以」二説明してきように、本発明によれば、1dii像
データを画像メモリに格納する場合には、その画像デー
タを圧縮して格納し、格納された画像データを画像メモ
リから読出す場合には、その画像データを伸長して元の
画像データを1V元するようにしたので、画像メモリの
8星を減少させることができ、Uて廉価な画像処理装置
を実現できる。
データを画像メモリに格納する場合には、その画像デー
タを圧縮して格納し、格納された画像データを画像メモ
リから読出す場合には、その画像データを伸長して元の
画像データを1V元するようにしたので、画像メモリの
8星を減少させることができ、Uて廉価な画像処理装置
を実現できる。
第1図は本発明画像処理装置の構成の一例を示すブロッ
ク図、 第2Vはそ炉1」像メモリユニ・ントの構成の一イク1
1を/I(すプロ・ンク図。 εi1,3 [A(A)〜([1)はそれぞれ第2図示
の蓼ri、@メモリュニントにおける各スイッチの状f
l、:をノ1(すブロック1:A、 第4図は本発明画像処理装置の制御子+1114の一イ
列を示すフローチャー1・である。 IO・・・画像データ人力ユニット、 11・、・画像メモリユニ1,1・、 12・・・画像データ出力ユニ・ント、13・・・制御
ユニット、 14・・・操作ユニット、 15・・・表示ユニン;・、 20・・・画像データ入力端子、 21・・・画像データ出力端子。 26・・・CPU 、 30・・・制御回路、 31・・・RAM、 33・・・圧縮回路、 34・・・伸長回路、 35・・・検知回路、 40・・・p17j像メモリ系(画像メモリ)、SWI
、SW2.SW3・・・スイッチ、^、B・・・経路。 特t1−出願人 キャノン株式会社 第1図 第21’;Sl
ク図、 第2Vはそ炉1」像メモリユニ・ントの構成の一イク1
1を/I(すプロ・ンク図。 εi1,3 [A(A)〜([1)はそれぞれ第2図示
の蓼ri、@メモリュニントにおける各スイッチの状f
l、:をノ1(すブロック1:A、 第4図は本発明画像処理装置の制御子+1114の一イ
列を示すフローチャー1・である。 IO・・・画像データ人力ユニット、 11・、・画像メモリユニ1,1・、 12・・・画像データ出力ユニ・ント、13・・・制御
ユニット、 14・・・操作ユニット、 15・・・表示ユニン;・、 20・・・画像データ入力端子、 21・・・画像データ出力端子。 26・・・CPU 、 30・・・制御回路、 31・・・RAM、 33・・・圧縮回路、 34・・・伸長回路、 35・・・検知回路、 40・・・p17j像メモリ系(画像メモリ)、SWI
、SW2.SW3・・・スイッチ、^、B・・・経路。 特t1−出願人 キャノン株式会社 第1図 第21’;Sl
Claims (1)
- 【特許請求の範囲】 画像データ入カ装に′lがら人力した画像データを圧縮
する圧114手段と、 当該圧縮された画像データを格納する格納手段と、 当該格納された画像データを伸長する伸長手段と、 当該伸長された肖像データを画像データ出力装置qに伝
送する伝送手段とを備えたことを特徴とする画像処理装
置。 (以下、余白)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58204757A JPS6097769A (ja) | 1983-11-02 | 1983-11-02 | 画像処理装置 |
US06/665,353 US4695895A (en) | 1983-11-02 | 1984-10-26 | Image processing system |
DE19843439828 DE3439828A1 (de) | 1983-11-02 | 1984-10-31 | Bildreproduktionssystem |
GB08427827A GB2151103B (en) | 1983-11-02 | 1984-11-02 | Image processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58204757A JPS6097769A (ja) | 1983-11-02 | 1983-11-02 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6097769A true JPS6097769A (ja) | 1985-05-31 |
Family
ID=16495839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58204757A Pending JPS6097769A (ja) | 1983-11-02 | 1983-11-02 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6097769A (ja) |
-
1983
- 1983-11-02 JP JP58204757A patent/JPS6097769A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04252340A (ja) | 画像処理装置の異常処理回路 | |
JPS6097769A (ja) | 画像処理装置 | |
JPS58170275A (ja) | 画像複写装置 | |
JPS6097770A (ja) | 画像処理装置 | |
JP3612165B2 (ja) | デジタル複写機 | |
JPH09294194A (ja) | ファクシミリ装置 | |
JP2753029B2 (ja) | 文書ファイル装置 | |
JPH09214746A (ja) | 画像出力システム及び画像形成装置 | |
JPH0771181B2 (ja) | 記録方法 | |
JPH10164498A (ja) | 画像記録制御装置および記録媒体 | |
JP3287641B2 (ja) | 画像形成装置 | |
JPH1169037A (ja) | 画像形成装置 | |
JPH0895427A (ja) | 画像形成装置 | |
JPH10257298A (ja) | 画像形成装置 | |
JP2703681B2 (ja) | 複写機のメンテナンス用通信システム | |
JP3184307B2 (ja) | 画像出力装置及びその制御方法 | |
JP2776773B2 (ja) | データ圧縮/復元装置及びデータ圧縮/復元方法 | |
JPH0213572A (ja) | 情報処理装置 | |
JP3429402B2 (ja) | 画像形成装置 | |
JPH0983929A (ja) | 画像処理装置 | |
JPS6292567A (ja) | 画像処理装置 | |
JPH01166365A (ja) | 情報処理装置 | |
JPH0583572A (ja) | フアクシミリ装置 | |
JPH04373081A (ja) | 画像データのメモリ方法およびメモリ装置 | |
JPH0444458B2 (ja) |