JPS6097461A - デ−タバス制御回路 - Google Patents
デ−タバス制御回路Info
- Publication number
- JPS6097461A JPS6097461A JP20482083A JP20482083A JPS6097461A JP S6097461 A JPS6097461 A JP S6097461A JP 20482083 A JP20482083 A JP 20482083A JP 20482083 A JP20482083 A JP 20482083A JP S6097461 A JPS6097461 A JP S6097461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- data bus
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、データバス制御回路、すなわち複数個からな
る機能をもった回路のデータの転送を制御する回路に関
するものである。
る機能をもった回路のデータの転送を制御する回路に関
するものである。
従来、２つまたはそれ以上の複数個からなる機能をもっ
た回路相互間のデータの転送はマイクロコンピュータを
用いたシステムの場合には、第１図の手法が良く知られ
ている。ここでは機能をもった回路は１および２で示さ
れるものとし、３はマイクロコンピュータである。通常
、機能をもった回路間のデータ転送はマイクロコンピュ
ータ３によって制御される。すなわち機能をもった回路
１から２へデータ転送を行なう場合には次の手順で行な
われる。
た回路相互間のデータの転送はマイクロコンピュータを
用いたシステムの場合には、第１図の手法が良く知られ
ている。ここでは機能をもった回路は１および２で示さ
れるものとし、３はマイクロコンピュータである。通常
、機能をもった回路間のデータ転送はマイクロコンピュ
ータ３によって制御される。すなわち機能をもった回路
１から２へデータ転送を行なう場合には次の手順で行な
われる。
（１）マイクロコンピュータ３から、機能をもった回路
１のアドレスを発行する。これによりアドレスデユーダ
４を介して機能をもった回路ｌにチップセレクト信号が
入り、また入出力の方向が定まるため、機能をもった回
路１の所定のデータがデータバスに出力され、マイクロ
コンピュータ３はこのデータを入力する。
１のアドレスを発行する。これによりアドレスデユーダ
４を介して機能をもった回路ｌにチップセレクト信号が
入り、また入出力の方向が定まるため、機能をもった回
路１の所定のデータがデータバスに出力され、マイクロ
コンピュータ３はこのデータを入力する。
（２）次にマイクロコンピュータ３は、機能金もった回
路２のアドレスを発行し、アドレスデコーダ４を介して
、機能をもった回路２にチップセレクト信号が入り、マ
イクロコンピュータ３から出力され次データバスのデー
タは機能をもった回路２に入力され、等制約に機能をも
った回路１から２へのデータ転送が完了する。
路２のアドレスを発行し、アドレスデコーダ４を介して
、機能をもった回路２にチップセレクト信号が入り、マ
イクロコンピュータ３から出力され次データバスのデー
タは機能をもった回路２に入力され、等制約に機能をも
った回路１から２へのデータ転送が完了する。
以上のようなデータ処理は、全てマイクロコン、ピユー
タの管理のもとに行なわれ、単に２つの機能をもった回
路間のデータの転送にも多くの制御回路が必要となる。
タの管理のもとに行なわれ、単に２つの機能をもった回
路間のデータの転送にも多くの制御回路が必要となる。
さらに、データが機能をもった回路から一時的にマイク
ロコンピュータに入力され、さらに機能をもった回路へ
転送されるという形のために、処理時間も長くかかる欠
点もある。
ロコンピュータに入力され、さらに機能をもった回路へ
転送されるという形のために、処理時間も長くかかる欠
点もある。
また、マイクロコンピュータが転送のタイミングを決定
することから、機能をもった回路とマイクロコンピュー
タのデータ転送のタイミングを詳細に設定しておく必要
があった。
することから、機能をもった回路とマイクロコンピュー
タのデータ転送のタイミングを詳細に設定しておく必要
があった。
また、別の手法としてＤＭＡ（１）ｉｒｅｃｔＭｅｍｏ
ｒｙ Ａｃｃｅｓｓ ）による転送方法がある。この場
合には転送の時間は高速にすることができるが、回路と
してマイクロコンピュータの他に、ＤＭＡコントローラ
が必要となり、制御回路が大きくなる欠点があった。
ｒｙ Ａｃｃｅｓｓ ）による転送方法がある。この場
合には転送の時間は高速にすることができるが、回路と
してマイクロコンピュータの他に、ＤＭＡコントローラ
が必要となり、制御回路が大きくなる欠点があった。
〔発明の目的〕
したがって本発明の目的は、マイクロコンピュータを用
いることなく、簡易に、かつ高速にデータの転送を行な
うことのできるデータバス制御回路を提供することにあ
る。
いることなく、簡易に、かつ高速にデータの転送を行な
うことのできるデータバス制御回路を提供することにあ
る。
本発明は上記目的を達成するため、データバスにデータ
を出力または入力可能なこと金示す制御出力を付加する
ことにより、これを送信要求、または受信要求としてデ
ータの転送を行なうことを特徴とするものである。
を出力または入力可能なこと金示す制御出力を付加する
ことにより、これを送信要求、または受信要求としてデ
ータの転送を行なうことを特徴とするものである。
以下、本発明の一実施例を第２図により詳細に説明する
。
。
機能をもった回路６および７は、通常のマイクロコンピ
ュータの周辺回路と同様にデータ転送のためのチツプセ
レク）（Ｃ８）端子、入出力制御（Ｒ／Ｗ）端子および
データを取り込むクロック（ＩＥ）端子を有すると同時
にデータバスにデータを出力または入力可能なことを示
す制御出力（ＲＥＱ）端子を有する構造としたことを特
徴とするものである。第２図ではこうした２つの回路６
と７のデータ転送の実施例について説明する。ここでは
制御出力はデータバスにデータを出力可能なことを示す
信号として用いるものとする。
ュータの周辺回路と同様にデータ転送のためのチツプセ
レク）（Ｃ８）端子、入出力制御（Ｒ／Ｗ）端子および
データを取り込むクロック（ＩＥ）端子を有すると同時
にデータバスにデータを出力または入力可能なことを示
す制御出力（ＲＥＱ）端子を有する構造としたことを特
徴とするものである。第２図ではこうした２つの回路６
と７のデータ転送の実施例について説明する。ここでは
制御出力はデータバスにデータを出力可能なことを示す
信号として用いるものとする。
機能をもった回路６がら７にデータを転送する場合、回
路６からＲＥ Ｑ信号を送出すると、回路６と７の両方
にＣ８信号が入力される。また、同時に回路６のＲＥＱ
信号により、回路６のデータバスは出力方向に、回路７
のデータバスは入カ方向ＫＲ／Ｗ信号を制御する。この
状態のもとで、端子５よりクロック信号をＩＥに入力す
ることにより、回路６からのデータはデータバスを介し
て回路７に入力することができる。
路６からＲＥ Ｑ信号を送出すると、回路６と７の両方
にＣ８信号が入力される。また、同時に回路６のＲＥＱ
信号により、回路６のデータバスは出力方向に、回路７
のデータバスは入カ方向ＫＲ／Ｗ信号を制御する。この
状態のもとで、端子５よりクロック信号をＩＥに入力す
ることにより、回路６からのデータはデータバスを介し
て回路７に入力することができる。
また、回路７から回路６へのデータの転送も同様に行な
うことができる。
うことができる。
さらに、几ＥＱ端子の出力はデータバスに入力可能なこ
とを示す側脚端子として用いても、回路６および７０間
のデータ転送が行なえることは明らかである。
とを示す側脚端子として用いても、回路６および７０間
のデータ転送が行なえることは明らかである。
第２図の如きデータ転送は、従来性なってきたマイクロ
プロセッサによる処理手法とまったく同一のものであり
、データバスにデータを出力または入力可能なことを示
す制御出力の追加により、非常に簡単な回路でデータを
転送することができる。
プロセッサによる処理手法とまったく同一のものであり
、データバスにデータを出力または入力可能なことを示
す制御出力の追加により、非常に簡単な回路でデータを
転送することができる。
以上のべたごとく、本発明によれば、マイクロコンピュ
ータを用いることなく、簡単な回路で、容易に機能をも
った回路相互間のデータ転送を行なうことができ、かつ
、直接にデータの転送を実行できることから高速化にも
大きな役割を果すことができるという大きな効果を有す
る。
ータを用いることなく、簡単な回路で、容易に機能をも
った回路相互間のデータ転送を行なうことができ、かつ
、直接にデータの転送を実行できることから高速化にも
大きな役割を果すことができるという大きな効果を有す
る。
第１図は従来のマイクロコンピュータを用いたデータ転
送の制御を示す構成図であり、第２図は本発明によるデ
ータ転送の制御回路の一実施例の構成図である。
送の制御を示す構成図であり、第２図は本発明によるデ
ータ転送の制御回路の一実施例の構成図である。
Claims (1)
- １．２以上の複数個からなる機能をもった回路をデータ
バスを介して接続し、データの転送を行なうデータバス
制御回路において、データバスにデータを出力または入
力可能なことを示す制御出力を付加したことを特徴とす
るデータバス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20482083A JPS6097461A (ja) | 1983-11-02 | 1983-11-02 | デ−タバス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20482083A JPS6097461A (ja) | 1983-11-02 | 1983-11-02 | デ−タバス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097461A true JPS6097461A (ja) | 1985-05-31 |
Family
ID=16496920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20482083A Pending JPS6097461A (ja) | 1983-11-02 | 1983-11-02 | デ−タバス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097461A (ja) |
-
1983
- 1983-11-02 JP JP20482083A patent/JPS6097461A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242306B2 (ja) | ||
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0113575B2 (ja) | ||
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPS61264463A (ja) | バス制御方式 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPH0455970A (ja) | 共通バス制御方式 | |
| JPS62119662A (ja) | 共有メモリ専有制御方式 | |
| JPH02219105A (ja) | プログラマブルコントローラ |