KR100253790B1 - 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 - Google Patents

중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 Download PDF

Info

Publication number
KR100253790B1
KR100253790B1 KR1019970040883A KR19970040883A KR100253790B1 KR 100253790 B1 KR100253790 B1 KR 100253790B1 KR 1019970040883 A KR1019970040883 A KR 1019970040883A KR 19970040883 A KR19970040883 A KR 19970040883A KR 100253790 B1 KR100253790 B1 KR 100253790B1
Authority
KR
South Korea
Prior art keywords
request
board
scm
iop
controller
Prior art date
Application number
KR1019970040883A
Other languages
English (en)
Other versions
KR19990017826A (ko
Inventor
문성준
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970040883A priority Critical patent/KR100253790B1/ko
Publication of KR19990017826A publication Critical patent/KR19990017826A/ko
Application granted granted Critical
Publication of KR100253790B1 publication Critical patent/KR100253790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 중대형 컴퓨터 컨트롤러의 인터페이스 방법에 관한것으로서, 중대형 컴퓨터 컨트롤러 보드에서 발생된 요구는 SCM/IOP 보드에서 처리하여 바로 상기 컨트롤러 보드에 처리 결과를 전달하고, SCM/IOP 보드의 요구에 대하여는 MPU가 처리하여 SCM/IOP 보드에 응답함과 더불어, SCM/IOP 보드의 요구 처리 과정이 끝나기 전에 컨트롤러 보드에서 새롭게 발생되는 요구는 별도의 큐메모리(Queue Memory)를 사용하여 순차적으로 처리함으로써, 컨트롤러 보드의 요구에 대한 응답 대기시간을 최소화하여 시스템 성능을 향상시키도록 한 것이다. 이와 같은 본 발명의 목적은 컨트롤러에서 발생된 요구가 SCM/IOP 보드에서 처리되어 바로 컨트롤러에 처리 결과를 전달하는 제 1단계와 SCM/IOP 보드의 요구에 대하여 MPU가 별도로 처리하여 SCM/IOP 보드에 응답하는 제 2단계를 이루어짐으로써 달성된다.

Description

중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법(The method of interface for controller board in medium and large computer)
본 발명은 중대형 컴퓨터의 컨트롤러에서 발생된 요구(Request) 처리에 관한것으로서, 더욱 상세하게는 다수개의 마이크로 프로세서(MPU)를 포함하는 중대형 컴퓨터 시스템 구조에서 컨트롤러(Controller)의 요구에 대한 응답 대기시간(Response Delay)을 최소화하여 처리함으로써, 전체적인 시스템 성능을 향상 시키도록 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법에 관한 것이다.
일반적인 중대형 컴퓨터 시스템 구조는 도 1에 도시된 바와 같이, 시스템 버스(System Bus)를 공유하며 다수의 프로세서로 구성되는 마이크로 프로세서(MPU)(10a ∼ 10n); 시스템 버스를 공유하여 각 데이터를 저장 및 판독하도록 다수개의 메모리를 탑재한 메모리 보드(12); 시스템 버스에 연결된 각 시스템을 제어하고, 또한 MPU(10a ∼10n)로부터 입/출력 요구를 받아 처리하는 입출력 처리 보드(13) 및 시스템 제어 보드(IOP/SCM)(14)와; SCM 보드(14)에 연결되는 다수개의 컨트롤러(16a∼16n)로 구성된다.
이와같이 구성된 중대형 컴퓨터의 컨트롤러(16a ∼ 16n)에서 특정 주변장치, 처리, 정보 등에 관한 일정 요구가 발생했을 때, 상기 발생된 요구는 VME 버스를 통해 SCM(14)와 MPU(10a ∼ 10n)에 순차적으로 전달되며, 이에 대한 처리 결과는 일정 시간 지연후에 MPU(10a ~ 10n)로부터 IOP(13)를 통해 해당되는 컨트롤러 보드(16a ∼ 16n)의 주변장치(도면에 미도시)에 응답한다.
즉, 상기한 요구 처리는 도 2에 도시된 바와 같이 특정 컨트롤러 보드(20)부터 요구가 발생되면 SCM/IOP보드(22)는 시스템 버스를 통하여 MPU(24)에 재차 요구를 전송한다. 이후, MPU(24)는 요구에 대한 결과를 SCM/IOP(22)보드를 통하여 컨트롤러 보드(20)또는 주변장치에 응답신호를 보낸다. 이때, 도 3a, 도 3b에 도시된 바와 같이, 일정 시간동안에 컨트롤러 보드(20)에서 요구가 발생되면 SCM/IOP(22)보드를 통하여 MPU(24)에 요구되며, 이 요구에 대한 응답은 SCM/IOP(22)에서 일정 시간이 지연된 후에 컨트롤러 보드(20)에 응답된다.
여기서, SCM/IOP 보드(22)는 중대형 컴퓨터의 입/출력 전용 보드로서 도 1에서 보인 입/출력 처리보드(13)와 시스템 제어 모듈(14)의 각각의 동작을 결합시켜 놓은 것이다.
그러나 상기한 종래 컨트롤러 보드에서 발생된 요구를 처리하는 방법은, 발생된 요구가 SCM/IOP와 MPU에서 순차적으로 처리되어 응답됨으로써, 컨트롤러 보드에서 요구한 결과를 기다리는데 소비되는 응답 대기 시간이 길어지는 문제점이 있었다.
또한, 상기 MPU나 SCM/IOP에 비해 컨트롤러의 데이터 처리능력(Processing Power)이 상대적으로 낮아, 시스템 병목현상(Bottleneck)에 해당되는 컨트롤러에 추가적인 응답 대기시간이 부가됨으로써, 전체적으로 시스템의 병목현상이 배가되어 시스템 성능이 저하되는 문제점이 있었다.
따라서 본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한것으로서, 중대형 컴퓨터의 컨트롤로 보드에서 발생되는 요구에 대하여 SCM/IOP 보드에서 즉각적인 응답을 보내고, SCM/IOP보드에서 MPU보드로서의 요구 처리는 별도로 처리할수 있도록 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법을 제공함에 있다.
도 1은 일반적인 중대형 컴퓨터 시스템을 보인 구성도이고,
도 2는 종래 기술에 의한 컨트롤러 보드에서 발생된 요구가 처리되는 과정을 보인 개략적인 블록도이고,
도 3a, 도 3b는 도 2의 타이밍도이고,
도 4는 본 발명의 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법에 따 라 컨트롤러 보드에서 발생된 요구가 처리되는 과정을 보인 블록도 이고,
도 5은 도 4의 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명＞
30 : 컨트롤러 보드 32 : SCM/IOP 보드
34 : MPU보드 36 : 큐메모리
상기와 같은 목적을 달성하기 위한 본 발명에 따른 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법은 컨트롤러에서 발생된 요구가 SCM/IOP 보드에서 처리되어 상기 컨트롤러에 처리 결과를 전달하는 제 1단계; 상기 SCM/IOP 보드의 요구에 대하여 MPU가 별도로 처리하여 SCM/IOP 보드에 응답하는 제 2단계를 포함하는것에 의하여 달성된다.
여기서, 상기 SCM/IOP 보드에서 요구 처리 과정이 끝나기 전에 상기 컨트롤러에서 새로운 요구가 발생되면 별도의 큐메모리(Queue Memory)와 같은 메모리 수단에 저장된후, 순차적으로 요구가 처리된다.
또한, 상기 요구 처리 과정중에 MPU와 SCM/IOP의 일관성 불일치가 발생하는 경우, 다음번 요구 처리 과정에서 일관성 불일치의 보정이 실시된다.
이하, 본 발명의 바람작한 실시예를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
본 발명을 구현하기 위한 중대형 컴퓨터 컨트롤러 보드의 인터페이스 장치는 도 1에 도시된 바와 같이 종래기술과 동일하므로, 이하 생략하고 개략적인 블록구성도을 참고하여 상세히 설명한다.
도 4는 본 발명의 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법에 따라
컨트롤러에서 발생된 요구가 처리되는 과정을 보인 블록도이고, 도 5는 타이밍도를 도시하고 있다.
먼저, 중대형 컴퓨터의 특정 컨트롤러 보드(30)에서 주변 장치, 처리, 정보 등에 관한 요구가 발생되면, 이에 대하여 상기 SCM/IOP 보드(32)는 상기 요구를 받아들여 일정 시간 동안 처리 과정을 통해 응답 한다. 이때, SCM/IOP 보드(32)가 요구를 받아 컨트롤러 보드(30)에 응답하는 시간은 종래 기술의 응답시간보다 빠르다. 즉, SCM/IOP 보드(32)는 요구를 받는 즉시 컨트롤러 보드(30)에 응답을 한다.
계속해서, SCM/IOP 보드(32)에서 발생된 요구에 대하여 MPU(34)가 처리한후, SCM/IOP 보드(32)에 응답 결과를 전달한다.
여기에서, MPU(34)와 SCM/IOP 보드(32)의 요구에 대한 응답 과정동안, 순간적으로 일관성이 유지되지 않는 경우가 발생될수 있으며, 이런 경우에는 다음번 요구 처리과정에서 상기 직전의 요구 처리 결과의 일관성 불일치를 보정한다. 이때 발생할수 있는 여러 가지 오류 상황에 대비하는 모니터링(Monitoring) 작업을 SCM/IOP 보드(32)는 계속적으로 수행한다.
즉, 컨트롤러 보드(30)에서 발생된 요구를 처리하는 과정에서, 특수한 사항으로 인하여 MPU(34)와 SCM/IOP 보드(32)와의 일관성 불일치가 발생하면 이를 다음번 요구 처리에서 보정하는 것이다. 이러한 경우, 상기 일시적인 일관성 불일치가 중대형 컴퓨터 시스템에서 허용되는 범위내일 경우에는 별도의 조치를 하지 않고 독립적인 요구 처리로서 수행하면 된다. 물론 이러한 요구 처리 과정 동안에도 SCM/IOP보드(32)에서는 계속적으로 모니터링을 수행한다.
한편, 컨트롤러 보드(30) 요구 처리 과정중에서 SCM/IOP보드(32)의 요구를 MPU(34)에서 처리한후, 처리결과를 응답하기전에 새롭게 컨트롤러 보드(30)에서 요구가 발생되는 경우가 있다. 이런 경우에는 별도의 큐 메모리(36)를 사용하여 큐닝 작업이 수행 된다.
즉, 컨트롤러 보드(30)에서 새로운 요구가 있을 경우 도착한 순서대로 큐 메모리(36)에 저장한 후, 요구에 대한 처리 결과를 차례로 응답 처리한다. 이때, 상기 요구는 일관성이 요구되는 순서형 요구일 경우에 해당되며, 요구 처리 과정중에 발생되는 일관성 불일치는 시스템에서 허용되는 범위내일 경우에 별도 보정을 실시하지 않는다. 또한, 이와같은 상기 일관성 불일치는 중대형 컴퓨터 시스템의 초기화시 SCM/IOP 보드(32)에 여분의 자원(Resource)이 할당되어 제거될수 있다.
이러한 일련의 과정이 도 5의 타이밍도에 도시되고 있다. 일정한 시간동안에 컨트롤러 보드(30)에서 발생된 요구는 SCM/IOP(32) 보드에서 처리되어 다시 컨트롤러 보드(30)에 응답한다. 또한 SCM/IOP(32)보드에서의 요구는 MPU(34)에서 처리되어 응답을 하는데, 이때 처리할 요구가 계속 발생되는 경우에는 별도의 저장 수단과 같은 큐메모리(36)에 순서대로 저장하고, 이후 처리된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 컨트롤러 보드의 요구에 대해 SCM/IOP 보드가 즉각적으로 응답하고, 상기 SCM/IOP 보드의 요구에 대하여 MPU가 처리하여 응답함과 아울러, 상기 SCM/IOP 보드의 요구 과정이 처리 되기 전에 컨트롤러 보드에서 발생된 요구에 대하여 별도의 메모리 수단에 저장후, 순차적으로 처리함으로써, 컨트롤러 보드의 요구에 대한 응답 대기 시간을 최소화 시켜 전체적인 시스템의 성능향상을 가져오는 효과가 있다.

Claims (3)

  1. 컨트롤러에서 발생된 요구가 SCM/IOP 보드에서 처리되어 바로 상기 컨트롤러에 처리 결과를 전달하는 제 1단계; 상기 SCM/IOP 보드의 요구에 대하여 MPU가 별도로 처리하여 SCM/IOP 보드에 응답하는 제 2단계를 포함하는것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.
  2. 제 1항에 있어서, 상기 SCM/IOP 보드에서 요구 처리 과정이 끝나기 전에 상기 컨트롤러에서 새롭게 요구가 발생되면, 별도의 메모리 수단에 새로운 요구가 저장되고, 순차적으로 처리되는 것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.
  3. 제 1항에 있어서, 상기 요구 처리 과정중에 MPU와 SCM/IOP의 일관성 불일치가 발생하는 경우, 다음번 요구 처리 과정에서 일관성 불일치의 보정이 실시되는 것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.
KR1019970040883A 1997-08-26 1997-08-26 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 KR100253790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040883A KR100253790B1 (ko) 1997-08-26 1997-08-26 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040883A KR100253790B1 (ko) 1997-08-26 1997-08-26 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법

Publications (2)

Publication Number Publication Date
KR19990017826A KR19990017826A (ko) 1999-03-15
KR100253790B1 true KR100253790B1 (ko) 2000-04-15

Family

ID=19518575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040883A KR100253790B1 (ko) 1997-08-26 1997-08-26 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법

Country Status (1)

Country Link
KR (1) KR100253790B1 (ko)

Also Published As

Publication number Publication date
KR19990017826A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR20040071743A (ko) 낮은 오버헤드 프로세서 인터페이싱
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
US8909873B2 (en) Traffic control method and apparatus of multiprocessor system
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
EP0929847B1 (en) Universal operator station module for a distributed process control system
JP3531469B2 (ja) トランザクション制御方法およびその実施中継装置
US5398233A (en) Method of resetting coupled modules and system using the method
EP0318270B1 (en) A multiprocessor system and corresponding method
JP2000155738A (ja) データ処理装置
JP2962767B2 (ja) Ｄｍａ装置のメモリアクセス方式
JPH01305461A (ja) バス使用権制御方式
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
KR0171772B1 (ko) 입출력 디바이스보드의 식별방법
JP2705955B2 (ja) 並列情報処理装置
JPH056333A (ja) マルチプロセサシステム
KR970001622B1 (ko) 파이프라인형 시스템 버스의 데이타 전송효율을 높이는 방법
KR100248267B1 (ko) 주전산기iii내의512mbyte메모리보드의분산장치및분배방법
JPH06161951A (ja) バス制御方式
JP2504528B2 (ja) 主記憶制御装置間バス制御方式
JPH05265967A (ja) マルチプロセッサシステムのデータ通信方法
JPS6143369A (ja) マルチプロセツサシステム
JPS61260346A (ja) 直接デ−タ転送方式
JPH0511339B2 (ko)
JPH0535507A (ja) 中央処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee