JPS6091645A - プラズマ気相成長によつて薄膜を堆積する方法 - Google Patents
プラズマ気相成長によつて薄膜を堆積する方法Info
- Publication number
- JPS6091645A JPS6091645A JP58199511A JP19951183A JPS6091645A JP S6091645 A JPS6091645 A JP S6091645A JP 58199511 A JP58199511 A JP 58199511A JP 19951183 A JP19951183 A JP 19951183A JP S6091645 A JPS6091645 A JP S6091645A
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- film
- sample
- deposition
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000000992 sputter etching Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 26
- 238000010849 ion bombardment Methods 0.000 claims description 7
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマ気相成長によって薄膜を堆積する方法
、特に凹凸を有する試料表面に薄膜を平坦に堆積する方
法に関するものである。従来のプラズマ気相成長（ある
いはプラズマＣＶＤ ）による薄膜の堆積法は、第１図
に示した様な基本構成の装置を用いて、反応室１１を真
空排気系１２によって排気した後、反応ガス供給系１３
により所定流量の反応ガスを導入し、電極１４に電力供
給機構１５により電力を供給して反応室１１内に放電プ
ラズマを発生せしめることにより電気的に接地された試
料台１６上に置かれた試料１７表面に薄膜を堆積すると
いうものである。この様な従来のプラズマ気相成長法に
よって表面に凹凸構造を有する試料に薄膜を堆積すると
、段差部での被接率は真空蒸着やスパッタリング咎によ
る方法による場合よりも＃りているが、堆積した膜表面
には、元の試料界面の凹凸と同程度の凹凸が残り、平坦
な構造を形成することができない。それは、試料の凹部
においても凸部においても同じ膜厚が堆積されるからで
ある。半導体デバイスの微細化や多層化に伴い段差部で
の被覆率の向上だゆでなく、平坦化をも実現し得る新し
いプラズマ気相成長法の実現が渇望されている。
、特に凹凸を有する試料表面に薄膜を平坦に堆積する方
法に関するものである。従来のプラズマ気相成長（ある
いはプラズマＣＶＤ ）による薄膜の堆積法は、第１図
に示した様な基本構成の装置を用いて、反応室１１を真
空排気系１２によって排気した後、反応ガス供給系１３
により所定流量の反応ガスを導入し、電極１４に電力供
給機構１５により電力を供給して反応室１１内に放電プ
ラズマを発生せしめることにより電気的に接地された試
料台１６上に置かれた試料１７表面に薄膜を堆積すると
いうものである。この様な従来のプラズマ気相成長法に
よって表面に凹凸構造を有する試料に薄膜を堆積すると
、段差部での被接率は真空蒸着やスパッタリング咎によ
る方法による場合よりも＃りているが、堆積した膜表面
には、元の試料界面の凹凸と同程度の凹凸が残り、平坦
な構造を形成することができない。それは、試料の凹部
においても凸部においても同じ膜厚が堆積されるからで
ある。半導体デバイスの微細化や多層化に伴い段差部で
の被覆率の向上だゆでなく、平坦化をも実現し得る新し
いプラズマ気相成長法の実現が渇望されている。
本発明の目的は、平坦構造を実現可能とする新規なプラ
ズマ気相成長法を提供することである。
ズマ気相成長法を提供することである。
本発明による方法は、第１段階では、試料へバイアス電
圧を印加せずＫ、あるいは平坦面での堆積速度がイオン
衝撃によるスパッタエツチング速度よりも大きくなり実
効的に膜の堆積が行われしかも段差の角の部分がエツチ
ングされない低いバイアス電圧を試料に印加しながら試
料面の着目する段差よりも厚い薄膜を堆積した後、第２
段階では試料へのバイアス電圧を増加させ、平坦面では
堆積速度とスパッタエツチング速度とがはげ釣り合い実
効的な堆積速度がはげ零となるが、傾斜面ではイオン衝
撃によるスパッタエツチング速度が堆積速度よりも大き
くなり実効的にスパッタエツチングが進行するバイアス
電圧で傾斜面のエツチングを行うことを特徴とするもの
である。
圧を印加せずＫ、あるいは平坦面での堆積速度がイオン
衝撃によるスパッタエツチング速度よりも大きくなり実
効的に膜の堆積が行われしかも段差の角の部分がエツチ
ングされない低いバイアス電圧を試料に印加しながら試
料面の着目する段差よりも厚い薄膜を堆積した後、第２
段階では試料へのバイアス電圧を増加させ、平坦面では
堆積速度とスパッタエツチング速度とがはげ釣り合い実
効的な堆積速度がはげ零となるが、傾斜面ではイオン衝
撃によるスパッタエツチング速度が堆積速度よりも大き
くなり実効的にスパッタエツチングが進行するバイアス
電圧で傾斜面のエツチングを行うことを特徴とするもの
である。
本発明による方法においては、プラズマ気相成長中にお
いて試料にも適当なバイアス電圧が印加されているので
、プラズマ気相成長法による膜の堆積と同時に、イオン
衝撃によるスパッタエツチングが進行する。第２図は、
試料又は試料台に印加もしくは誘起された負の直流バイ
アス電圧と平坦面での実効的な堆積速度との関係を示し
たものである。バイアス電圧の絶対値の増加と共に平坦
面での実効的堆積速度ははぼ単調に減少し終には零とな
り、更に増加させると堆積が起らずエツチングが生じる
ようになる。本発明による方法では、先ず第１段階では
バイアス電圧な零又は比較的小さい電圧、例えば第２図
におけるｖ８なるバイアス電圧で、第３図（ａ） Ｋ示
した様に、基板３１上に形成されたパターン３２の段差
（膜厚）ｈ以上の膜厚忙膜３３を堆積する。この除バイ
アス電圧を印加すると、堆積された膜３３の段差部にお
いては、第３図（ａ） Ｋ示した如く傾斜面３４．３４
’が形成されかつパターン３２側面との密着性や被覆性
も向上するが、バイアス電圧を上げ過ぎるとパターン３
２角がエツチングされてしまうのでバイアス電圧を余り
上げ過ぎないように注意する必要がある。第２段階では
バイアス電圧を第２図におけるｖ２ ｋまで増加させ、
平坦面での実効的堆積速度が零となる条件を選ぶ。する
と、亀３図−）に示した第１段階で堆積した［３３１Ｃ
おける傾斜＠３４゜３４′においてはイオンが斜入射す
るので垂直入射している平坦面の場合よりスパッタ率が
大きくなる結果、イオン衝撃によるスパッタエツチング
速度が堆積速度よりも大きくなり実効的なエツチングが
生じ、堆積した膜３３の凸部においては第３図伽）Ｋ示
した様に横方向にエツチングが進行する。
いて試料にも適当なバイアス電圧が印加されているので
、プラズマ気相成長法による膜の堆積と同時に、イオン
衝撃によるスパッタエツチングが進行する。第２図は、
試料又は試料台に印加もしくは誘起された負の直流バイ
アス電圧と平坦面での実効的な堆積速度との関係を示し
たものである。バイアス電圧の絶対値の増加と共に平坦
面での実効的堆積速度ははぼ単調に減少し終には零とな
り、更に増加させると堆積が起らずエツチングが生じる
ようになる。本発明による方法では、先ず第１段階では
バイアス電圧な零又は比較的小さい電圧、例えば第２図
におけるｖ８なるバイアス電圧で、第３図（ａ） Ｋ示
した様に、基板３１上に形成されたパターン３２の段差
（膜厚）ｈ以上の膜厚忙膜３３を堆積する。この除バイ
アス電圧を印加すると、堆積された膜３３の段差部にお
いては、第３図（ａ） Ｋ示した如く傾斜面３４．３４
’が形成されかつパターン３２側面との密着性や被覆性
も向上するが、バイアス電圧を上げ過ぎるとパターン３
２角がエツチングされてしまうのでバイアス電圧を余り
上げ過ぎないように注意する必要がある。第２段階では
バイアス電圧を第２図におけるｖ２ ｋまで増加させ、
平坦面での実効的堆積速度が零となる条件を選ぶ。する
と、亀３図−）に示した第１段階で堆積した［３３１Ｃ
おける傾斜＠３４゜３４′においてはイオンが斜入射す
るので垂直入射している平坦面の場合よりスパッタ率が
大きくなる結果、イオン衝撃によるスパッタエツチング
速度が堆積速度よりも大きくなり実効的なエツチングが
生じ、堆積した膜３３の凸部においては第３図伽）Ｋ示
した様に横方向にエツチングが進行する。
更に横方向のスパッタエツチングを続けることＫより、
第３ Ｅ （ｃ）に示した様に平坦化された堆積膜３３
４″′を形成することができる。最終罠小さな篩状の凸
部が残るが、これは第２段階での横方向のスパッタエツ
チング中に生じるスパッタエツチングされた膜の再付着
によるものと考えられる。しかしこの程度の凸部はデバ
イスへの応用上はとんど問題とならない。
第３ Ｅ （ｃ）に示した様に平坦化された堆積膜３３
４″′を形成することができる。最終罠小さな篩状の凸
部が残るが、これは第２段階での横方向のスパッタエツ
チング中に生じるスパッタエツチングされた膜の再付着
によるものと考えられる。しかしこの程度の凸部はデバ
イスへの応用上はとんど問題とならない。
次に、本発明による方法の実施例を説明する。
試料にバイアス電圧を印加するため第４図に丞した様な
装置を用いて酸化シリコン膜の平坦化堆積を行った。こ
のプラズマ気相成長装置が＃Ｊ１図に示した従来の装置
と異なりている点は、試料台４６にバイアス電圧印加機
構４８によりバイアス電圧が印加されることである。バ
イアス電圧印加機構４８には高周波電流とイーンビーダ
ンス整合回路とから構成されているものを用いた。従り
て、試料台４８には、高周波（１３，６５Ｍｆ（Ｚ ）
バイアス電圧が印加されるが、試料４７及び試料台４６
の前面部にプラズマが発生している場合には、周知の如
く試料４７及び試料台４６に負の直流バイアス電圧が誘
起されるので、実効的には負の直流バイアス電圧を印加
したことと等価になる。ガス導入系４３よりシラン（Ｓ
Ｓａ４）ガス、Ｗｔ６ガス及びアルゴンガスな導入し、
電極４４に’ｌ力印加機構４５より高周波電力を供給す
ることによりシランガス、酸素ガス及びアルゴンガスの
放電プラズマを発生せしめる。この際アルゴンガスな加
えたのは、前述のバイアス電圧印加による試料表面への
イオン衝撃忙よって生じるスパッタエツチング効果を高
めるためである。先ず、第１段階では、試料台４６に印
加された高周波バイアスによって誘起される直流バイア
ス電圧が約−５０Ｖになる条件において、第３図（ａ）
に示した様に酸化シリコン膜３３を約０．８μｍの厚さ
に堆積した。この際基板３１にはシリコン基板の表面に
熱酸化膜を形成したものを、パターン３２には膜厚的０
．５μｍのアルミニウムパターンをそれぞれ用いた。第
２段階ではバイアス電圧を増加させ、平坦面での実効的
堆積速度がほぼ零となる様なバイアス電圧で行うことＫ
より、第３図（ｃｌに示した様にほぼ平坦な酸化シリコ
ン膜３３ を堆積することができたこの際に誘起された
直流バイアス電圧は約−３５０■であった。
装置を用いて酸化シリコン膜の平坦化堆積を行った。こ
のプラズマ気相成長装置が＃Ｊ１図に示した従来の装置
と異なりている点は、試料台４６にバイアス電圧印加機
構４８によりバイアス電圧が印加されることである。バ
イアス電圧印加機構４８には高周波電流とイーンビーダ
ンス整合回路とから構成されているものを用いた。従り
て、試料台４８には、高周波（１３，６５Ｍｆ（Ｚ ）
バイアス電圧が印加されるが、試料４７及び試料台４６
の前面部にプラズマが発生している場合には、周知の如
く試料４７及び試料台４６に負の直流バイアス電圧が誘
起されるので、実効的には負の直流バイアス電圧を印加
したことと等価になる。ガス導入系４３よりシラン（Ｓ
Ｓａ４）ガス、Ｗｔ６ガス及びアルゴンガスな導入し、
電極４４に’ｌ力印加機構４５より高周波電力を供給す
ることによりシランガス、酸素ガス及びアルゴンガスの
放電プラズマを発生せしめる。この際アルゴンガスな加
えたのは、前述のバイアス電圧印加による試料表面への
イオン衝撃忙よって生じるスパッタエツチング効果を高
めるためである。先ず、第１段階では、試料台４６に印
加された高周波バイアスによって誘起される直流バイア
ス電圧が約−５０Ｖになる条件において、第３図（ａ）
に示した様に酸化シリコン膜３３を約０．８μｍの厚さ
に堆積した。この際基板３１にはシリコン基板の表面に
熱酸化膜を形成したものを、パターン３２には膜厚的０
．５μｍのアルミニウムパターンをそれぞれ用いた。第
２段階ではバイアス電圧を増加させ、平坦面での実効的
堆積速度がほぼ零となる様なバイアス電圧で行うことＫ
より、第３図（ｃｌに示した様にほぼ平坦な酸化シリコ
ン膜３３ を堆積することができたこの際に誘起された
直流バイアス電圧は約−３５０■であった。
上記実施例においては、試料台に印加したバイアス電圧
としては高周波バイアスを用いたが、導電性薄膜を堆積
する場合には、直接直流バイアスを試料あるいは試料台
に印加することもできる。
としては高周波バイアスを用いたが、導電性薄膜を堆積
する場合には、直接直流バイアスを試料あるいは試料台
に印加することもできる。
更Ｋ、反応室外壁に放電プラズマ発生用のコイル又は電
極（取付けた構成に対しても本発明による方法が有効で
あることは明らかである。
極（取付けた構成に対しても本発明による方法が有効で
あることは明らかである。
第１図は従来のプラズマ気相成長において用いられてい
る装置の構成図。第２図は負のバイアス電圧と平坦面で
の実効的堆積速度との関係を定性的に示した図。第３図
（ａ）、（ｂｌ、（ｃ）は、本発明による方法を用いて
薄膜を平坦化して堆積する場合における主要工程での試
料断面略図。第４図は、本発明による方法を実施する場
合に用いたプラズマ気相成長装置の構成図。 １１．４１・・・・・・反応室、１２．４２・・・・−
・真空排気系、１３．４３・・・・・・ガス導入系、１
４．４４・・・・・・放電用電極、１５．４５・・・・
・・放電用電力供給機構、１６．４６・・・・・・試料
台、１７．４７・・・・・・試料。 ４８・・・・・バイアス電圧印加機構、３１・・・・・
・基板、３２・・・・・・パターン３３、３３’；３３
”’・・・・・・堆積した膜、３４．３４’ ・・・・
・・傾斜面。 ７１−１ 図 １４ 第２図 ｖ１ｖ２ バイアス電圧の絶対値 ２１−３図 ７１−４図 ４
る装置の構成図。第２図は負のバイアス電圧と平坦面で
の実効的堆積速度との関係を定性的に示した図。第３図
（ａ）、（ｂｌ、（ｃ）は、本発明による方法を用いて
薄膜を平坦化して堆積する場合における主要工程での試
料断面略図。第４図は、本発明による方法を実施する場
合に用いたプラズマ気相成長装置の構成図。 １１．４１・・・・・・反応室、１２．４２・・・・−
・真空排気系、１３．４３・・・・・・ガス導入系、１
４．４４・・・・・・放電用電極、１５．４５・・・・
・・放電用電力供給機構、１６．４６・・・・・・試料
台、１７．４７・・・・・・試料。 ４８・・・・・バイアス電圧印加機構、３１・・・・・
・基板、３２・・・・・・パターン３３、３３’；３３
”’・・・・・・堆積した膜、３４．３４’ ・・・・
・・傾斜面。 ７１−１ 図 １４ 第２図 ｖ１ｖ２ バイアス電圧の絶対値 ２１−３図 ７１−４図 ４
Claims (1)
- 表面に段差を有する試料へのプラズマ気相成長法による
薄膜の堆積において、第１段階では、試料へバイアス電
圧を印加せずに、あるいは平坦面での堆積速度がイオン
衝撃によるスパッタエツチング速度よりも大きくなり実
効的に膜堆積が行なわれしかも前記段差の角の部分がエ
ツチングされない低いバイアス電圧で試料面の着目する
段差よりも厚い薄膜を堆積した後、第２段階では試料へ
のバイアス電圧を増加させ、平坦面では堆積速度とスパ
ッタエツチング速度とがほぼ釣り合い実効的な堆積速度
がほぼ零となるが、傾斜面ではイオン衝撃によるスパッ
タエツチング速度が堆積速度よりも大きくなり実効的に
スパッタエツチングが進行するバイアス電圧で０４面の
エツチングな行うことを特徴とするプラズマ気相成長に
よって薄膜を堆積する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199511A JPS6091645A (ja) | 1983-10-25 | 1983-10-25 | プラズマ気相成長によつて薄膜を堆積する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199511A JPS6091645A (ja) | 1983-10-25 | 1983-10-25 | プラズマ気相成長によつて薄膜を堆積する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091645A true JPS6091645A (ja) | 1985-05-23 |
Family
ID=16409030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58199511A Pending JPS6091645A (ja) | 1983-10-25 | 1983-10-25 | プラズマ気相成長によつて薄膜を堆積する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091645A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288021A (ja) * | 1986-10-17 | 1988-11-25 | Hitachi Ltd | プラズマ処理方法 |
| JPH01296645A (ja) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | プラズマ気相反応方法 |
| US5347100A (en) * | 1991-03-29 | 1994-09-13 | Hitachi, Ltd. | Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment |
| JPH07297177A (ja) * | 1995-03-15 | 1995-11-10 | Hitachi Ltd | プラズマ処理方法 |
| JPH08148486A (ja) * | 1994-11-24 | 1996-06-07 | Tokyo Electron Ltd | プラズマ処理装置 |
| JP2002515647A (ja) * | 1998-05-11 | 2002-05-28 | アプライド マテリアルズ インコーポレイテッド | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 |
-
1983
- 1983-10-25 JP JP58199511A patent/JPS6091645A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288021A (ja) * | 1986-10-17 | 1988-11-25 | Hitachi Ltd | プラズマ処理方法 |
| JPH01296645A (ja) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | プラズマ気相反応方法 |
| US5347100A (en) * | 1991-03-29 | 1994-09-13 | Hitachi, Ltd. | Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment |
| JPH08148486A (ja) * | 1994-11-24 | 1996-06-07 | Tokyo Electron Ltd | プラズマ処理装置 |
| JPH07297177A (ja) * | 1995-03-15 | 1995-11-10 | Hitachi Ltd | プラズマ処理方法 |
| JP2002515647A (ja) * | 1998-05-11 | 2002-05-28 | アプライド マテリアルズ インコーポレイテッド | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322695B1 (ko) | 강유전성캐패시터의제조방법 | |
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JPS6091645A (ja) | プラズマ気相成長によつて薄膜を堆積する方法 | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| CN114927413A (zh) | 粘附金属层的溅射方法及半导体器件的制造方法 | |
| JPH0750688B2 (ja) | 薄膜形成法 | |
| JP3397275B2 (ja) | トレンチの形成方法 | |
| US5110410A (en) | Zinc sulfide planarization | |
| JP2003282535A (ja) | 半導体装置の製造方法 | |
| JPH09186145A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3006508B2 (ja) | アルミニウム膜又はアルミニウム合金膜のエッチング方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JP2974512B2 (ja) | エッチング方法及び装置 | |
| JPS5932151A (ja) | 半導体装置の製造方法 | |
| JP2522036B2 (ja) | 深掘りエッチング方法 | |
| JP3039006B2 (ja) | 半導体装置の製造方法 | |
| JPS6249982B2 (ja) | ||
| JPH02219224A (ja) | 半導体装置の製造方法 | |
| JP2634273B2 (ja) | 半導体装置の製造方法 | |
| JPS634066A (ja) | バイアススパツタ装置 | |
| JPS5957456A (ja) | 半導体装置の製造方法 | |
| JPS609145A (ja) | 半導体装置の製造方法 | |
| JPS63161624A (ja) | プラズマ気相成長法 | |
| JPS634063A (ja) | バイアススパツタ装置 | |
| JPS59115543A (ja) | 被着膜の形成方法 |