JPS59115543A - 被着膜の形成方法 - Google Patents
被着膜の形成方法Info
- Publication number
- JPS59115543A JPS59115543A JP22816682A JP22816682A JPS59115543A JP S59115543 A JPS59115543 A JP S59115543A JP 22816682 A JP22816682 A JP 22816682A JP 22816682 A JP22816682 A JP 22816682A JP S59115543 A JPS59115543 A JP S59115543A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- layer
- wiring layer
- approx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は被着膜の形成方法にかかり、特に凹凸のある基
板面に平坦な被着膜を形成する方法に関する。
板面に平坦な被着膜を形成する方法に関する。
（ｂ） 従来技術と問題点
例えば、半導体集積回路（ＩＣ）など半導体装置を製造
する際に、半導体基板に多数の半導体素子が設けられて
、これらの素子を接続するために基板面上に複数の配線
層が多層に形成される。その場合、半導体基板は半導体
素子を形成して凹凸があり、更にその面上に配線層と絶
縁膜とを交互に積層すると、益々凹凸が激しく段差が太
きくなって、配線層の断線や短絡が起こりやすくなるこ
とが知られている。
する際に、半導体基板に多数の半導体素子が設けられて
、これらの素子を接続するために基板面上に複数の配線
層が多層に形成される。その場合、半導体基板は半導体
素子を形成して凹凸があり、更にその面上に配線層と絶
縁膜とを交互に積層すると、益々凹凸が激しく段差が太
きくなって、配線層の断線や短絡が起こりやすくなるこ
とが知られている。
第１図はその断面図例を示し、１は半導体基板。
２は配線層、３は絶縁膜で、Ｃは断線しやすい部分、Ｓ
は短絡しやすい部分である。そのために、従来より被着
方法や被着後の処理方法を工夫して表面を平坦にする方
法が色々と提案されているが、それらはいづれもデリケ
ートな稠整を要し、必ずしも再現性良く平坦化すること
は出来ず、その上に表面形状に左右される方法である。
は短絡しやすい部分である。そのために、従来より被着
方法や被着後の処理方法を工夫して表面を平坦にする方
法が色々と提案されているが、それらはいづれもデリケ
ートな稠整を要し、必ずしも再現性良く平坦化すること
は出来ず、その上に表面形状に左右される方法である。
（ｅ） 発明の目的
本発明はこのような欠点を除去し、安定に被着膜の表面
を平坦化する形成方法を提案するものである。
を平坦化する形成方法を提案するものである。
（ｄｌ 発明の構成
その目的は、薄膜を被着し、ついでその膜厚の一部をエ
ツチングする工程を繰り返し反復して、所要の膜厚まで
積層する被着膜の形成方法によって達成される。
ツチングする工程を繰り返し反復して、所要の膜厚まで
積層する被着膜の形成方法によって達成される。
（ｅ） 発明の実施例
以下１図面を参照してアルミニウム配線層上に二酸化シ
リコン膜からなる絶縁膜を積層する実施例を用いて詳細
に説明する。第２図ないし第６図は本発明にかかるその
工程順断面図を示し、このうち第２図から第５図までは
被着とエツチングとの反復工程の一部分工程図で、第６
図は所要膜厚まで被着した断面図である。
リコン膜からなる絶縁膜を積層する実施例を用いて詳細
に説明する。第２図ないし第６図は本発明にかかるその
工程順断面図を示し、このうち第２図から第５図までは
被着とエツチングとの反復工程の一部分工程図で、第６
図は所要膜厚まで被着した断面図である。
半導体基板１１面に設けた膜厚１μｍのアルミニウム配
線層１２上に、同じく膜厚１μｍの二酸化シリコン（Ｓ
ｉ０２ ）膜１３をスパッタ法で積層しようとすると、
初めに第２図に示すように膜厚数１００人（１０００Å
以下）の５ｉ０２ Ｈ＠１３ ａを被着する。次いで、
第３図に示すようにイオンミリング法によってその膜厚
２００〜３００人（被着した膜厚の数分の−）をエツチ
ング除去する。
線層１２上に、同じく膜厚１μｍの二酸化シリコン（Ｓ
ｉ０２ ）膜１３をスパッタ法で積層しようとすると、
初めに第２図に示すように膜厚数１００人（１０００Å
以下）の５ｉ０２ Ｈ＠１３ ａを被着する。次いで、
第３図に示すようにイオンミリング法によってその膜厚
２００〜３００人（被着した膜厚の数分の−）をエツチ
ング除去する。
イオンミリング法は垂直なエツチングがなされ、上記の
エツチング膜厚２００〜３００人は平坦面でのエツチン
グ厚さで、突出部分（配線層１２上）は激しくエツチン
グされてこれより厚い膜厚がエツチング除去される。且
つその側面の先端部分状態となる。
エツチング膜厚２００〜３００人は平坦面でのエツチン
グ厚さで、突出部分（配線層１２上）は激しくエツチン
グされてこれより厚い膜厚がエツチング除去される。且
つその側面の先端部分状態となる。
次いで、再び第４図に示すようにスパッタ法で同じく膜
厚数１００人の５ｉ０２膜１３ｂを被着する。そうする
と、５ｉ０２膜は半導体基板ｌｌ上では前回の被着分と
併せて配線層１２の上より厚く形成されており、またそ
の側面先端部分子が最も薄（形成されている状態になる
。かくして再びイオンミリング法によってその膜厚２０
０〜３００人をエツチング除去すると、第５図に示すよ
うに配線層１２上は前回と同様に多量のＳｉＯ２膜が除
去され、且つ突出部分子は激しくエツチング除去されて
殆どなくなり、第５図に示す状態に形成される。
厚数１００人の５ｉ０２膜１３ｂを被着する。そうする
と、５ｉ０２膜は半導体基板ｌｌ上では前回の被着分と
併せて配線層１２の上より厚く形成されており、またそ
の側面先端部分子が最も薄（形成されている状態になる
。かくして再びイオンミリング法によってその膜厚２０
０〜３００人をエツチング除去すると、第５図に示すよ
うに配線層１２上は前回と同様に多量のＳｉＯ２膜が除
去され、且つ突出部分子は激しくエツチング除去されて
殆どなくなり、第５図に示す状態に形成される。
このような工程を数回ないし士数回繰り返し反復するこ
とによって、第６図に示すように表面のなだらかな５ｉ
０２膜１３を形成することができる。
とによって、第６図に示すように表面のなだらかな５ｉ
０２膜１３を形成することができる。
第６図はまだ５ｉ０２１％１３上に凹凸があるが、一層
厚く形成すると平坦面になる。
厚く形成すると平坦面になる。
上記が本発明にかかる形成方法の主旨であるが、このよ
うな形成方法は１個の反応装置内で被着とエツチングと
を交互に行うことが望ましく、第７図に装置概要の一例
を示す。即ち、左側はスパッタ装置２１であって、５ｉ
０２ターゲツト２２をアルゴンイオンで叩いて基板２３
上に５ｉ０２膜を被着する。右側はイオンミリング装置
２５で、プラズマ発生器２６から出たアルゴンイオンが
加速されて基板２３の表面をエツチングし、かようにし
て基板を載せたテーブル３０を例えば２分毎に回転する
と、上記の形成方法を容易に交互に行うことが出来る。
うな形成方法は１個の反応装置内で被着とエツチングと
を交互に行うことが望ましく、第７図に装置概要の一例
を示す。即ち、左側はスパッタ装置２１であって、５ｉ
０２ターゲツト２２をアルゴンイオンで叩いて基板２３
上に５ｉ０２膜を被着する。右側はイオンミリング装置
２５で、プラズマ発生器２６から出たアルゴンイオンが
加速されて基板２３の表面をエツチングし、かようにし
て基板を載せたテーブル３０を例えば２分毎に回転する
と、上記の形成方法を容易に交互に行うことが出来る。
尚、これらの反応は減圧中で行うが、排気系は図示して
いない。
いない。
上記はスパッタ法で被着してイオンミリング法でエツチ
ングする実施例であるが、その他の被着法（例えばプラ
ズマ気相成長法）やエツチング法（例えばりアクティブ
イオンエツチング法）を用いても形成できる。又、絶縁
膜だけでなく、配線層も同様にして平坦化できることは
言うまでもない。
ングする実施例であるが、その他の被着法（例えばプラ
ズマ気相成長法）やエツチング法（例えばりアクティブ
イオンエツチング法）を用いても形成できる。又、絶縁
膜だけでなく、配線層も同様にして平坦化できることは
言うまでもない。
（ｆ） 発明の効果
以上の説明から明らかなように、本発明は凹凸部のある
面上に平坦な被着膜を形成する方法で、凹凸形状に左右
されることなく、表面が平坦化されるために半導体装置
の品質向上に著しく寄与するものである。
面上に平坦な被着膜を形成する方法で、凹凸形状に左右
されることなく、表面が平坦化されるために半導体装置
の品質向上に著しく寄与するものである。
第１図は従来の多層配線層の断面図とその問題点を示す
図、第２図ないし第６図は本発明による配線層の工程順
断面図、第７図は本発明の形成法を適用する反応装置の
一例の概要図である。 図中、１，１１は半導体基板、２．１２は配線層、３，
１３，１３ａ、１３ｂは絶縁膜、２１はスパッタ装置、
２５はイオンミリング装置、３０第１図 第２図 第５図 第６図 第 ７ 図 Δｒ 手続補正書防式） ％式％ ２発１１月の６（ｈ、ネク羞醪６−）勤べ方法３ 浦］
１−をする省 、、事１′１との１ソ１係 １１シ′「出に・
１１人江所 神≦・用県川崎１１川り１；ｌ＋ｚ ｌ：
小１１１中］０１５＋（５２２）名称富士通株式会
図、第２図ないし第６図は本発明による配線層の工程順
断面図、第７図は本発明の形成法を適用する反応装置の
一例の概要図である。 図中、１，１１は半導体基板、２．１２は配線層、３，
１３，１３ａ、１３ｂは絶縁膜、２１はスパッタ装置、
２５はイオンミリング装置、３０第１図 第２図 第５図 第６図 第 ７ 図 Δｒ 手続補正書防式） ％式％ ２発１１月の６（ｈ、ネク羞醪６−）勤べ方法３ 浦］
１−をする省 、、事１′１との１ソ１係 １１シ′「出に・
１１人江所 神≦・用県川崎１１川り１；ｌ＋ｚ ｌ：
小１１１中］０１５＋（５２２）名称富士通株式会
Claims (1)
- 薄膜を被着し、ついでその膜厚の一部をエツチングする
工程を繰り返し反復して、所要の膜厚まで積層すること
を特徴とする被着膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816682A JPS59115543A (ja) | 1982-12-22 | 1982-12-22 | 被着膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816682A JPS59115543A (ja) | 1982-12-22 | 1982-12-22 | 被着膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59115543A true JPS59115543A (ja) | 1984-07-04 |
Family
ID=16872259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22816682A Pending JPS59115543A (ja) | 1982-12-22 | 1982-12-22 | 被着膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233549A (ja) * | 1987-03-20 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成法 |
-
1982
- 1982-12-22 JP JP22816682A patent/JPS59115543A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233549A (ja) * | 1987-03-20 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766291A (ja) | 半導体装置の製造方法 | |
| JPS59115543A (ja) | 被着膜の形成方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPS59123236A (ja) | 薄膜の形成方法 | |
| JPS5987834A (ja) | 薄膜形成方法 | |
| JPS6091645A (ja) | プラズマ気相成長によつて薄膜を堆積する方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPS59167020A (ja) | 半導体装置の製造方法 | |
| JPH02273922A (ja) | スルーホールの形成方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPS6242434A (ja) | 半導体装置の製造方法 | |
| JPH0552057B2 (ja) | ||
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| KR100215913B1 (ko) | 반도체소자의 금속층간평탄화방법 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPS6085532A (ja) | 半導体装置の製造方法 | |
| JPH01192136A (ja) | 半導体装置の製造方法 | |
| JPH0258224A (ja) | 半導体装置の製造方法 | |
| JPH02137329A (ja) | 多層配線用Ａｌ薄膜 | |
| JPH01231348A (ja) | 半導体装置の製造方法 | |
| JPS61214430A (ja) | 半導体装置の製法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 |