JPS6089993A - Method of detecting malfunction of printed board - Google Patents
Method of detecting malfunction of printed boardInfo
- Publication number
- JPS6089993A JPS6089993A JP58198161A JP19816183A JPS6089993A JP S6089993 A JPS6089993 A JP S6089993A JP 58198161 A JP58198161 A JP 58198161A JP 19816183 A JP19816183 A JP 19816183A JP S6089993 A JPS6089993 A JP S6089993A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit board
- abnormality
- printed circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の背景と目的〕
本発明はプリント基板の異常検出方法に係り、特にマイ
クロコンピュータを用いたシステムの論理基板群のうち
の共通バスを介して上記システムの中央処理装置(以下
CPUと略す)に接続されたプリント基板の異常検出方
法に関するものであ従来、マイクロコンピュータのCP
Uと共通バスで接続された基板群のうちデータ人出力用
回路基板では、共通バスからデータの取り込みを行うた
め、インタフェース回路を設けである。CPUが基板単
位の異常検知を行う場合には、対象とするデータ人出力
用回路基板のインタフェース回路にデータを書き込み、
折り返しそれを読み取り、双方のデータの一致照合をす
るようにしている。[Detailed Description of the Invention] [Background and Objectives of the Invention] The present invention relates to a method for detecting an abnormality in a printed circuit board, and particularly to a method for detecting an abnormality in a printed circuit board, and in particular, detects an abnormality in a system using a microcomputer through a common bus among a group of logic boards in the system. This relates to an abnormality detection method for a printed circuit board connected to a device (hereinafter abbreviated as CPU).
Among the boards connected to U via a common bus, the data output circuit board is provided with an interface circuit in order to take in data from the common bus. When the CPU performs abnormality detection on a board-by-board basis, it writes data to the interface circuit of the target data output circuit board,
The data is read back and the data on both sides is verified to match.
しかし、この方法では、次のような場合には、異常検出
不能という不都合を生じる。例えば、対象とするデータ
人出力用回路基板と共通バスとの接続が不完全であった
り、あるいは、未接続であったりした場合は、CPUは
、データを誉き込んでも対象基板が異常のため、読み取
るデータは不定となるため、双方のデータの一致照合に
より基板異常を検出できるはずであるが、CPUが書き
込んだデータは、普通バスが有する浮遊容量のため、一
定時間共通バスに充電されており、それが完全に放電す
る前にCPUがデータの読み取りを打つたとすると、共
通バスに保持されていたデータを直接読み取ることにな
り、一致照合により対象基板の異常を検出できないとい
う不都合を生ずる。However, this method has the disadvantage that it cannot detect an abnormality in the following cases. For example, if the connection between the target data output circuit board and the common bus is incomplete or disconnected, the CPU will not be able to access the data because the target board is abnormal. , since the data to be read will be undefined, it should be possible to detect a board abnormality by matching the data on both sides, but the data written by the CPU is normally charged on the common bus for a certain period of time due to the stray capacitance of the bus. If the CPU attempts to read data before the common bus is completely discharged, the data held in the common bus will be directly read, resulting in the inconvenience that an abnormality in the target board cannot be detected by matching.
第1図はマイクロコンピュータを用いたシステムの構成
図で、マイクロコンピュータのCP Ulooの共通バ
ス101にプリント基板単位のユニット102を複数接
続した形態をとっている。FIG. 1 is a block diagram of a system using a microcomputer, in which a plurality of printed circuit board units 102 are connected to a common bus 101 of a CPU Uloo of the microcomputer.
この種の構成では、データ量の増加にともなってユニッ
ト102の数が増し、また、データの入出力処理を行う
ユニットの数は、データ量に大きく左右される。このよ
うな多数のユニットの中のいずれかに異常が発生した場
合、CPU100は直ちに異常検知を行うが、従来の方
法によれば、データの入出力処理を行うためのデータ入
出力用回路ユニットの場合には、前止したように、接続
(接触)不良、未接続等の障害が発生しても、それが検
出できないことがあり、異常回復まで多くの時間を必要
としていた。In this type of configuration, the number of units 102 increases as the amount of data increases, and the number of units that perform data input/output processing largely depends on the amount of data. If an abnormality occurs in one of these many units, the CPU 100 immediately detects the abnormality, but according to the conventional method, the data input/output circuit unit for performing data input/output processing is In some cases, even if a failure such as a poor connection (contact) or no connection occurs, it may not be detected, and it takes a long time to recover from the abnormality.
本発明は上記に鑑みてなされたもので、その目的とする
ところは、どのような異常状態においてもプリント基板
の異常を確実に検出することができるプリント基板の異
常検出方法を提供することにある。The present invention has been made in view of the above, and its purpose is to provide a printed circuit board abnormality detection method that can reliably detect a printed circuit board abnormality in any abnormal state. .
本発明の特徴は、マイクロコンピュータを用いたシステ
ムの中央処理装置に共通バスを介して接続された論理基
板群のプリント基板の故障診断を行うときに、上記中央
処理装置に、固有アドレスの当該プリント基板に対して
データバスを介して書き込んだデータと、」1記プリン
ト基板に書き込まれたデータを反転させて上記データバ
スを介して」−記中央処理装置に読み込まれたデータと
を比較照合させて上記プリント基板の異常検出を行うよ
うにした点にある。A feature of the present invention is that when diagnosing a failure of a printed circuit board of a logic board group connected to a central processing unit of a system using a microcomputer via a common bus, The data written to the board via the data bus is compared and verified with the data written to the printed circuit board in 1. is inverted and read into the central processing unit via the data bus. According to the present invention, an abnormality in the printed circuit board is detected.
以下本発明の方法の一実施例を第2図を用いて詳細に説
明する。An embodiment of the method of the present invention will be described in detail below with reference to FIG.
本発明においては、マイクロコンピュータを用いたシス
テムのCPUがデータ入出力用回路ユニットに書き込ん
だデータは、このデータ入出力回路ユニットから必ず反
転されるため、これらのデータ照合処理を行って異常検
出を行うようにしである。In the present invention, since the data written by the CPU of a system using a microcomputer to the data input/output circuit unit is always inverted from this data input/output circuit unit, abnormality detection is performed by performing these data comparison processes. That's what I do.
第2図は本発明のプリント基板の異常検出方法の一実施
例を説明するためのデータ入出力用回路ユニットのブロ
ック図である。第2図において、200はアドレスバス
、201はデータバス、202はデコーダ、203は双
方向ドライバーレシーバ回路、204はデータ保持回路
で、まず、第1図のCPU100は、対象とする外部機
器が接続されているデータ入出力用回路ユニットのアド
レスデータをアドレスバス200に流す。選択されたデ
ータ入出力用回路ユニットは、そのアドレスデータな取
り込み、デコーダ202で符号化し、回路内部の制御信
号とする。次にCPU100は、データバス201を介
して上記データ入出力用回路ユニットにテストデータな
書き込む。FIG. 2 is a block diagram of a data input/output circuit unit for explaining an embodiment of the printed circuit board abnormality detection method of the present invention. In FIG. 2, 200 is an address bus, 201 is a data bus, 202 is a decoder, 203 is a bidirectional driver/receiver circuit, and 204 is a data holding circuit. First, the CPU 100 in FIG. 1 is connected to the target external device. The address data of the data input/output circuit unit currently in use is sent to the address bus 200. The selected data input/output circuit unit takes in the address data, encodes it in the decoder 202, and uses it as a control signal inside the circuit. Next, the CPU 100 writes test data to the data input/output circuit unit via the data bus 201.
ここで、データ入出力用回路ユニットとCPU100と
の間のインタフェース回路として双方向ドライバーレシ
ーバ回路203が設けてあり、こ5−
こで取り込んだテストデータなドライブし、データ保持
回路204に送る。データ保持回路204では、受けた
データを反転して、それを双方向ドライバーレシーバ回
路203に返送してデータバス201を介してCPU1
00へ送る。そして、CPU100では、書き込んだテ
ストデータと反転データとを照合し、そのユニットの異
常検出処理を行う。Here, a bidirectional driver/receiver circuit 203 is provided as an interface circuit between the data input/output circuit unit and the CPU 100, and the test data taken in by this circuit is driven and sent to the data holding circuit 204. The data holding circuit 204 inverts the received data and returns it to the bidirectional driver/receiver circuit 203 via the data bus 201 to the CPU 1.
Send to 00. Then, the CPU 100 compares the written test data with the inverted data and performs abnormality detection processing for the unit.
上記したように、本発明の実施例によれば、当該データ
入出力用回路ユニットがCUP 100から送られてき
たデータを内部で反射してCPU100に戻し、CPU
100は書き込んだデータと反転データとを照合して、
そのユニットの異常検出処理を行うようにしであるので
、そのような異常状態においても異常を確実に検出する
ことができ、異常機能を向上することができる。しかも
、早期検出が可能である。As described above, according to the embodiment of the present invention, the data input/output circuit unit internally reflects the data sent from the CPU 100 and returns it to the CPU 100.
100 compares the written data with the inverted data,
Since abnormality detection processing is performed for the unit, the abnormality can be reliably detected even in such an abnormal state, and the abnormality function can be improved. Moreover, early detection is possible.
なお、上記では、データ入出力用回路ユニットの場合に
ついて説明したが、CPU100と共通バスで接続され
るあらゆるプリント基板にも適用6一
可能で、同様の効果がある。Note that although the case of a data input/output circuit unit has been described above, it can also be applied to any printed circuit board connected to the CPU 100 via a common bus, and the same effect can be obtained.
以上説明したように、本発明によれば、とのような以上
状態においてもプリント基板の異常を確実に検出するこ
とができ、異常検出機能の向上と、早期検出を実現でき
るという効果がある。As described above, according to the present invention, it is possible to reliably detect an abnormality in a printed circuit board even in the above conditions, and there is an effect that an abnormality detection function can be improved and early detection can be realized.
第1図はマイクロコンピュータを用いたシステムの構成
図、第2図は本発明のプリント基板の異常検出方法の一
実施例説明するためのデータ人出用回路ユニットのブロ
ック図である。
100:CPU、101 :共通バス。
102:ユニット、200アンドレスバス。
201:データパス、202けデコーダ、203:双方
向ドライバーレシーバ回路。
204:データ保持回路。
7−
第 1 口
斤 2 喝FIG. 1 is a block diagram of a system using a microcomputer, and FIG. 2 is a block diagram of a data output circuit unit for explaining an embodiment of the printed circuit board abnormality detection method of the present invention. 100: CPU, 101: Common bus. 102: Unit, 200 Andres bus. 201: Data path, 202-digit decoder, 203: Bidirectional driver/receiver circuit. 204: Data holding circuit. 7- 1st mouthful 2nd drink
Claims (1)
理装置に共通バスを介して接続された論理基板群のプリ
ント基板の故障診断を行うときに、前記中央処理装置に
、固有アドレスの当該プリント基板に対してデータバス
を介して書き込んだデータと前記プリント基板に書き込
まれたデータを反転させて前記データバスを介して前記
中央処理装置に読み込まれたデータとを比較照合させて
前記プリント基板の異常検出を行うことを特徴とするプ
リント基板の異常検出方法。(1) When diagnosing the failure of a printed circuit board in a group of logical boards connected to the central processing unit of a system using a microcomputer via a common bus, the central processing unit The data written via the data bus and the data written to the printed circuit board are inverted and compared with the data read into the central processing unit via the data bus to detect an abnormality in the printed circuit board. A method for detecting an abnormality in a printed circuit board, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198161A JPS6089993A (en) | 1983-10-21 | 1983-10-21 | Method of detecting malfunction of printed board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198161A JPS6089993A (en) | 1983-10-21 | 1983-10-21 | Method of detecting malfunction of printed board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6089993A true JPS6089993A (en) | 1985-05-20 |
Family
ID=16386473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58198161A Pending JPS6089993A (en) | 1983-10-21 | 1983-10-21 | Method of detecting malfunction of printed board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6089993A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50156839A (en) * | 1974-05-14 | 1975-12-18 | ||
JPS5443646A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Input/output interface diagnostic unit |
-
1983
- 1983-10-21 JP JP58198161A patent/JPS6089993A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50156839A (en) * | 1974-05-14 | 1975-12-18 | ||
JPS5443646A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Input/output interface diagnostic unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5005172A (en) | Diagnostic system in a data processing system | |
US5166503A (en) | IC memory card | |
JPS6089993A (en) | Method of detecting malfunction of printed board | |
KR20080013973A (en) | Method for communication between at least two subscribers of a communication system | |
JPH043282A (en) | Ic card | |
US6642733B1 (en) | Apparatus for indentifying defects in electronic assemblies | |
JPH02173852A (en) | Bus diagnostic device | |
SU1312591A1 (en) | Interface for linking electronic computer with peripheral unit | |
JP2697393B2 (en) | Reset circuit | |
SU783795A2 (en) | Processor | |
JP2980550B2 (en) | Communication device | |
JPH087442Y2 (en) | Input / output device of programmable controller | |
JP2825464B2 (en) | Communication device | |
JPH07152497A (en) | Disk control device | |
JPH0528006A (en) | Microprocessor monitoring circuit | |
JPH02297650A (en) | Receiver | |
JP2640139B2 (en) | Memory card | |
JPH03126149A (en) | Bus system diagnostic system | |
JPH033043A (en) | Semiconductor device | |
JP2725680B2 (en) | Bus error detection circuit | |
KR100538486B1 (en) | Error detecting circuit for storing data in system memory | |
JPH0235340B2 (en) | ||
JPS61160148A (en) | Process data input/output device | |
JPH0415737A (en) | Memory device | |
JPS63208964A (en) | Bus competition detecting system |