JPS6087393A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS6087393A JPS6087393A JP19529583A JP19529583A JPS6087393A JP S6087393 A JPS6087393 A JP S6087393A JP 19529583 A JP19529583 A JP 19529583A JP 19529583 A JP19529583 A JP 19529583A JP S6087393 A JPS6087393 A JP S6087393A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- signal
- transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、同一基板上に形成した複数のトランジスタ素
子をスイッチング素子として液晶を駆動する画像表示装
置に関するものである。
子をスイッチング素子として液晶を駆動する画像表示装
置に関するものである。
液晶による画像表示装置の構成は、同一基板上に互いに
直交するゲート電極群とソース電極群を配列したトラン
ジスタアレイより成り、一画素の構成は第1図に示すよ
うに、トランジスタ(1)、表示電位記憶容量(2)、
表示電極(8)、対向基板電極(4)、一画素分の液晶
(5)、ゲート電極(6)、及びソース電極(ηより成
る。ゲート信号によりオンしたトランジスタは、ソース
信号を表示電極に伝え、液晶の容量及び表示電位記憶容
量に電荷を蓄積し、液晶分子の配列を制御し電気光学的
な変調を与えることで画像を表示する。表示電位記憶容
量は、トランジスタのオフ時のリークによる電荷の放電
からの電位低下を防ぐために充分な値を必要とするが、
このリーク電流が充分低ければ、表示電位記憶容量は小
さな値とするか、除去することができる。
直交するゲート電極群とソース電極群を配列したトラン
ジスタアレイより成り、一画素の構成は第1図に示すよ
うに、トランジスタ(1)、表示電位記憶容量(2)、
表示電極(8)、対向基板電極(4)、一画素分の液晶
(5)、ゲート電極(6)、及びソース電極(ηより成
る。ゲート信号によりオンしたトランジスタは、ソース
信号を表示電極に伝え、液晶の容量及び表示電位記憶容
量に電荷を蓄積し、液晶分子の配列を制御し電気光学的
な変調を与えることで画像を表示する。表示電位記憶容
量は、トランジスタのオフ時のリークによる電荷の放電
からの電位低下を防ぐために充分な値を必要とするが、
このリーク電流が充分低ければ、表示電位記憶容量は小
さな値とするか、除去することができる。
第2図に、第1図−画素の構成の等価回路を示す。一画
素分の液晶(6)は、容量OLOで表され、表示電極(
8)上の液晶配向処理層の容−jl OI、対向基板電
極(4)上の液晶配向1y埋層の容量C!と直列接続さ
れた合成容量はCで、表示電極の電位はVD、対向基板
電極の電位はVCで表されている。
素分の液晶(6)は、容量OLOで表され、表示電極(
8)上の液晶配向処理層の容−jl OI、対向基板電
極(4)上の液晶配向1y埋層の容量C!と直列接続さ
れた合成容量はCで、表示電極の電位はVD、対向基板
電極の電位はVCで表されている。
表示電位記憶容量(2)は容t Os 1片側電極電位
はV、で、OGDはトランジスタ(1)のゲート・ドレ
イン間型なり容量であり、ゲート電極(6)の電位はV
G、ソース電極(ηの電位はVSである。
はV、で、OGDはトランジスタ(1)のゲート・ドレ
イン間型なり容量であり、ゲート電極(6)の電位はV
G、ソース電極(ηの電位はVSである。
ゲート信号VG=Vgによりトランジスタがオンすると
、ソース信号を画素内に伝え、第3図左記のように表示
電極の電位V’D=4として電荷を0、 O8,OGD
に蓄積し、ゲート信号が急峻にVa=Oとなりトランジ
スタがオフすると、第3図右記のように表示電極の電位
は、 従来移動度の比較的低いトランジスタを使用した画像表
示装置では、充分な駆動電流を得るために大きなトラン
ジスタサイズを必要とし、OGDは0に対して無視し僅
ない値となる。そのため充分低いリーク電流であっても
、充分大きなOEIでなければOGDによる表示電極の
電位変化を小さくし得なかった。
、ソース信号を画素内に伝え、第3図左記のように表示
電極の電位V’D=4として電荷を0、 O8,OGD
に蓄積し、ゲート信号が急峻にVa=Oとなりトランジ
スタがオフすると、第3図右記のように表示電極の電位
は、 従来移動度の比較的低いトランジスタを使用した画像表
示装置では、充分な駆動電流を得るために大きなトラン
ジスタサイズを必要とし、OGDは0に対して無視し僅
ない値となる。そのため充分低いリーク電流であっても
、充分大きなOEIでなければOGDによる表示電極の
電位変化を小さくし得なかった。
本発明は、このことに鑑みトランジスタがオンからオフ
に変化後のOGDによる表示電極の電位変化を打消すよ
うな機能を画素に含めた新規な構成の画像表示装置を提
供することを目的とするものである。
に変化後のOGDによる表示電極の電位変化を打消すよ
うな機能を画素に含めた新規な構成の画像表示装置を提
供することを目的とするものである。
その目的を達成するために本発明の画像表示装置は、複
数のトランジスタ素子を形成した基板と、導1!膜を形
成した対向基板間に挾持される液晶を用いて表示を行な
い、ある1行のトランジスタ群をオンさせるゲート信号
か加えられている際、該ゲート信号のオフからオンへの
信号変化に対して、以Sitと逆方向に変化している信
号を容量を介して表示電極に加え、この容量による表示
電極の電位変化によって、OGDによる表示電極の電位
変化を補償することを要旨とする。
数のトランジスタ素子を形成した基板と、導1!膜を形
成した対向基板間に挾持される液晶を用いて表示を行な
い、ある1行のトランジスタ群をオンさせるゲート信号
か加えられている際、該ゲート信号のオフからオンへの
信号変化に対して、以Sitと逆方向に変化している信
号を容量を介して表示電極に加え、この容量による表示
電極の電位変化によって、OGDによる表示電極の電位
変化を補償することを要旨とする。
第4図に本発明の画像表示装置の原理図を示す。第3図
に補償容量CXが付加され、一方の電極は表示′電極、
他方の電極は補償信号の入力電極となっている。ゲート
信号■GかO電位でトランジスタがオフの状態から、V
G =Vgへ信号が変化し、トランジスタをオンさせる
信号が加えられている際、補償信号VHは、ゲート信号
のオフからオンへの変化と同時、若しくは相前後して、
Vn e=Vh −1−VxかもVH=Vhに、ゲート
信号変化に対して逆方向に変化している状態以後を経過
順に第4図に示す(Vg、 Vxは同符号)。
に補償容量CXが付加され、一方の電極は表示′電極、
他方の電極は補償信号の入力電極となっている。ゲート
信号■GかO電位でトランジスタがオフの状態から、V
G =Vgへ信号が変化し、トランジスタをオンさせる
信号が加えられている際、補償信号VHは、ゲート信号
のオフからオンへの変化と同時、若しくは相前後して、
Vn e=Vh −1−VxかもVH=Vhに、ゲート
信号変化に対して逆方向に変化している状態以後を経過
順に第4図に示す(Vg、 Vxは同符号)。
ゲート信号によりトランジスタがオンすると、ソース信
号を画素内に伝え、第4図左記のように表示電極の電位
VD=Vとして電荷を0.O8゜OGD、OXに蓄積し
、ゲート信号が急峻にvG−0となりトランジスタがオ
フすると中記のようにのように補償信号がVH=Vhか
らVH= Vh+Vxに、ゲート信号のオンからオフへ
の電位変化と逆極性で変化すると、 電位変化はOXKより補償され、GGDvg = 0x
VxとなるようにOx、Vxが選ばれるならばVD=V
となる。この補償容量を、液晶を駆動するトランジスタ
のゲート・ドレイン近傍と同等の檜成層で形成し、トラ
ンジスタ近くに配置することにより上記等式は精度良く
満足される。
号を画素内に伝え、第4図左記のように表示電極の電位
VD=Vとして電荷を0.O8゜OGD、OXに蓄積し
、ゲート信号が急峻にvG−0となりトランジスタがオ
フすると中記のようにのように補償信号がVH=Vhか
らVH= Vh+Vxに、ゲート信号のオンからオフへ
の電位変化と逆極性で変化すると、 電位変化はOXKより補償され、GGDvg = 0x
VxとなるようにOx、Vxが選ばれるならばVD=V
となる。この補償容量を、液晶を駆動するトランジスタ
のゲート・ドレイン近傍と同等の檜成層で形成し、トラ
ンジスタ近くに配置することにより上記等式は精度良く
満足される。
第5図にトランジスタの断面構造を、鋲6図に補償容量
の断面構造を示す。第6図において第5図と対応する構
成は同一符号をつけて表わしている。
の断面構造を示す。第6図において第5図と対応する構
成は同一符号をつけて表わしている。
(8)はAl、 Or、 Mo、 Ta等によるゲート
電極、(9)は810x、 5isN4. AI!O3
,Tag’s等のゲート絶縁膜、(10)は)、1.
Hl等のドレイン電極、(11)は(1o)と同材料か
ら成るソース電極、(12)は非晶質S1、多結晶13
1、レーザーアニールされたSi、 Te。
電極、(9)は810x、 5isN4. AI!O3
,Tag’s等のゲート絶縁膜、(10)は)、1.
Hl等のドレイン電極、(11)は(1o)と同材料か
ら成るソース電極、(12)は非晶質S1、多結晶13
1、レーザーアニールされたSi、 Te。
0dSe等の半導体、(13)は(9)に示した材料に
よるゲート絶縁膜若しくは層間絶縁n〜、(14)は(
8)と同電位のゲート電、極若しくはトランジスタ上に
配置した表示電位記憶容量の片側電極、(15)は(9
)に示した材料によるトランジスタ表面保護願であり、
その上部の膜若しくはその膜自体にポリイミド等による
液晶配向処理層が形成されており、(16)はガラス等
の基板である。第6図に示した補償容量は第5図トラン
ジスタのゲート・ドレイン近傍の断面構造における構成
層と同゛等の構成層から成っており、(8)は補償信号
電極、(10)は表示電極に接続される電極、(14)
は(8)と同電位の電極若しくは表示電位記憶容量の片
側電極であり、違いはソースtK@がなく、ゲート・ソ
ース近傍の構成が省かれていることであるが、これは第
5図トランジスタにおいてソース電極のみ省き、ゲート
・ドレイン近傍は同等にして構成しても良い。
よるゲート絶縁膜若しくは層間絶縁n〜、(14)は(
8)と同電位のゲート電、極若しくはトランジスタ上に
配置した表示電位記憶容量の片側電極、(15)は(9
)に示した材料によるトランジスタ表面保護願であり、
その上部の膜若しくはその膜自体にポリイミド等による
液晶配向処理層が形成されており、(16)はガラス等
の基板である。第6図に示した補償容量は第5図トラン
ジスタのゲート・ドレイン近傍の断面構造における構成
層と同゛等の構成層から成っており、(8)は補償信号
電極、(10)は表示電極に接続される電極、(14)
は(8)と同電位の電極若しくは表示電位記憶容量の片
側電極であり、違いはソースtK@がなく、ゲート・ソ
ース近傍の構成が省かれていることであるが、これは第
5図トランジスタにおいてソース電極のみ省き、ゲート
・ドレイン近傍は同等にして構成しても良い。
第、5図において、(14)をゲート電極、(8)を(
14)と同電位のゲート′f!L′@若しくはトランジ
スタ下に配置した表示電位記憶容量の片側電極、(13
)をゲート絶縁膜、(9)をゲート絶縁膜若しくは層間
絶縁膜とし、半導体層(12)を第5図と同位置或いは
(9)と(It)、 (13L (10)間に配置する
ことができ、その場合も補償容量はトランジスタのゲー
ト・ドレイン近傍の断面構造と同等の構成層から成る。
14)と同電位のゲート′f!L′@若しくはトランジ
スタ下に配置した表示電位記憶容量の片側電極、(13
)をゲート絶縁膜、(9)をゲート絶縁膜若しくは層間
絶縁膜とし、半導体層(12)を第5図と同位置或いは
(9)と(It)、 (13L (10)間に配置する
ことができ、その場合も補償容量はトランジスタのゲー
ト・ドレイン近傍の断面構造と同等の構成層から成る。
回路設計的には、補償容量のサイズをトランジスタのゲ
ート・ドレイン近傍のサイズ(特に、ゲート・ゲート絶
縁膜・半導体・ドレインのオーバーラツプサイズ)と同
一にとり、CGD=Cxとし、Vg = VXとする場
合が最も構成しやすい。
ート・ドレイン近傍のサイズ(特に、ゲート・ゲート絶
縁膜・半導体・ドレインのオーバーラツプサイズ)と同
一にとり、CGD=Cxとし、Vg = VXとする場
合が最も構成しやすい。
第7図に本発明の画像表示装置の実施例を示す。第7図
は隣接するJ、J+1行の2画素の構成を表している。
は隣接するJ、J+1行の2画素の構成を表している。
(17)乃至(23)は第1図(1)乃至■に対応し、
新たに補償容量(24)、補償信号型! (25)が伺
加されている。補償容11: (24)は、前述したよ
うにトランジスタ(17〕のゲート・ドレイン間容量と
等しくなるように構成されている。第8図が変化し、そ
のタイミングに合わせてVB、VBの補償信号が変化し
ている。補償信号は、ゲート信号がVgからOとなりト
ランジスタをオンからオフに変化させた後、そのゲート
信号のオンからオフへの電位変化量−Vgと逆極性で等
しいか近傍となるように0からVgに+v6の変化量で
変わることにより、トランジスタのゲート・ドレイン間
容量による表示電、極の電位変化を補償している。ここ
において近傍とは、例えば10%程度の精度で等しいこ
とを示している。
新たに補償容量(24)、補償信号型! (25)が伺
加されている。補償容11: (24)は、前述したよ
うにトランジスタ(17〕のゲート・ドレイン間容量と
等しくなるように構成されている。第8図が変化し、そ
のタイミングに合わせてVB、VBの補償信号が変化し
ている。補償信号は、ゲート信号がVgからOとなりト
ランジスタをオンからオフに変化させた後、そのゲート
信号のオンからオフへの電位変化量−Vgと逆極性で等
しいか近傍となるように0からVgに+v6の変化量で
変わることにより、トランジスタのゲート・ドレイン間
容量による表示電、極の電位変化を補償している。ここ
において近傍とは、例えば10%程度の精度で等しいこ
とを示している。
この実施例において補償信号VH,VHはゲート信号V
G 、 VG の遅延された反転信号とすることができ
る。
G 、 VG の遅延された反転信号とすることができ
る。
第9図に本発明の画像表示装置の他の実施例を示す。第
9図は第7図と同様にして隣接するJ、J+1行の2画
素の構成を表している。
9図は第7図と同様にして隣接するJ、J+1行の2画
素の構成を表している。
(26)乃至(32)は第1図(1)乃至(7)に対応
し、新たに補償容ii: (33)が付加され、トラン
ジスタ(26〕のゲート・ドレイン間容量と等しくなる
ように構成されている。第10図タイミングチャートに
示すように、J−1行のゲート信号VG に続いてJ
、7+z J、、T+1行のゲート信号VG、VC) が変化して
おり、ある1行の画素群の補償信号電極が隣接する行の
トランジスタ群のゲート電析によって兼ねられている。
し、新たに補償容ii: (33)が付加され、トラン
ジスタ(26〕のゲート・ドレイン間容量と等しくなる
ように構成されている。第10図タイミングチャートに
示すように、J−1行のゲート信号VG に続いてJ
、7+z J、、T+1行のゲート信号VG、VC) が変化して
おり、ある1行の画素群の補償信号電極が隣接する行の
トランジスタ群のゲート電析によって兼ねられている。
即ち、ある1行のグー)を極はトランジスタをオン・オ
フさせる信号と、隣接する行の画素群の表示電極の電位
を補償する信号とを共通に伝えるようになっている。J
行のゲート信号VGがOからVgになりトランジスタが
オンすると、隣接するJ−1行のゲート信5 号が−Vgとなり、vGか−Vgとなってトランジ−1 スタがオフした後、vG は0になり、トランジスタが
オンからオフに変化した後のOGDによる電位変化 ■ルが−VgからOになると0()Dによる電位変化は
Oとなる。VGもまた隣接するJ+1行の表示電極の電
位を補償する信号電4夕を兼ねているJ 。
フさせる信号と、隣接する行の画素群の表示電極の電位
を補償する信号とを共通に伝えるようになっている。J
行のゲート信号VGがOからVgになりトランジスタが
オンすると、隣接するJ−1行のゲート信5 号が−Vgとなり、vGか−Vgとなってトランジ−1 スタがオフした後、vG は0になり、トランジスタが
オンからオフに変化した後のOGDによる電位変化 ■ルが−VgからOになると0()Dによる電位変化は
Oとなる。VGもまた隣接するJ+1行の表示電極の電
位を補償する信号電4夕を兼ねているJ 。
ためにVaかVgでトランジスタをオンさせた後、オフ
は0を過ぎ−Vgで行なわれている。この信号は後にO
にもどるので、トランジスタのOGDによる電位変化は
オフを0で達成したこととと同等になる。ただし、トラ
ンジスタはゲート電位が0から−Vgで等しくオフ状態
になっていることが必要である。勿論VG、VG、■G
等のゲート信号は、Vgから0になることによりトラン
ジスタをオンからオフに変化させ、0状態をとった後に
、0から−Vgに変化させるように、第10図信号を与
えても良い。
は0を過ぎ−Vgで行なわれている。この信号は後にO
にもどるので、トランジスタのOGDによる電位変化は
オフを0で達成したこととと同等になる。ただし、トラ
ンジスタはゲート電位が0から−Vgで等しくオフ状態
になっていることが必要である。勿論VG、VG、■G
等のゲート信号は、Vgから0になることによりトラン
ジスタをオンからオフに変化させ、0状態をとった後に
、0から−Vgに変化させるように、第10図信号を与
えても良い。
第11図に本発明の第7図に示し、た実施例の平面図を
示す。(34)、 (35)、 (36)、 (37)
は、トランジスタのゲート電極、ドレイン電極、ソース
電極、半導体層であり、隣接する(38L (39L
(40)は補償容量の信号電極、トランジスタのドレイ
ン電極及び表示電極との共通接続電極、半導体層であり
、補償容量はトランジスタのゲート・ドレイン近傍と同
等の構成層・サイズを有している。(41)は工n*o
x、 5n01等による透明な表示電極(43)と(3
5)、 (39)とのコンタクト部分、(4・)は容量
形成用の絶縁膜を介して表示電極下に設けられた表示電
位記憶容量の片側電極であり、In++ox、 Sno
w等により形成される。(34L (38)は第5,6
図(8L (14)のように構成することができ、半導
体層への遮光をすることができる。
示す。(34)、 (35)、 (36)、 (37)
は、トランジスタのゲート電極、ドレイン電極、ソース
電極、半導体層であり、隣接する(38L (39L
(40)は補償容量の信号電極、トランジスタのドレイ
ン電極及び表示電極との共通接続電極、半導体層であり
、補償容量はトランジスタのゲート・ドレイン近傍と同
等の構成層・サイズを有している。(41)は工n*o
x、 5n01等による透明な表示電極(43)と(3
5)、 (39)とのコンタクト部分、(4・)は容量
形成用の絶縁膜を介して表示電極下に設けられた表示電
位記憶容量の片側電極であり、In++ox、 Sno
w等により形成される。(34L (38)は第5,6
図(8L (14)のように構成することができ、半導
体層への遮光をすることができる。
第12図に本発明の第9図に示した実施例の平面図を示
す。(44L (45L (46)、 (47)は、ト
ランジスタのゲート電極、ドレイン電極、ソース電極、
半導体層であり、隣接するゲート電極(48)は補償信
号電極となっており、(49)l (50)は補償容量
の表示電極との共通接続電極、半導体層であり、この補
償容量はトランジスタのゲート・ドレイン近傍と同等の
構成層・サイズを有している。(51)はIn2O5,
SnO2等によるa、qな表示電極(54)と(45)
とのコンタクト部分、(52〕は(54)と(49)と
のコンタクト部分、(53)は容量形成用の絶縁膜を介
して表示電極下に設けられた表示電位記憶容量の片側電
極であり、工nzOa、 SnO2等により形成される
。第11図の例と同様にして(44) l (4B)は
第5,6し+ (8)、 (14)のよ)に構成するこ
とができ、半導体層への遮光をすることができる。
す。(44L (45L (46)、 (47)は、ト
ランジスタのゲート電極、ドレイン電極、ソース電極、
半導体層であり、隣接するゲート電極(48)は補償信
号電極となっており、(49)l (50)は補償容量
の表示電極との共通接続電極、半導体層であり、この補
償容量はトランジスタのゲート・ドレイン近傍と同等の
構成層・サイズを有している。(51)はIn2O5,
SnO2等によるa、qな表示電極(54)と(45)
とのコンタクト部分、(52〕は(54)と(49)と
のコンタクト部分、(53)は容量形成用の絶縁膜を介
して表示電極下に設けられた表示電位記憶容量の片側電
極であり、工nzOa、 SnO2等により形成される
。第11図の例と同様にして(44) l (4B)は
第5,6し+ (8)、 (14)のよ)に構成するこ
とができ、半導体層への遮光をすることができる。
以上、画像表示装置の&動力式、画素の構成・構造を辿
じて駁、明したように本発明はトランジスタを駆動する
ゲート信号に対して、逆方向に変化する信号を容量を介
して表示電極に加え、トランジスタのゲート・ドレイン
間容量による表示電極の電位変化を補償する機能を画素
に有することにより、品質の良い画1&界示装恒−を実
現したものである。
じて駁、明したように本発明はトランジスタを駆動する
ゲート信号に対して、逆方向に変化する信号を容量を介
して表示電極に加え、トランジスタのゲート・ドレイン
間容量による表示電極の電位変化を補償する機能を画素
に有することにより、品質の良い画1&界示装恒−を実
現したものである。
本発明によると、トランジスタのゲート・ドレイン間容
量による表示電極の電位変化は、補償容量により打消さ
れるので、ゲート・ドレインのオーバラップサイズに余
裕をもたせることができ、構造上半導体層への充分な遮
光をすることができる。トランジスタのリーク電流が充
分低ければ、表示電位記憶容量を必要に応じて小さくし
、方式によっては除去することが可能であり、また、移
動度の高いトランジスタでも、この構成を応用すれば優
れた品質の表示か得られる。
量による表示電極の電位変化は、補償容量により打消さ
れるので、ゲート・ドレインのオーバラップサイズに余
裕をもたせることができ、構造上半導体層への充分な遮
光をすることができる。トランジスタのリーク電流が充
分低ければ、表示電位記憶容量を必要に応じて小さくし
、方式によっては除去することが可能であり、また、移
動度の高いトランジスタでも、この構成を応用すれば優
れた品質の表示か得られる。
実施例において、補償容量Cxはトランジスタのゲート
・ドレイン間容i 0GDと等しくなるように構成され
ているが、CXはOGDの実数N倍となるように配置し
、補償信号変化i4xは、ゲート信号変化iVgの実数
N分の1にすることができる。
・ドレイン間容i 0GDと等しくなるように構成され
ているが、CXはOGDの実数N倍となるように配置し
、補償信号変化i4xは、ゲート信号変化iVgの実数
N分の1にすることができる。
更に表示電位記憶容量の片側電極電位v1は対向基板型
2極の電位Vcと接続する他には、固定電位例えばO,
Vgに設定するか、行毎に近傍のゲート電極に接続され
る。
2極の電位Vcと接続する他には、固定電位例えばO,
Vgに設定するか、行毎に近傍のゲート電極に接続され
る。
表示方式としては単色、多色の表示で、反射型・透過型
いずれにも適用できる画像表示装置を提供するものであ
る。
いずれにも適用できる画像表示装置を提供するものであ
る。
第3図は第1図−画素の構成の表示電極の電位変化の説
明図。 第4図は本発明の画像表示装置の原理図。 第5図はトランジスタの断面構造図。 ン 第10図は第9図実施例のタイミングチャート。 第11図は第7図実施例の平面図。 第12図は第9図実施例の平面図。 1.17.26・・・トランジスタ 2.18.27・・・表示電位記憶容量3.19.28
・・・表示電極 4.20.29・・・対向基板電極 5.21.30・・・−画累分の液晶 6.22.31・・・ゲート電極 7.23.32・・・ソース電極 24、33 ・・・補償容量 25 ・・・補償信号電極 才l )A 才2)覇 才3)覇 才4)II。 第51fi 才6 順 ′77用 才6)可 −A−9ff 才10屑 手続補正書 昭和58年12月ノ3日 #詐庁長官若杉和夫殿 1、事件の表示 昭和58年特許願第195295号 2、発明の名称 画像表示装置 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目1番2号名称 (
004)旭硝子株式会社 4、代理人 5、補正命令の日イリ 自発補正 8、補正により増加する発明の数 なし7、補正の対象 (1)明細書の発明の詳細な説明の欄 (2)図面 8、補正の内容 (1)明細書第11頁第11行「とと同等になる。」を
「と同等になる6」に補正する。 (2)図面の第3図、第4図及び第7図を別紙のとおり
補正する。 8、添付書類 図面(第3図、第4図及び第7図) 1通以上 茅 3 )ffi □二W工剖 s+ctxo+ /。 ム
明図。 第4図は本発明の画像表示装置の原理図。 第5図はトランジスタの断面構造図。 ン 第10図は第9図実施例のタイミングチャート。 第11図は第7図実施例の平面図。 第12図は第9図実施例の平面図。 1.17.26・・・トランジスタ 2.18.27・・・表示電位記憶容量3.19.28
・・・表示電極 4.20.29・・・対向基板電極 5.21.30・・・−画累分の液晶 6.22.31・・・ゲート電極 7.23.32・・・ソース電極 24、33 ・・・補償容量 25 ・・・補償信号電極 才l )A 才2)覇 才3)覇 才4)II。 第51fi 才6 順 ′77用 才6)可 −A−9ff 才10屑 手続補正書 昭和58年12月ノ3日 #詐庁長官若杉和夫殿 1、事件の表示 昭和58年特許願第195295号 2、発明の名称 画像表示装置 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目1番2号名称 (
004)旭硝子株式会社 4、代理人 5、補正命令の日イリ 自発補正 8、補正により増加する発明の数 なし7、補正の対象 (1)明細書の発明の詳細な説明の欄 (2)図面 8、補正の内容 (1)明細書第11頁第11行「とと同等になる。」を
「と同等になる6」に補正する。 (2)図面の第3図、第4図及び第7図を別紙のとおり
補正する。 8、添付書類 図面(第3図、第4図及び第7図) 1通以上 茅 3 )ffi □二W工剖 s+ctxo+ /。 ム
Claims (1)
- 【特許請求の範囲】 (1) 複数のトランジスタ素子を形成した基板と、導
電膜を形成した対向基板間に挾持される液晶を用いて表
示を行ない1、ある1行の)2ンジスタ群をオンさせる
ゲート信号が加えられている際、該ゲート信号変化に対
し逆方向に変化している信号を容量を介して表示電極に
加えることを特徴とする画像表示装置。 (2) 逆方向に変化している信号の入る容量は、液晶
を駆動するトランジスタのゲート・ドレイン近傍と同等
の構成層から成ることを特徴とする特許請求の範囲第1
項記載の画像表示装置。 (8)逆方向に変化している信号は、ゲート信号がトラ
ンジスタをオンからオフに変化させた後、そのゲート信
号のオンからオフへの電位変化量と逆極性で等しいか近
傍となるような信号であることを特徴とする特許請求の
範囲第1項記載の画像表示装置。 (a ある1行のトランジスタ群をオンさせるゲート信
号と逆方向で容量を介して表示電極に加えられる信号の
電極は、隣接する行のトランジスタ群のゲート電極であ
ることを特徴とする特許請求の範囲第1項乃至第3項の
いずれか1項記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19529583A JPS6087393A (ja) | 1983-10-20 | 1983-10-20 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19529583A JPS6087393A (ja) | 1983-10-20 | 1983-10-20 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6087393A true JPS6087393A (ja) | 1985-05-17 |
Family
ID=16338776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19529583A Pending JPS6087393A (ja) | 1983-10-20 | 1983-10-20 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6087393A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6426822A (en) * | 1987-04-20 | 1989-01-30 | Hitachi Ltd | Liquid crystal display device and driving method thereof |
JP2000163015A (ja) * | 1998-11-25 | 2000-06-16 | Lucent Technol Inc | 組織的なスマ―ト画素を備えた表示装置 |
JP2015145886A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Joled | 表示装置および表示方法 |
-
1983
- 1983-10-20 JP JP19529583A patent/JPS6087393A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6426822A (en) * | 1987-04-20 | 1989-01-30 | Hitachi Ltd | Liquid crystal display device and driving method thereof |
JP2000163015A (ja) * | 1998-11-25 | 2000-06-16 | Lucent Technol Inc | 組織的なスマ―ト画素を備えた表示装置 |
JP2015145886A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Joled | 表示装置および表示方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW432061B (en) | Lactams | |
EP0661581A1 (en) | Active matrix type liquid crystal display apparatus | |
JPH04233516A (ja) | アクティブマトリクス液晶表示装置 | |
KR101540072B1 (ko) | 액정표시장치 | |
KR101061846B1 (ko) | 표시 장치용 구동 장치 | |
JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
JPH07311390A (ja) | 液晶表示装置 | |
JP3292520B2 (ja) | 液晶表示装置 | |
KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
US7859502B2 (en) | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus | |
US20220157268A1 (en) | Array substrate, display device and driving method thereof | |
JPS6087393A (ja) | 画像表示装置 | |
JPH0473929B2 (ja) | ||
JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
KR19990052286A (ko) | 액정 표시 장치 | |
JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
JPH01140129A (ja) | 液晶表示装置およびその駆動方法 | |
JPH04349430A (ja) | アクティブマトリクス型液晶表示装置 | |
KR100430086B1 (ko) | 액정패널 및 그 제조방법 | |
JP3637909B2 (ja) | 液晶装置の駆動方法 | |
JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 |