JPS6087393A - Image display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、同一基板上に形成した複数のトランジスタ素
子をスイッチング素子として液晶を駆動する画像表示装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display device that drives liquid crystal using a plurality of transistor elements formed on the same substrate as switching elements.

液晶による画像表示装置の構成は、同一基板上に互いに
直交するゲート電極群とソース電極群を配列したトラン
ジスタアレイより成り、一画素の構成は第１図に示すよ
うに、トランジスタ（１）、表示電位記憶容量（２）、
表示電極（８）、対向基板電極（４）、一画素分の液晶
（５）、ゲート電極（６）、及びソース電極（ηより成
る。ゲート信号によりオンしたトランジスタは、ソース
信号を表示電極に伝え、液晶の容量及び表示電位記憶容
量に電荷を蓄積し、液晶分子の配列を制御し電気光学的
な変調を与えることで画像を表示する。表示電位記憶容
量は、トランジスタのオフ時のリークによる電荷の放電
からの電位低下を防ぐために充分な値を必要とするが、
このリーク電流が充分低ければ、表示電位記憶容量は小
さな値とするか、除去することができる。The structure of a liquid crystal image display device consists of a transistor array in which a group of gate electrodes and a group of source electrodes are arranged orthogonally to each other on the same substrate.The structure of one pixel is as shown in FIG. Potential storage capacity (2),
Consists of a display electrode (8), a counter substrate electrode (4), a liquid crystal for one pixel (5), a gate electrode (6), and a source electrode (η. The transistor turned on by the gate signal transfers the source signal to the display electrode. The display potential storage capacity is increased by leakage when the transistor is off. A sufficient value is required to prevent potential drop from charge discharge, but
If this leakage current is sufficiently low, the display potential storage capacity can be reduced to a small value or eliminated.

第２図に、第１図−画素の構成の等価回路を示す。一画
素分の液晶（６）は、容量ＯＬＯで表され、表示電極（
８）上の液晶配向処理層の容−ｊｌ　ＯＩ、対向基板電
極（４）上の液晶配向１ｙ埋層の容量Ｃ！と直列接続さ
れた合成容量はＣで、表示電極の電位はＶＤ、対向基板
電極の電位はＶＣで表されている。FIG. 2 shows an equivalent circuit of the pixel configuration in FIG. 1. The liquid crystal (6) for one pixel is represented by a capacitance OLO, and the display electrode (
8) Capacity of the upper liquid crystal alignment treatment layer -jl OI, capacitance C of the liquid crystal alignment layer 1y buried layer on the counter substrate electrode (4)! The combined capacitance connected in series is C, the potential of the display electrode is VD, and the potential of the counter substrate electrode is VC.

表示電位記憶容量（２）は容ｔ　Ｏｓ　１片側電極電位
はＶ、で、ＯＧＤはトランジスタ（１）のゲート・ドレ
イン間型なり容量であり、ゲート電極（６）の電位はＶ
Ｇ、ソース電極（ηの電位はＶＳである。The display potential storage capacitor (2) has a capacity t Os 1, where the electrode potential on one side is V, OGD is the gate-drain type capacitance of the transistor (1), and the potential of the gate electrode (6) is V.
G, source electrode (the potential of η is VS;

ゲート信号ＶＧ＝Ｖｇによりトランジスタがオンすると
、ソース信号を画素内に伝え、第３図左記のように表示
電極の電位Ｖ’Ｄ＝４として電荷を０、　Ｏ８，ＯＧＤ
に蓄積し、ゲート信号が急峻にＶａ＝Ｏとなりトランジ
スタがオフすると、第３図右記のように表示電極の電位
は、 従来移動度の比較的低いトランジスタを使用した画像表
示装置では、充分な駆動電流を得るために大きなトラン
ジスタサイズを必要とし、ＯＧＤは０に対して無視し僅
ない値となる。そのため充分低いリーク電流であっても
、充分大きなＯＥＩでなければＯＧＤによる表示電極の
電位変化を小さくし得なかった。When the transistor is turned on by the gate signal VG=Vg, the source signal is transmitted into the pixel, and the display electrode potential V'D=4 as shown on the left in FIG.
When the gate signal suddenly becomes Va=O and the transistor is turned off, the potential of the display electrode changes as shown on the right in Figure 3. In conventional image display devices that use transistors with relatively low mobility, sufficient drive A large transistor size is required to obtain current, and OGD is a negligible value with respect to 0. Therefore, even if the leakage current is sufficiently low, it is not possible to reduce the change in potential of the display electrode due to OGD unless the OEI is sufficiently large.

本発明は、このことに鑑みトランジスタがオンからオフ
に変化後のＯＧＤによる表示電極の電位変化を打消すよ
うな機能を画素に含めた新規な構成の画像表示装置を提
供することを目的とするものである。In view of this, an object of the present invention is to provide an image display device with a novel configuration in which a pixel includes a function of canceling the change in potential of a display electrode due to OGD after a transistor changes from on to off. It is something.

その目的を達成するために本発明の画像表示装置は、複
数のトランジスタ素子を形成した基板と、導１！膜を形
成した対向基板間に挾持される液晶を用いて表示を行な
い、ある１行のトランジスタ群をオンさせるゲート信号
か加えられている際、該ゲート信号のオフからオンへの
信号変化に対して、以Ｓｉｔと逆方向に変化している信
号を容量を介して表示電極に加え、この容量による表示
電極の電位変化によって、ＯＧＤによる表示電極の電位
変化を補償することを要旨とする。To achieve this objective, the image display device of the present invention includes a substrate on which a plurality of transistor elements are formed, a conductor 1! Display is performed using a liquid crystal sandwiched between opposing substrates on which a film is formed, and when a gate signal is applied to turn on a group of transistors in a certain row, a signal change from OFF to ON of the gate signal is detected. The gist of the present invention is to apply a signal changing in the opposite direction to Sit to the display electrode via a capacitor, and compensate for the potential change in the display electrode due to OGD by the potential change in the display electrode due to this capacitance.

第４図に本発明の画像表示装置の原理図を示す。第３図
に補償容量ＣＸが付加され、一方の電極は表示′電極、
他方の電極は補償信号の入力電極となっている。ゲート
信号■ＧかＯ電位でトランジスタがオフの状態から、Ｖ
Ｇ　＝Ｖｇへ信号が変化し、トランジスタをオンさせる
信号が加えられている際、補償信号ＶＨは、ゲート信号
のオフからオンへの変化と同時、若しくは相前後して、
Ｖｎ　ｅ＝Ｖｈ　−１−ＶｘかもＶＨ＝Ｖｈに、ゲート
信号変化に対して逆方向に変化している状態以後を経過
順に第４図に示す（Ｖｇ、　Ｖｘは同符号）。FIG. 4 shows a principle diagram of the image display device of the present invention. A compensation capacitor CX is added to Fig. 3, and one electrode is the display 'electrode,
The other electrode serves as an input electrode for the compensation signal. Gate signal ■From the state where the transistor is off at G or O potential, V
When the signal changes to G = Vg and a signal to turn on the transistor is applied, the compensation signal VH changes at the same time as the gate signal changes from off to on, or around the same time,
The state in which Vne=Vh -1-Vx or VH=Vh changes in the opposite direction to the gate signal change is shown in FIG. 4 in the order of progress (Vg and Vx have the same sign).

ゲート信号によりトランジスタがオンすると、ソース信
号を画素内に伝え、第４図左記のように表示電極の電位
ＶＤ＝Ｖとして電荷を０．Ｏ８゜ＯＧＤ、ＯＸに蓄積し
、ゲート信号が急峻にｖＧ−０となりトランジスタがオ
フすると中記のようにのように補償信号がＶＨ＝Ｖｈか
らＶＨ＝　Ｖｈ＋Ｖｘに、ゲート信号のオンからオフへ
の電位変化と逆極性で変化すると、 電位変化はＯＸＫより補償され、ＧＧＤｖｇ　＝　０ｘ
ＶｘとなるようにＯｘ、Ｖｘが選ばれるならばＶＤ＝Ｖ
となる。この補償容量を、液晶を駆動するトランジスタ
のゲート・ドレイン近傍と同等の檜成層で形成し、トラ
ンジスタ近くに配置することにより上記等式は精度良く
満足される。When the transistor is turned on by the gate signal, the source signal is transmitted into the pixel, and as shown on the left in FIG. 4, the potential of the display electrode is set to VD=V, and the charge is reduced to 0. When O8゜OGD and OX accumulate, and the gate signal suddenly becomes vG-0 and the transistor turns off, the compensation signal changes from VH=Vh to VH=Vh+Vx, and the gate signal changes from on to off, as shown below. When the potential changes with the opposite polarity, the potential change is compensated by OXK, and GGDvg = 0x
If Ox and Vx are selected so that Vx, then VD=V
becomes. The above equation can be satisfied with high accuracy by forming this compensation capacitor with a cypress layer similar to that near the gate and drain of the transistor that drives the liquid crystal, and placing it near the transistor.

第５図にトランジスタの断面構造を、鋲６図に補償容量
の断面構造を示す。第６図において第５図と対応する構
成は同一符号をつけて表わしている。FIG. 5 shows the cross-sectional structure of the transistor, and FIG. 6 shows the cross-sectional structure of the compensation capacitor. In FIG. 6, components corresponding to those in FIG. 5 are denoted by the same reference numerals.

（８）はＡｌ、　Ｏｒ、　Ｍｏ、　Ｔａ等によるゲート
電極、（９）は８１０ｘ、　５ｉｓＮ４．　ＡＩ！Ｏ３
，Ｔａｇ’ｓ等のゲート絶縁膜、（１０）は）、１．　
Ｈｌ等のドレイン電極、（１１）は（１ｏ）と同材料か
ら成るソース電極、（１２）は非晶質Ｓ１、多結晶１３
１、レーザーアニールされたＳｉ、　Ｔｅ。(8) is a gate electrode made of Al, Or, Mo, Ta, etc., (9) is 810x, 5isN4. AI! O3
, Tag's, etc. gate insulating film, (10)), 1.
Drain electrode such as Hl, (11) is a source electrode made of the same material as (1o), (12) is amorphous S1, polycrystalline 13
1. Laser annealed Si, Te.

０ｄＳｅ等の半導体、（１３）は（９）に示した材料に
よるゲート絶縁膜若しくは層間絶縁ｎ〜、（１４）は（
８）と同電位のゲート電、極若しくはトランジスタ上に
配置した表示電位記憶容量の片側電極、（１５）は（９
）に示した材料によるトランジスタ表面保護願であり、
その上部の膜若しくはその膜自体にポリイミド等による
液晶配向処理層が形成されており、（１６）はガラス等
の基板である。第６図に示した補償容量は第５図トラン
ジスタのゲート・ドレイン近傍の断面構造における構成
層と同゛等の構成層から成っており、（８）は補償信号
電極、（１０）は表示電極に接続される電極、（１４）
は（８）と同電位の電極若しくは表示電位記憶容量の片
側電極であり、違いはソースｔＫ＠がなく、ゲート・ソ
ース近傍の構成が省かれていることであるが、これは第
５図トランジスタにおいてソース電極のみ省き、ゲート
・ドレイン近傍は同等にして構成しても良い。A semiconductor such as 0dSe, (13) is a gate insulating film or interlayer insulation n~ made of the material shown in (9), and (14) is (
One side electrode of the display potential storage capacitor placed on the gate electrode, pole or transistor with the same potential as (8), (15) is (9)
) is an application for transistor surface protection using the materials shown in
A liquid crystal alignment treatment layer made of polyimide or the like is formed on the upper film or the film itself, and (16) is a substrate made of glass or the like. The compensation capacitor shown in FIG. 6 consists of the same constituent layers as those in the cross-sectional structure near the gate and drain of the transistor in FIG. 5, where (8) is the compensation signal electrode, and (10) is the display electrode. an electrode connected to (14)
is an electrode with the same potential as (8) or one side electrode of the display potential storage capacitor.The difference is that there is no source tK@ and the structure near the gate and source is omitted. In this case, only the source electrode may be omitted, and the vicinity of the gate and drain may be made the same.

第、５図において、（１４）をゲート電極、（８）を（
１４）と同電位のゲート′ｆ！Ｌ′＠若しくはトランジ
スタ下に配置した表示電位記憶容量の片側電極、（１３
）をゲート絶縁膜、（９）をゲート絶縁膜若しくは層間
絶縁膜とし、半導体層（１２）を第５図と同位置或いは
（９）と（Ｉｔ）、　（１３Ｌ　（１０）間に配置する
ことができ、その場合も補償容量はトランジスタのゲー
ト・ドレイン近傍の断面構造と同等の構成層から成る。In Fig. 5, (14) is the gate electrode, (8) is (
14) Gate 'f!' at the same potential as L'@ or one side electrode of the display potential storage capacitor placed under the transistor, (13
) is a gate insulating film, (9) is a gate insulating film or an interlayer insulating film, and the semiconductor layer (12) is placed at the same position as in FIG. 5 or between (9) and (It), (13L (10)). Even in that case, the compensation capacitor is composed of layers that have the same cross-sectional structure near the gate and drain of the transistor.

回路設計的には、補償容量のサイズをトランジスタのゲ
ート・ドレイン近傍のサイズ（特に、ゲート・ゲート絶
縁膜・半導体・ドレインのオーバーラツプサイズ）と同
一にとり、ＣＧＤ＝Ｃｘとし、Ｖｇ　＝　ＶＸとする場
合が最も構成しやすい。In terms of circuit design, the size of the compensation capacitor is the same as the size near the gate and drain of the transistor (especially the overlap size of the gate, gate insulating film, semiconductor, and drain), CGD = Cx, and Vg = VX. It is easiest to configure if

第７図に本発明の画像表示装置の実施例を示す。第７図
は隣接するＪ、Ｊ＋１行の２画素の構成を表している。FIG. 7 shows an embodiment of the image display device of the present invention. FIG. 7 shows the configuration of two pixels in adjacent rows J and J+1.

（１７）乃至（２３）は第１図（１）乃至■に対応し、
新たに補償容量（２４）、補償信号型！　（２５）が伺
加されている。補償容１１：　（２４）は、前述したよ
うにトランジスタ（１７〕のゲート・ドレイン間容量と
等しくなるように構成されている。第８図が変化し、そ
のタイミングに合わせてＶＢ、ＶＢの補償信号が変化し
ている。補償信号は、ゲート信号がＶｇからＯとなりト
ランジスタをオンからオフに変化させた後、そのゲート
信号のオンからオフへの電位変化量−Ｖｇと逆極性で等
しいか近傍となるように０からＶｇに＋ｖ６の変化量で
変わることにより、トランジスタのゲート・ドレイン間
容量による表示電、極の電位変化を補償している。ここ
において近傍とは、例えば１０％程度の精度で等しいこ
とを示している。(17) to (23) correspond to FIG. 1 (1) to ■,
New compensation capacity (24), compensation signal type! (25) has been added. Compensation capacitance 11: (24) is configured to be equal to the gate-drain capacitance of the transistor (17) as described above. Figure 8 changes, and the compensation of VB and VB is adjusted according to the timing. The signal is changing. After the gate signal changes from Vg to O and changes the transistor from on to off, the compensation signal is the amount of potential change from on to off of the gate signal - Vg and is equal to or close to the opposite polarity. By changing from 0 to Vg with a change amount of +v6, it compensates for the potential change of the display electrode and pole due to the capacitance between the gate and drain of the transistor.Here, the neighborhood means, for example, an accuracy of about 10%. shows that they are equal.

この実施例において補償信号ＶＨ，ＶＨはゲート信号Ｖ
Ｇ　、　ＶＧ　の遅延された反転信号とすることができ
る。In this embodiment, the compensation signals VH and VH are the gate signal V
G and VG may be delayed inverse signals.

第９図に本発明の画像表示装置の他の実施例を示す。第
９図は第７図と同様にして隣接するＪ、Ｊ＋１行の２画
素の構成を表している。FIG. 9 shows another embodiment of the image display device of the present invention. FIG. 9 shows the configuration of two pixels in adjacent rows J and J+1 in the same way as FIG. 7.

（２６）乃至（３２）は第１図（１）乃至（７）に対応
し、新たに補償容ｉｉ：　（３３）が付加され、トラン
ジスタ（２６〕のゲート・ドレイン間容量と等しくなる
ように構成されている。第１０図タイミングチャートに
示すように、Ｊ−１行のゲート信号ＶＧ　に続いてＪ　
、７＋ｚ Ｊ、、Ｔ＋１行のゲート信号ＶＧ、ＶＣ）　が変化して
おり、ある１行の画素群の補償信号電極が隣接する行の
トランジスタ群のゲート電析によって兼ねられている。(26) to (32) correspond to FIG. 1 (1) to (7), and a new compensation capacitance ii: (33) is added to make it equal to the gate-drain capacitance of the transistor (26). As shown in the timing chart of FIG. 10, the gate signal VG of row J-1 is followed by
, 7+z J, , T+1 row gate signals VG, VC) are changed, and the compensation signal electrode of a pixel group in one row is also used as the gate electrode of the transistor group in an adjacent row.

即ち、ある１行のグー）を極はトランジスタをオン・オ
フさせる信号と、隣接する行の画素群の表示電極の電位
を補償する信号とを共通に伝えるようになっている。Ｊ
行のゲート信号ＶＧがＯからＶｇになりトランジスタが
オンすると、隣接するＪ−１行のゲート信５ 号が−Ｖｇとなり、ｖＧか−Ｖｇとなってトランジ−１ スタがオフした後、ｖＧ　は０になり、トランジスタが
オンからオフに変化した後のＯＧＤによる電位変化 ■ルが−ＶｇからＯになると０（）Ｄによる電位変化は
Ｏとなる。ＶＧもまた隣接するＪ＋１行の表示電極の電
位を補償する信号電４夕を兼ねているＪ　。That is, the poles of one row commonly transmit signals for turning on and off transistors and signals for compensating the potentials of display electrodes of pixel groups in adjacent rows. J
When the gate signal VG of the row changes from O to Vg and the transistor turns on, the gate signal 5 of the adjacent row J-1 becomes -Vg, and after vG becomes -Vg and the transistor 1 turns off, vG becomes 0 and the potential change due to OGD after the transistor changes from on to off. VG also serves as a signal voltage for compensating the potential of the display electrode in the adjacent row J+1.

ためにＶａかＶｇでトランジスタをオンさせた後、オフ
は０を過ぎ−Ｖｇで行なわれている。この信号は後にＯ
にもどるので、トランジスタのＯＧＤによる電位変化は
オフを０で達成したこととと同等になる。ただし、トラ
ンジスタはゲート電位が０から−Ｖｇで等しくオフ状態
になっていることが必要である。勿論ＶＧ、ＶＧ、■Ｇ
等のゲート信号は、Ｖｇから０になることによりトラン
ジスタをオンからオフに変化させ、０状態をとった後に
、０から−Ｖｇに変化させるように、第１０図信号を与
えても良い。Therefore, after the transistor is turned on at Va or Vg, it is turned off at -Vg, which is past 0. This signal was later changed to O
Therefore, the potential change due to the OGD of the transistor is equivalent to achieving an off state of 0. However, it is necessary for the transistor to be in an off state equally between gate potentials of 0 and -Vg. Of course VG, VG, ■G
The gate signal shown in FIG. 10 may be applied to change the transistor from on to off by changing from Vg to 0, and then change from 0 to -Vg after taking the 0 state.

第１１図に本発明の第７図に示し、た実施例の平面図を
示す。（３４）、　（３５）、　（３６）、　（３７）
は、トランジスタのゲート電極、ドレイン電極、ソース
電極、半導体層であり、隣接する（３８Ｌ　（３９Ｌ　
（４０）は補償容量の信号電極、トランジスタのドレイ
ン電極及び表示電極との共通接続電極、半導体層であり
、補償容量はトランジスタのゲート・ドレイン近傍と同
等の構成層・サイズを有している。（４１）は工ｎ＊ｏ
ｘ、　５ｎ０１等による透明な表示電極（４３）と（３
５）、　（３９）とのコンタクト部分、（４・）は容量
形成用の絶縁膜を介して表示電極下に設けられた表示電
位記憶容量の片側電極であり、Ｉｎ＋＋ｏｘ、　Ｓｎｏ
ｗ等により形成される。（３４Ｌ　（３８）は第５，６
図（８Ｌ　（１４）のように構成することができ、半導
体層への遮光をすることができる。FIG. 11 shows a plan view of the embodiment shown in FIG. 7 of the present invention. (34), (35), (36), (37)
are the gate electrode, drain electrode, source electrode, and semiconductor layer of the transistor, which are adjacent to each other (38L (39L
(40) is a signal electrode of the compensation capacitor, a common connection electrode with the drain electrode of the transistor and the display electrode, and a semiconductor layer, and the compensation capacitor has the same constituent layers and size as the vicinity of the gate and drain of the transistor. (41) is engineering n*o
Transparent display electrodes (43) and (3
5), the contact part with (39), (4.) is one side electrode of the display potential storage capacitor provided under the display electrode via an insulating film for capacitor formation, and is made of In++ox, Sno.
It is formed by w etc. (34L (38) is the fifth and sixth
It can be configured as shown in FIG. 8L (14), and the semiconductor layer can be shielded from light.

第１２図に本発明の第９図に示した実施例の平面図を示
す。（４４Ｌ　（４５Ｌ　（４６）、　（４７）は、ト
ランジスタのゲート電極、ドレイン電極、ソース電極、
半導体層であり、隣接するゲート電極（４８）は補償信
号電極となっており、（４９）ｌ　（５０）は補償容量
の表示電極との共通接続電極、半導体層であり、この補
償容量はトランジスタのゲート・ドレイン近傍と同等の
構成層・サイズを有している。（５１）はＩｎ２Ｏ５，
ＳｎＯ２等によるａ、ｑな表示電極（５４）と（４５）
とのコンタクト部分、（５２〕は（５４）と（４９）と
のコンタクト部分、（５３）は容量形成用の絶縁膜を介
して表示電極下に設けられた表示電位記憶容量の片側電
極であり、工ｎｚＯａ、　ＳｎＯ２等により形成される
。第１１図の例と同様にして（４４）　ｌ　（４Ｂ）は
第５，６し＋　（８）、　（１４）のよ）に構成するこ
とができ、半導体層への遮光をすることができる。FIG. 12 shows a plan view of the embodiment shown in FIG. 9 of the present invention. (44L (45L (46), (47) are the gate electrode, drain electrode, source electrode,
It is a semiconductor layer, and the adjacent gate electrode (48) is a compensation signal electrode, and (49)l (50) is a common connection electrode with the display electrode of the compensation capacitor, which is a semiconductor layer, and this compensation capacitor is a transistor. It has the same constituent layers and size as the vicinity of the gate and drain. (51) is In2O5,
A, Q display electrodes (54) and (45) made of SnO2 etc.
(52) is a contact portion between (54) and (49), and (53) is one side electrode of a display potential storage capacitor provided under the display electrode via an insulating film for forming a capacitor. , NzOa, SnO2, etc. Similarly to the example in FIG. , the semiconductor layer can be shielded from light.

以上、画像表示装置の＆動力式、画素の構成・構造を辿
じて駁、明したように本発明はトランジスタを駆動する
ゲート信号に対して、逆方向に変化する信号を容量を介
して表示電極に加え、トランジスタのゲート・ドレイン
間容量による表示電極の電位変化を補償する機能を画素
に有することにより、品質の良い画１＆界示装恒−を実
現したものである。As explained above by following the power type and pixel configuration and structure of the image display device, the present invention displays a signal that changes in the opposite direction to the gate signal that drives the transistor via the capacitor. In addition to the electrodes, the pixel has a function of compensating for changes in the potential of the display electrode due to the capacitance between the gate and drain of the transistor, thereby realizing a high-quality image and display constant.

本発明によると、トランジスタのゲート・ドレイン間容
量による表示電極の電位変化は、補償容量により打消さ
れるので、ゲート・ドレインのオーバラップサイズに余
裕をもたせることができ、構造上半導体層への充分な遮
光をすることができる。トランジスタのリーク電流が充
分低ければ、表示電位記憶容量を必要に応じて小さくし
、方式によっては除去することが可能であり、また、移
動度の高いトランジスタでも、この構成を応用すれば優
れた品質の表示か得られる。According to the present invention, the change in potential of the display electrode due to the capacitance between the gate and drain of the transistor is canceled out by the compensation capacitor, so that it is possible to have a margin in the overlap size of the gate and drain, and due to the structure, it is possible to It can block light. If the leakage current of the transistor is low enough, the display potential storage capacity can be reduced as necessary and eliminated depending on the method.Also, even transistors with high mobility can achieve excellent quality by applying this configuration. You can get a display of.

実施例において、補償容量Ｃｘはトランジスタのゲート
・ドレイン間容ｉ　０ＧＤと等しくなるように構成され
ているが、ＣＸはＯＧＤの実数Ｎ倍となるように配置し
、補償信号変化ｉ４ｘは、ゲート信号変化ｉＶｇの実数
Ｎ分の１にすることができる。In the embodiment, the compensation capacitance Cx is configured to be equal to the gate-drain capacitance i0GD of the transistor, but CX is arranged to be a real number N times OGD, and the compensation signal change i4x is equal to the gate-drain capacitance i0GD. The change iVg can be reduced to 1/the real number N.

更に表示電位記憶容量の片側電極電位ｖ１は対向基板型
２極の電位Ｖｃと接続する他には、固定電位例えばＯ，
Ｖｇに設定するか、行毎に近傍のゲート電極に接続され
る。Furthermore, the one-side electrode potential v1 of the display potential storage capacitor is connected to the potential Vc of the two electrodes of the opposing substrate type, and is also connected to a fixed potential such as O,
Vg or connected to neighboring gate electrodes on a row-by-row basis.

表示方式としては単色、多色の表示で、反射型・透過型
いずれにも適用できる画像表示装置を提供するものであ
る。The present invention provides an image display device that can be applied to either a reflective type or a transmissive type with monochrome or multicolor display.

【図面の簡単な説明】[Brief explanation of the drawing]

第３図は第１図−画素の構成の表示電極の電位変化の説
明図。 第４図は本発明の画像表示装置の原理図。 第５図はトランジスタの断面構造図。 ン 第１０図は第９図実施例のタイミングチャート。 第１１図は第７図実施例の平面図。 第１２図は第９図実施例の平面図。 １．１７．２６・・・トランジスタ ２．１８．２７・・・表示電位記憶容量３．１９．２８
・・・表示電極 ４．２０．２９・・・対向基板電極 ５．２１．３０・・・−画累分の液晶 ６．２２．３１・・・ゲート電極 ７．２３．３２・・・ソース電極 ２４、３３　・・・補償容量 ２５　・・・補償信号電極 才ｌ　）Ａ 才２）覇 才３）覇 才４）ＩＩ。 第５１ｆｉ 才６　順 ′７７用 才６）可 −Ａ−９ｆｆ 才１０屑 手続補正書 昭和５８年１２月ノ３日 ＃詐庁長官若杉和夫殿 １、事件の表示 昭和５８年特許願第１９５２９５号 ２、発明の名称 画像表示装置 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代田区丸の内二丁目１番２号名称　（
００４）旭硝子株式会社 ４、代理人 ５、補正命令の日イリ 自発補正 ８、補正により増加する発明の数　なし７、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ８、補正の内容 （１）明細書第１１頁第１１行「とと同等になる。」を
「と同等になる６」に補正する。 （２）図面の第３図、第４図及び第７図を別紙のとおり
補正する。 ８、添付書類 図面（第３図、第４図及び第７図）　１通以上 茅　３　）ｆｆｉ □二Ｗ工剖 ｓ＋ｃｔｘｏ＋ ／。 ムFIG. 3 is an explanatory diagram of potential changes of display electrodes in the pixel configuration shown in FIG. 1. FIG. 4 is a diagram showing the principle of the image display device of the present invention. FIG. 5 is a cross-sectional structural diagram of a transistor. FIG. 10 is a timing chart of the embodiment shown in FIG. FIG. 11 is a plan view of the embodiment shown in FIG. FIG. 12 is a plan view of the embodiment shown in FIG. 1.17.26...Transistor 2.18.27...Display potential storage capacity 3.19.28
...Display electrode 4.20.29...Counter substrate electrode 5.21.30...-Liquid crystal 6.22.31...Gate electrode 7.23.32...Source electrode 24, 33 ... Compensation capacity 25 ... Compensation signal electrode 2) A 2) 3) 4) II. No. 51fi Sai 6 Jun'77 Sai 6) Possible - A-9ff Sai 10 Scrap Procedural Amendment December 3, 1982 2. Name of the invention image display device 3. Relationship with the case of the person making the amendment Patent applicant address 2-1-2 Marunouchi, Chiyoda-ku, Tokyo Name (
004) Asahi Glass Co., Ltd. 4, Agent 5, Spontaneous amendment of amendment order 8, Number of inventions increased by amendment None 7, Subject of amendment (1) Detailed description of the invention in the specification (2) Drawings 8. Details of the amendment (1) In the 11th line of page 11 of the specification, "It will be equivalent to." will be amended to "It will be equivalent to 6." (2) Figures 3, 4, and 7 of the drawings will be corrected as shown in the attached sheet. 8. Attached document drawings (Fig. 3, Fig. 4, and Fig. 7) 1 or more copies 3) ffi □2 W autopsy + ctxo + /. Mu

Claims (1)

【特許請求の範囲】 （１）　複数のトランジスタ素子を形成した基板と、導
電膜を形成した対向基板間に挾持される液晶を用いて表
示を行ない１、ある１行の）２ンジスタ群をオンさせる
ゲート信号が加えられている際、該ゲート信号変化に対
し逆方向に変化している信号を容量を介して表示電極に
加えることを特徴とする画像表示装置。 （２）　逆方向に変化している信号の入る容量は、液晶
を駆動するトランジスタのゲート・ドレイン近傍と同等
の構成層から成ることを特徴とする特許請求の範囲第１
項記載の画像表示装置。 （８）逆方向に変化している信号は、ゲート信号がトラ
ンジスタをオンからオフに変化させた後、そのゲート信
号のオンからオフへの電位変化量と逆極性で等しいか近
傍となるような信号であることを特徴とする特許請求の
範囲第１項記載の画像表示装置。 （ａ　ある１行のトランジスタ群をオンさせるゲート信
号と逆方向で容量を介して表示電極に加えられる信号の
電極は、隣接する行のトランジスタ群のゲート電極であ
ることを特徴とする特許請求の範囲第１項乃至第３項の
いずれか１項記載の画像表示装置。[Claims] (1) Display is performed using a liquid crystal sandwiched between a substrate on which a plurality of transistor elements are formed and a counter substrate on which a conductive film is formed, and 1, two groups of transistors in one row are turned on. An image display device characterized in that, when a gate signal is being applied to change the gate signal, a signal changing in the opposite direction to the change in the gate signal is applied to the display electrode via a capacitor. (2) The capacitance into which a signal changing in the opposite direction enters is made of the same constituent layer as that in the vicinity of the gate and drain of the transistor that drives the liquid crystal.
The image display device described in Section 1. (8) A signal that is changing in the opposite direction is a signal that, after the gate signal changes the transistor from on to off, has an opposite polarity and is equal to or close to the amount of potential change from on to off of the gate signal. The image display device according to claim 1, wherein the image display device is a signal. (a) The electrode of the signal that is applied to the display electrode through the capacitance in the opposite direction to the gate signal that turns on the transistor group in one row is the gate electrode of the transistor group in the adjacent row. The image display device according to any one of ranges 1 to 3.